微機(jī)原理與接口技術(shù) (2)

1、微機(jī)原理與接口技術(shù)|第2章80 x86微處理器cpucpu基本工作原理基本工作原理邏輯電路基礎(chǔ)邏輯電路基礎(chǔ) 用以實(shí)現(xiàn)基本邏輯關(guān)系的電子電路通稱為門電路用以實(shí)現(xiàn)基本邏輯關(guān)系的電子電路通稱為門電路; ;如果以輸出電壓的高電平如果以輸出電壓的高電平表示邏輯表示邏輯1,1,以低電平表示邏輯以低電平表示邏輯0,0,則稱這種表示方法為正邏輯則稱這種表示方法為正邏輯, ,反之為負(fù)邏輯；反之為負(fù)邏輯；.分立元件門電路分立元件門電路RY=ABVCCAB123&RY=A+BVEEAB1+R2R1RcVCCVEEY=AB&RABR2R1RcVCCVEEAY1微機(jī)原理與接口技術(shù)|第2章80 x86微處

2、理器cpucpu基本工作原理基本工作原理邏輯電路基礎(chǔ)邏輯電路基礎(chǔ).TTL.TTL電路電路因?yàn)樵撾娐返妮斎攵撕洼敵龆硕际侨龢O管因?yàn)樵撾娐返妮斎攵撕洼敵龆硕际侨龢O管結(jié)構(gòu)結(jié)構(gòu), ,故取名三極管故取名三極管- -三極管邏輯電路，即三極管邏輯電路，即Transistor-Transistor-Logic,Transistor-Transistor-Logic,簡稱簡稱TTLTTL電路。電路。TTLTTL與非門的工作原理：與非門的工作原理：多發(fā)射極三極管：多發(fā)射極三極管：R2R1RcVCCVEEY=A+B+AB1CBE1E2E3*微機(jī)原理與接口技術(shù)|第2章80 x86微處理器cpucpu基本工作原理基本工

3、作原理邏輯電路基礎(chǔ)邏輯電路基礎(chǔ)TTLTTL門電路的電壓傳輸特性：門電路的電壓傳輸特性：ABAB段：輸入電壓小于段：輸入電壓小于0.5V0.5V輸出高電平約輸出高電平約3.4V3.4V；該段稱為截止區(qū)；該段稱為截止區(qū)；BCBC段：輸入電壓大于段：輸入電壓大于0.7V,0.7V,但小于但小于1.3V;T21.3V;T2處于處于放大區(qū)放大區(qū)=線性區(qū)；線性區(qū)；CDCD段：轉(zhuǎn)折區(qū)段：轉(zhuǎn)折區(qū), ,其中間對應(yīng)的輸入電壓值稱為其中間對應(yīng)的輸入電壓值稱為閾值電壓，約閾值電壓，約1.35V1.35V，用，用V VTHTH表示；表示；DEDE段：飽和區(qū)段：飽和區(qū)輸入端噪聲容限：輸入端噪聲容限：當(dāng)輸入端信號偏離正常的

4、低電平當(dāng)輸入端信號偏離正常的低電平(0.2v)(0.2v)而升高而升高時(shí)，輸出的高電平賓不立即改變，同樣，輸入時(shí)，輸出的高電平賓不立即改變，同樣，輸入信號偏離正常的高電平信號偏離正常的高電平(3.4v)(3.4v)而降低時(shí)，輸出而降低時(shí)，輸出的低電平也不會(huì)立即改變，即只要不超過容許的低電平也不會(huì)立即改變，即只要不超過容許的界限，就不會(huì)影響輸出的邏輯狀態(tài)，這個(gè)界的界限，就不會(huì)影響輸出的邏輯狀態(tài)，這個(gè)界限叫做輸入端噪聲容限。限叫做輸入端噪聲容限。74/5474/54系列：系列：V VOH(min)OH(min)=2.4V, V=2.4V, VOL(max)OL(max)=0.4V;=0.4V;V

5、VIH(min)IH(min)=2.0V, V=2.0V, VIL(max)IL(max)=0.8V;=0.8V;V VNHNH=V=VNLNL=0.4V =0.4V 微機(jī)原理與接口技術(shù)|第2章80 x86微處理器cpucpu基本工作原理基本工作原理邏輯電路基礎(chǔ)邏輯電路基礎(chǔ)TTLTTL門電路的靜態(tài)輸入門電路的靜態(tài)輸入/ /輸出特性：輸出特性： 輸入低電平輸入低電平(0.2v)(0.2v)時(shí)的輸入電流時(shí)的輸入電流I IILIL與輸入為與輸入為0 0時(shí)的短路電流時(shí)的短路電流I IISIS相差不多，近相差不多，近似取似取I IILIL-1mA1mA；高電平輸入時(shí)，因多發(fā)射極三極管處于倒置狀態(tài)，電流放

6、大倍；高電平輸入時(shí)，因多發(fā)射極三極管處于倒置狀態(tài)，電流放大倍數(shù)極小數(shù)極小(0.01),(0.01),故電流很小故電流很小I IIHIH40uA40uA; ;實(shí)際運(yùn)用中輸出高電平時(shí)的電流實(shí)際運(yùn)用中輸出高電平時(shí)的電流I IOHOH應(yīng)限制在應(yīng)限制在400uA400uA以下；而輸出低電平時(shí)，三以下；而輸出低電平時(shí)，三極管飽和導(dǎo)通時(shí)極管飽和導(dǎo)通時(shí)c-ec-e間的內(nèi)阻很小間的內(nèi)阻很小( (通常通常1010歐歐) )，一般取當(dāng)電壓升高到，一般取當(dāng)電壓升高到0.2V0.2V是是的電流為的電流為I IOLOL=-16mA=-16mA; ;負(fù)載特性：負(fù)載特性：兩個(gè)兩個(gè)TTLTTL門電路經(jīng)過一個(gè)電阻串聯(lián)時(shí)，這個(gè)電阻

7、必須門電路經(jīng)過一個(gè)電阻串聯(lián)時(shí)，這個(gè)電阻必須0.9k微機(jī)原理與接口技術(shù)|第2章80 x86微處理器cpucpu基本工作原理基本工作原理初級初級ALUALU ALU數(shù)據(jù)輸出影響數(shù)據(jù)總線數(shù)據(jù)輸出影響數(shù)據(jù)總線=三態(tài)門三態(tài)門微機(jī)原理與接口技術(shù)|第2章80 x86微處理器cpucpu基本工作原理基本工作原理初級初級ALUALUCLK3D2SD4CD1Q5Q6CLK3D2SD4CD1Q5Q6CLK3D2SD4CD1Q5Q6CLK3D2SD4CD1Q5Q6D3D2D1D0Q3Q2Q1Q0WRZ 0Z 1RD微機(jī)原理與接口技術(shù)|第2章80 x86微處理器80868086微處理器微處理器編程結(jié)構(gòu)編程結(jié)構(gòu)微機(jī)原理與

8、接口技術(shù)|第2章80 x86微處理器80868086微處理器微處理器編程結(jié)構(gòu)編程結(jié)構(gòu)2.1 80868086微處理器微處理器1. 8086的編程結(jié)構(gòu)的編程結(jié)構(gòu) 編程結(jié)構(gòu)是指從程序員和使用者的角度看到的結(jié)構(gòu)(后圖)。8086cpu由執(zhí)行部件EU和總線接口部件BIU兩部分組成。 A.執(zhí)行部件執(zhí)行部件EU 執(zhí)行部件的功能是負(fù)責(zé)指令的執(zhí)行。它由通用寄存器組、專用寄存器組、算術(shù)邏輯單元(ALU)、標(biāo)志寄存器(FR)和內(nèi)部控制邏輯(EU)五部分組成。其中8個(gè)寄存器可直接用于存放我們感興趣的數(shù)據(jù), FR用于存放運(yùn)算結(jié)果的特征和對cpu工作方式的控制。是編程過程中可使用的資源, 而另兩部分, 則是根據(jù)指令自動(dòng)

9、執(zhí)行, 對我們是不可見的。 1)通用寄存器組通用寄存器組( 大多數(shù)情況下均可充當(dāng)累加器) AX(AH, AL) 累加器累加器; 有些指令約定AX(AL)為累加器,如乘法,除法,輸入/出指令等 BX(BH, BL) 基址寄存器基址寄存器;可用作間接尋址的地址寄存器和基地址寄存器 CX(CH, CL) 計(jì)數(shù)寄存器計(jì)數(shù)寄存器;在循環(huán)和串操作中充當(dāng)計(jì)數(shù)器,執(zhí)行指令后其內(nèi)容自動(dòng)變化 DX(DH, DL) 數(shù)據(jù)寄存器數(shù)據(jù)寄存器;在I/O指令中用作口地址寄存器，乘除指令中用作輔助累加器 2)專用寄存器組專用寄存器組 BP基數(shù)指針寄存器基數(shù)指針寄存器; SP 堆棧堆棧指針寄存器指針寄存器; SI 源變址寄存器

10、源變址寄存器; DI目的變址寄存器目的變址寄存器; 3)算術(shù)邏輯單元算術(shù)邏輯單元(ALU)用于完成用于完成16位或位或8位算術(shù)邏輯運(yùn)算位算術(shù)邏輯運(yùn)算 4)標(biāo)志寄存器標(biāo)志寄存器(FR) 條件標(biāo)志：條件標(biāo)志：OF; SF; ZF; AF; PF; CF; 控制標(biāo)志：控制標(biāo)志：DF; IF; TF; (eg2.1; eg2.2/P10) 5)內(nèi)部控制邏輯電路：內(nèi)部控制邏輯電路：從隊(duì)列中取指、譯碼、產(chǎn)生各種控制信號，控制各部件工作微機(jī)原理與接口技術(shù)|第2章80 x86微處理器80868086微處理器微處理器編程結(jié)構(gòu)編程結(jié)構(gòu)B.總線接口部件總線接口部件(BIU) 負(fù)責(zé)cpu 與存儲(chǔ)器、I/O設(shè)備之間的數(shù)

11、據(jù)(信息)交換 1)段寄存器段寄存器 為什么分段？怎樣分段？為什么分段？怎樣分段？16位的位的cpu怎樣產(chǎn)生怎樣產(chǎn)生20位的地址？位的地址？ 段寄存器段寄存器 將1MB空間以16個(gè)字節(jié)為一個(gè)內(nèi)存節(jié)(Paragraph),共分成64K個(gè)節(jié)。每個(gè)節(jié)用一個(gè)段地址來標(biāo)識。用于存放段地址的寄存器段寄存器 CS 代碼段寄存器代碼段寄存器 DS 數(shù)據(jù)段寄存器數(shù)據(jù)段寄存器 SS 堆棧段寄存器堆棧段寄存器 ES 附加段寄存器附加段寄存器 2)地址加法器地址加法器 用于產(chǎn)生20位的物理地址。概念：概念：物理地址、段地址、偏移地址物理地址、段地址、偏移地址。 3)指令隊(duì)列緩沖器指令隊(duì)列緩沖器 使取指令和執(zhí)行指令并行

12、進(jìn)行，從而提高了cpu的效率。 4)輸入輸入/輸出控制電路輸出控制電路 控制cpu與外部電路的數(shù)據(jù)交換。 5)指令指針寄存器指令指針寄存器(IP)C.執(zhí)行部件執(zhí)行部件EU和總線接口部件和總線接口部件BIU的管理的管理:隊(duì)列中有2字節(jié)空閑時(shí), BIU自動(dòng)將指令取到指令隊(duì)列中.從頭取出指令, 后續(xù)指令自動(dòng)向前推進(jìn); 執(zhí)行指令中要訪問內(nèi)存時(shí), 則向BIU申請, 若BIU總線空閑則立即響應(yīng), 若正在取指,則取完后響應(yīng)EU的總線要求.隊(duì)列滿, EU又沒有申請總線時(shí), BIU進(jìn)入空閑狀態(tài).當(dāng)遇到轉(zhuǎn)移, 調(diào)用及返回指令時(shí), 自動(dòng)清除隊(duì)列, 從新地址重新填充.微機(jī)原理與接口技術(shù)|第2章80 x86微處理器80

13、868086微處理器微處理器編程結(jié)構(gòu)編程結(jié)構(gòu)D.8086微處理器的總線周期微處理器的總線周期時(shí)鐘周期時(shí)鐘周期計(jì)算機(jī)是由一串脈沖控制進(jìn)行工作的。這一串脈沖稱為計(jì)算機(jī)的時(shí)鐘，每個(gè)脈沖稱為一個(gè)時(shí)鐘周期(T狀態(tài))。總線周期總線周期cpu通過外部總線對存儲(chǔ)器或I/O端口進(jìn)行一次讀/寫操作的過程。一個(gè)總線周期由若干個(gè)時(shí)鐘周期組成。指令周期指令周期cpu執(zhí)行一條指令的時(shí)間(包括取指和執(zhí)行指令所需的全部時(shí)間)稱為指令周期。一個(gè)指令周期由若干個(gè)總線周期組成。8086的總線周期的總線周期一般由4個(gè)時(shí)鐘周期組成, 稱為T1狀態(tài), T2狀態(tài), T3狀態(tài), T4狀態(tài)。有時(shí)根據(jù)需要在T3與T4之間插入若干個(gè)等待狀態(tài)。T1

14、狀態(tài)狀態(tài): 向AD0AD15 ; A16A19發(fā)送地址, 同時(shí)發(fā)送ALE正向鎖存脈沖(下降沿鎖存)T2狀態(tài)狀態(tài): 從AD0AD15 撤消有效地址, 呈高阻態(tài); A16A19輸出總線的狀態(tài)信息T3狀態(tài)狀態(tài): 出現(xiàn)cpu要讀寫的數(shù)據(jù)。若“外設(shè)”未準(zhǔn)備好，應(yīng)在T3狀態(tài)的前沿(下降沿)之前通過READY管腳，申請插入等待狀態(tài)TwT4狀態(tài)狀態(tài): 總線周期結(jié)束。 一個(gè)總線周期結(jié)束后，若不立即進(jìn)行下一個(gè)總線周期，即cpu不與“外設(shè)”交換數(shù)據(jù)，系統(tǒng)總線處于空閑狀態(tài)，cpu執(zhí)行空閑周期(由一個(gè)或多個(gè)時(shí)鐘組成)。微機(jī)原理與接口技術(shù)|第2章80 x86微處理器80868086微處理器微處理器工作模式及引腳功能工作模

15、式及引腳功能2.8086的工作模式及引腳功能的工作模式及引腳功能 A.8086的工作模式的工作模式8086可在兩種模式下工作，即最小工作模式最小工作模式和最大工作模式最大工作模式。具體以何種模式工作，根據(jù)需要由硬件連接決定。最小工作模式最小工作模式就是在系統(tǒng)中只有8086一個(gè)微處理器，此時(shí)所有的總線控制信號都直接由8086產(chǎn)生。系統(tǒng)中總線控制邏輯電路最少。最大工作模式最大工作模式如果系統(tǒng)中包括兩個(gè)以上處理器，其中8086作主處理器，其它處理器稱為協(xié)處理器，一般為復(fù)雜的大中型系統(tǒng)。與8086協(xié)同工作的處理器有用于數(shù)值運(yùn)算的協(xié)處理器8087、I/O協(xié)處理器8089。 B.8086的引腳功能的引腳功

16、能(如圖所示)AD0 AD15地址/數(shù)據(jù)分時(shí)復(fù)用總線引腳。A19/S6 A16 /S3地址/狀態(tài)分時(shí)復(fù)用總線引腳。NMI(No-Maskable Interrupt)上升沿有效，一旦發(fā)生，cpu執(zhí)行完當(dāng)前指令，立即自動(dòng)轉(zhuǎn)入類型2的中斷服務(wù)程序。INTR(Interrupt Request)cpu在每條指令的最后一個(gè)時(shí)時(shí)鐘脈沖對其采樣，若為高電平，且IF=1，則一條指令結(jié)束后立即相應(yīng)中斷請求。INTA(Interrupt Acknowledge)CLK占空比為1/3(即一個(gè)周期中1/3為高電平，2/3為低電平)RESET復(fù)位信號至少維持4個(gè)時(shí)鐘周期的高電平。FR、IP、DS、SS、ES及指令隊(duì)列

17、清零，CS被置為FFFFH。 READYTEST用于多處理器系統(tǒng)中，實(shí)現(xiàn)與協(xié)處理器間的同步協(xié)調(diào)，它是和指令WAIT配合使用的信號。每停5T就對該引腳進(jìn)行測試，低電平結(jié)束等待。微機(jī)原理與接口技術(shù)|第2章80 x86微處理器80868086微處理器微處理器工作模式及引腳功能工作模式及引腳功能微機(jī)原理與接口技術(shù)|第2章80 x86微處理器80868086微處理器微處理器最小模式系統(tǒng)最小模式系統(tǒng)BHE/S7(BUS High Enable/Status 7)與與A0和起來可向總線上存儲(chǔ)器接口和起來可向總線上存儲(chǔ)器接口傳送如下表所示信息：傳送如下表所示信息：(關(guān)于內(nèi)存的配置)RD讀信號，讀信號，3態(tài)，輸

18、出。態(tài)，輸出。3.最小模式系統(tǒng)最小模式系統(tǒng)將將MN/MX引腳接向引腳接向+5v, 則構(gòu)成最小模式系統(tǒng)。則構(gòu)成最小模式系統(tǒng)。A.最小模式下第最小模式下第2431腳信號功能腳信號功能WRM/IOHOLDHLDAINTAALEDENDT/RBH EA0操操 作作所所 用用 數(shù)數(shù) 據(jù)據(jù) 線線00從 偶 地 址 開 始 讀 /寫 一 個(gè) 字AD0AD1510從 偶 地 址 讀 /寫 一 個(gè) 字 節(jié)AD0AD701從 奇 地 址 讀 /寫 一 個(gè) 字 節(jié)AD8AD150110從 奇 地 址 開 始 讀 /寫 一 個(gè) 字（ 第 一 個(gè) 總 線 周 期 ）（ 第 二 個(gè) 總 線 周 期 ）AD8AD15AD0

19、AD7微機(jī)原理與接口技術(shù)|第2章80 x86微處理器80868086微處理器微處理器最小模式系統(tǒng)最小模式系統(tǒng)B.最小模式下的系統(tǒng)配置最小模式下的系統(tǒng)配置微機(jī)原理與接口技術(shù)|第2章80 x86微處理器80868086微處理器微處理器最小模式系統(tǒng)最小模式系統(tǒng)B.最小模式下的系統(tǒng)配置最小模式下的系統(tǒng)配置微機(jī)原理與接口技術(shù)|第2章80 x86微處理器80868086微處理器微處理器最大模式系統(tǒng)最大模式系統(tǒng)4.最大模式系統(tǒng)最大模式系統(tǒng)A.最大模式系統(tǒng)下第最大模式系統(tǒng)下第2431引腳功能：引腳功能：LOCK總線封鎖信號。3態(tài)，輸出。其有效時(shí)表示cpu不允許其它設(shè)備獲得對總線的控制權(quán)。其由指令前綴LOCK來

20、設(shè)置，即在執(zhí)行LOCK后面的指令期間不允許其它設(shè)備控制總線。此外在兩個(gè)INTA之間，該引腳自動(dòng)有效，以防影響一個(gè)完整的中斷響應(yīng)過程。RQ/GT1、RQ/GT0雙向總線請求/允許信號。兩個(gè)引腳可供兩個(gè)外部處理器通過其申請總線，主cpu響應(yīng)后，在同一條線上輸出允許信號。它為分時(shí)雙向傳輸線。QS1、QS0指令隊(duì)列狀態(tài)信號，輸出。用來指示cpu中指令隊(duì)列的當(dāng)前狀態(tài)。以便外部對其隊(duì)列的動(dòng)作的跟蹤。S2S0總線周期狀態(tài)信號，3態(tài)，輸出。傳送給總線控制器8288。QS1 QS0含義含義0 0無操作無操作0 1從指令隊(duì)列中取走第一個(gè)字節(jié)從指令隊(duì)列中取走第一個(gè)字節(jié)1 0隊(duì)列已空隊(duì)列已空1 1從指令隊(duì)列中取走從指令隊(duì)列中取走后續(xù)后續(xù)字節(jié)字節(jié)S2 S1 S0作作用用S2 S1 S0作作用用0 0 0發(fā)發(fā)中中斷斷響響應(yīng)應(yīng) 信信號號1 0 0取取指指令令0 0 1讀讀 I/O 端端口口1 0 1讀讀存存儲(chǔ)儲(chǔ)器器0 1 0寫寫 I/O 端端口口1 1 0寫寫存存儲(chǔ)儲(chǔ)器器0 1 1暫暫停停1 1 1無無源源狀狀態(tài)態(tài)微機(jī)原理與接口技術(shù)|第2章80 x86微處理器80868086微處理器微處理器最大模式