CRC碼生成與校驗(yàn)電路的設(shè)計(jì)與實(shí)現(xiàn)

1、沈陽航空航天大學(xué)課課 程程 設(shè)設(shè) 計(jì)計(jì) 報(bào)報(bào) 告告課程設(shè)計(jì)名稱：計(jì)算機(jī)組成原理課程設(shè)計(jì)計(jì)算機(jī)組成原理課程設(shè)計(jì)課程設(shè)計(jì)題目：CRC 碼生成與校驗(yàn)電路的設(shè)計(jì)與碼生成與校驗(yàn)電路的設(shè)計(jì)與實(shí)現(xiàn)實(shí)現(xiàn) 院（系）：專 業(yè)：班 級(jí)：學(xué) 號(hào)：姓 名：指導(dǎo)教師：完成日期：2016年1月14日沈陽航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -目目 錄錄第第 1 章章 總體設(shè)計(jì)方案總體設(shè)計(jì)方案.11.1設(shè)計(jì)原理.11.2設(shè)計(jì)思路.21.3 設(shè)計(jì)環(huán)境.3第第 2 章章 詳細(xì)設(shè)計(jì)方案詳細(xì)設(shè)計(jì)方案.62.1 頂層方案圖的設(shè)計(jì)與實(shí)現(xiàn) .62.1.1 創(chuàng)建頂層圖形設(shè)計(jì)文件.6 2.1.2 器件的選擇與引腳鎖定.72.1.3 編譯、綜合、適配.82

2、.2 功能模塊的設(shè)計(jì)與實(shí)現(xiàn) .92.2.1 模 2 除法器的設(shè)計(jì)與實(shí)現(xiàn).92.2.2 移位寄存器的設(shè)計(jì)與實(shí)現(xiàn).112.3 仿真調(diào)試 .12第第 3 章章 編程下載與硬件測試編程下載與硬件測試.153.1 編程下載 .153.2 硬件測試及結(jié)果分析 .15參考文獻(xiàn)參考文獻(xiàn).17附附 錄（電路原理圖）錄（電路原理圖）.18沈陽航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -0-第 1 章 總體設(shè)計(jì)方案1.1設(shè)計(jì)原理設(shè)計(jì)原理二進(jìn)制信息位流沿一條線逐位在部件之間或計(jì)算機(jī)之間傳送稱為串行傳送。CRC(cyclic redundancy check)碼可以發(fā)現(xiàn)并糾正信息存儲(chǔ)或傳送過程中連續(xù)出現(xiàn)的多位錯(cuò)誤。CRC 碼的編碼格式

3、如圖 1.1 所示，是在 k 位有效數(shù)據(jù)之后添加 r 位校驗(yàn)碼，形成總長度為 n 的 CRC 碼，簡寫作 C(n,k)碼。CRC 編碼的關(guān)鍵技術(shù)在于如何從 k位信息簡便的得到 r 位校驗(yàn)碼，并根據(jù)總長度為 n 的 CRC 碼進(jìn)行糾錯(cuò)。圖圖 1.1設(shè)被校驗(yàn)的數(shù)據(jù)是一個(gè) k 位的二進(jìn)制代碼，將0121.DDDDDkk它表示為一個(gè)(k-1)階的多項(xiàng)式 (1-1)0112211.)(DxDxDxDxMkkkk多項(xiàng)式(1-1)中的系數(shù) D 的取值為 0 或 1，與被校驗(yàn)的數(shù)據(jù) M 一一對應(yīng)；式中的 x 是一個(gè)偽變量，用指明各位的位置。ix設(shè)校驗(yàn)碼 P 長度為 r，將被校驗(yàn)數(shù)據(jù) D 左移 r 位后的結(jié)果為

4、位rkkDDDD00.00.0121將 D 左移 r 位的目的是給 D 右邊添加 r 個(gè) 0，形成(k+r)位長度二進(jìn)制代碼，其多項(xiàng)式形式為 M(x)。如圖 1.1 所示，CRC 碼由 k 位數(shù)據(jù) D 和 r 位校驗(yàn)碼rxP 組成，求校驗(yàn)碼 P 的多項(xiàng)式 R(X)的方法如下： (1-2)()()()()(xGxRxQxGxxMr沈陽航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -1-Q(x)是商，R(x)是余數(shù)，R(x)所對應(yīng)的二進(jìn)制代碼是校驗(yàn)碼 P?？梢宰C明存在一個(gè)最高次冪為 n- k=r 的多項(xiàng)式 G(x) ,即式(1-2)中 G(x),稱為生成多項(xiàng)式。 由式(1-2)可以推導(dǎo)出 (1-3)()()()(xM

5、xGxRxxMr由式(1-3)可知，CRC 碼可被 G(x)整除，余數(shù)必然為 0.。根據(jù)這一特性，接收方將收到的 CRC 碼被 G(x)除，若余數(shù)為 0，則表明傳送過程中沒有錯(cuò)誤發(fā)生，若出現(xiàn)一位錯(cuò)，根據(jù)余數(shù)與出錯(cuò)位一一對應(yīng)的關(guān)系，可利用余數(shù)對錯(cuò)誤碼進(jìn)行定位。因此，接收方可根據(jù)表 1.1 發(fā)現(xiàn)并糾正 1 位錯(cuò)。 表表 1.1 循環(huán)校驗(yàn)碼的出錯(cuò)模式循環(huán)校驗(yàn)碼的出錯(cuò)模式1.2設(shè)計(jì)思路設(shè)計(jì)思路根據(jù)題目要求，信息位 k=4，r=n-k=3 可知本次實(shí)驗(yàn)主要是完成(7,4)碼的生成和校驗(yàn)。CRC 碼生成電路的核心主要由移位寄存器和模 2 除法器構(gòu)成,信息位以串行的方式輸入。依據(jù) CRC 碼生成與校驗(yàn)原理可

6、知，生成電路中由輸入端串行輸入的數(shù)據(jù) D 左移 3 位后，與生成多項(xiàng)式 G(x)做模 2 除法，并將得到的 3 位余數(shù)A1A2A3A4A5A6A7余數(shù)出錯(cuò)位正確1100010000無1100011001A71100000010A61100110100A51101010011A41110010110A31000010111A2錯(cuò)誤0100010101A1沈陽航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -2-與 4 位信息碼拼接成 7 位 CRC 碼。校驗(yàn)電路原理同生成電路，主要由移位寄存器、模 2 除法器和 3.8 譯碼器構(gòu)成。將待檢測的 CRC 碼串行輸入到模 2 除法器和移位寄存器中去，求得 3 位余數(shù),利用

7、 3.8 譯碼器譯碼將三位余數(shù)譯碼,通過比較可以找出出錯(cuò)位，并將譯碼結(jié)果與移位寄存器的輸出結(jié)果進(jìn)行異或，便得到糾正后的正確結(jié)果。CRC 碼生成與校驗(yàn)電路主要包括兩個(gè)部分：1.生成電路。由移位寄存器接收數(shù)據(jù)并進(jìn)行移位，生成多項(xiàng)式由開關(guān)直接送入，輸入數(shù)據(jù)與生成多項(xiàng)式通過模 2 除法器最終生成 CRC 碼。2.校驗(yàn)電路。原理類似生成電路，校驗(yàn)電路中增加了 3-8 譯碼器。3-8 譯碼器與異或門共同完成對信息碼的的校驗(yàn)與糾正，最后輸出校驗(yàn)后的信息碼。本設(shè)計(jì)方案采用的元件有模 2 除法器模塊，移位寄存器模塊，3-8 譯碼器，與門，異或門。移位寄存器由 7 個(gè) D 觸發(fā)器構(gòu)成。模 2 除法器由若干兩輸入與

8、門,若干兩輸入異或門和 D 觸發(fā)器構(gòu)成。1.3 設(shè)計(jì)環(huán)境設(shè)計(jì)環(huán)境硬件環(huán)境：偉福 COP2000 型計(jì)算機(jī)組成原理實(shí)驗(yàn)儀、XCV200 實(shí)驗(yàn)板、微機(jī)。EDA 環(huán)境： Xilinx foundation f3.1 設(shè)計(jì)軟件設(shè)計(jì)軟件Xilinx foundation f3.1 是 Xilinx 公司的可編程期間開發(fā)工具，該平臺(tái)（如圖 1.2 所示）功能強(qiáng)大，主要用于百萬邏輯門設(shè)計(jì)。該系統(tǒng)由設(shè)計(jì)入口工具、設(shè)計(jì)實(shí)現(xiàn)工具、設(shè)計(jì)驗(yàn)證工具三大部分組成。沈陽航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -3-圖圖 1.2 Xilinx foundation f3.1 設(shè)計(jì)平臺(tái)設(shè)計(jì)平臺(tái) COP2000 集成調(diào)試軟件集成調(diào)試軟件COP

9、2000 集成開發(fā)環(huán)境是為 COP2000 實(shí)驗(yàn)儀與 PC 機(jī)相連進(jìn)行高層次實(shí)驗(yàn)的配套軟件，它通過實(shí)驗(yàn)儀的串行接口和 PC 機(jī)的串行接口相連，提供匯編、反匯編、編輯、修改指令、文件傳送、調(diào)試 FPGA 實(shí)驗(yàn)等功能，該軟件在 Windows 下運(yùn)行。COP2000 集成開發(fā)環(huán)境界面如圖 1.3 所示。沈陽航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -4-圖圖 1.3 COP2000 計(jì)算機(jī)組成原理集成調(diào)試軟件計(jì)算機(jī)組成原理集成調(diào)試軟件沈陽航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -5-第 2 章 詳細(xì)設(shè)計(jì)方案2.1 頂層方案圖的設(shè)計(jì)與實(shí)現(xiàn)頂層方案圖的設(shè)計(jì)與實(shí)現(xiàn)頂層方案圖實(shí)現(xiàn) CRC 碼的生成與校驗(yàn)的邏輯功能，采用原理圖設(shè)計(jì)輸入方

10、式完成，電路實(shí)現(xiàn)基于 XCV200 可編程邏輯芯片。在完成原理圖的功能設(shè)計(jì)后，把輸入/輸出信號(hào)安排到 XCV200 指定的引腳上去，實(shí)現(xiàn)芯片的引腳鎖定。2.1.1 創(chuàng)建頂層圖形設(shè)計(jì)文件創(chuàng)建頂層圖形設(shè)計(jì)文件頂層圖形文件的設(shè)計(jì)實(shí)體主要由 CRC 碼生成電路與 CRC 碼校驗(yàn)電路組成。生成電路主要由移位寄存器元件 U2、模 2 除法器元件 U1 構(gòu)成。如圖 2.1 所示。圖圖 2.1 CRC 碼生成電路圖碼生成電路圖沈陽航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -6-校驗(yàn)電路主要由移位寄存器元件 U4、模 2 除法器 U3，3-8 譯碼器，異或門集成模塊 U5 構(gòu)成。如圖 2.2 所示。圖圖 2.2 CRC 碼校驗(yàn)

11、電路圖碼校驗(yàn)電路圖2.1.2 器件的選擇與引腳鎖定器件的選擇與引腳鎖定（1）器件的選擇）器件的選擇由于硬件設(shè)計(jì)環(huán)境是基于偉福 COP2000 型計(jì)算機(jī)組成原理實(shí)驗(yàn)儀和 XCV200實(shí)驗(yàn)板，故采用的目標(biāo)芯片為 Xlinx XCV200 軟件中可用芯片。（2）引腳鎖定）引腳鎖定把頂層圖形文件中的輸入/輸出信號(hào)安排到 Xlinx XCV200 芯片指定的引腳上去，實(shí)現(xiàn)芯片的引腳鎖定，各信號(hào)及 Xlinx XCV200 芯片引腳對應(yīng)關(guān)系如表 2.1所示。 沈陽航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -7-圖形文件中的輸入圖形文件中的輸入/輸出信號(hào)輸出信號(hào)XCV200 芯片引腳芯片引腳M79J63CLK213VCC6

12、4G194G295G396G497Q1152Q2178Q3184Q4185Q5203Q6111Q7110J193J299J3107J4108J5109J6124J7125沈陽航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -8-表 2.1 信號(hào)和芯片引腳對應(yīng)關(guān)系2.1.3 編譯、綜合、適配編譯、綜合、適配利用 Xilinx foundation f3.1 的原理圖編輯器對頂層圖形文件進(jìn)行編譯，并最終生成網(wǎng)絡(luò)表文件，利用設(shè)計(jì)實(shí)現(xiàn)工具經(jīng)綜合、優(yōu)化、適配，生成可供時(shí)序仿真的文件和器件下載編程文件。2.2 功能模塊的設(shè)計(jì)與實(shí)現(xiàn)功能模塊的設(shè)計(jì)與實(shí)現(xiàn)CRC 碼的生成與校驗(yàn)電路是基于移位寄存器和模 2 除法器及異或門實(shí)現(xiàn)的。2.

13、2.1 模模 2 除法器的設(shè)計(jì)與實(shí)現(xiàn)除法器的設(shè)計(jì)與實(shí)現(xiàn)模 2 加定義：即按位加，可用異或邏輯實(shí)現(xiàn)。模 2 加同模 2 減結(jié)果相同，即01=1，10=1，00=0，11=0。模 2 除定義：按照模 2 減求得部分余數(shù)。每求一位商應(yīng)將部分余數(shù)減少一位。上商原則是：當(dāng)部分余數(shù)的位數(shù)多于除數(shù)時(shí)，商 1，否則，商 0。該模塊由 D 觸發(fā)器、與門和異或門構(gòu)成。對(7,4)校驗(yàn)碼，可采用圖 2.3 所示電路，產(chǎn)生 3 位的余數(shù) R1、R2、R3。圖中的模 2 減用異或門實(shí)現(xiàn)，左移一位由沈陽航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -9-移位寄存器實(shí)現(xiàn)；用異或門的輸出控制左邊一位寄存器的 D 輸入端，可同時(shí)實(shí)現(xiàn)模 2 減和左

14、移。用最左一位 D 觸發(fā)器的取值控制是否做模 2 減，當(dāng)其為 1 時(shí)，減去的數(shù)就是生成多項(xiàng)式 G(x)，為 0 時(shí)減去的就是 0000。這里，被除數(shù) M 是逐位串行送到移位寄存器的，且由 CL 脈沖同步。其設(shè)計(jì)過程如下:（1）創(chuàng)建控制器設(shè)計(jì)原理圖。創(chuàng)建控制器設(shè)計(jì)原理圖。模 2 除法器原理圖如圖 2.3 所示。 圖圖 2.3 模模 2 除法器的原理框圖除法器的原理框圖（2）創(chuàng)建元件圖形符號(hào)）創(chuàng)建元件圖形符號(hào)為能在圖形編輯器(原理圖設(shè)計(jì)輸入方式)中調(diào)用 MO2 芯片，需要為 MO2 模塊創(chuàng)建一個(gè)元件圖形符號(hào)，可利用 Xilinx foundation f3.1 編譯器中的如下步驟實(shí)現(xiàn)：Tools=

15、Symbol Wizard=下一步。CP、D 是輸入信號(hào)，R1、R2、R3 是輸出信號(hào)。其元件圖形符號(hào)如圖 2.4 所示：沈陽航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -10-圖圖 2.4 模模 2 除法器元件圖形符號(hào)除法器元件圖形符號(hào)（3）功能仿真）功能仿真對創(chuàng)建的控制器模塊進(jìn)行功能仿真，驗(yàn)證其功能的正確性，可用 Xilinx Foundation f3.1 編譯器 Simulator 模塊實(shí)現(xiàn)。M 端串行輸入數(shù)據(jù) 1100000，得到余數(shù) Q5、Q6、Q7 為 010。仿真結(jié)果如圖 2.5 所示：圖圖 2.5 模模 2 除法器仿真結(jié)果除法器仿真結(jié)果2.2.2 移位寄存器的設(shè)計(jì)與實(shí)現(xiàn)移位寄存器的設(shè)計(jì)與實(shí)現(xiàn)該

16、模塊由 8 個(gè) D 觸發(fā)器相連接構(gòu)成，數(shù)據(jù)通過 M 端串行輸入到 D 觸發(fā)器中。每過一個(gè)時(shí)鐘脈沖，輸入的數(shù)據(jù)左移一位，經(jīng)過 7 個(gè)脈沖后，由 7 個(gè) D 觸發(fā)器的Q 端并行輸出所輸入的數(shù)據(jù)。（1）創(chuàng)建控制器設(shè)計(jì)原理圖。創(chuàng)建控制器設(shè)計(jì)原理圖。移位寄存器的原理框圖如圖 2.6 所示。沈陽航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -11-圖圖 2.6 移位寄存器的原理框圖移位寄存器的原理框圖（2）創(chuàng)建元件圖形符號(hào)）創(chuàng)建元件圖形符號(hào)為能在圖形編輯器（原理圖設(shè)計(jì)輸入方式）中調(diào)用 MV 芯片，需要為 MV 模塊創(chuàng)建一個(gè)元件圖形符號(hào)，可利用 Xilinx foundation f3.1 編譯器中的如下步驟實(shí)現(xiàn)：Tools=

17、Symbol Wizard=下一步。CL、M 是輸入信號(hào)，Q1、Q2、Q3、Q4、Q5、Q6、Q7 是輸出信號(hào)。其元件圖形符號(hào)如圖 2.7 所示：圖圖 2.7 移位寄存器器元件圖形符號(hào)移位寄存器器元件圖形符號(hào)（3）功能仿真）功能仿真對創(chuàng)建的控制器模塊進(jìn)行功能仿真，驗(yàn)證其功能的正確性，可用 Xilinx Foundation f3.1 編譯器 Simulator 模塊實(shí)現(xiàn)。M 串行輸入數(shù)據(jù) 1100000，得到結(jié)果 1100000。仿真結(jié)果如圖 2.8 所示：沈陽航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -12-圖圖 2.8 移位寄存器仿真結(jié)果移位寄存器仿真結(jié)果2.3 仿真調(diào)試仿真調(diào)試仿真調(diào)試主要驗(yàn)證設(shè)計(jì)電路邏

18、輯功能、時(shí)序的正確性，本設(shè)計(jì)中主要采用功能仿真方法對設(shè)計(jì)的電路進(jìn)行仿真。（1 1）建立仿真波形文件及仿真信號(hào)選擇）建立仿真波形文件及仿真信號(hào)選擇功能仿真時(shí)，首先建立仿真波形文件，添加仿真信號(hào)，對選定的輸入信號(hào)設(shè)置參數(shù)，選定的仿真信號(hào)和設(shè)置的參數(shù)如表 2.2 所示。仿真時(shí) M 輸入信息碼1100000,J 輸入循環(huán)校驗(yàn)碼 0100010,G1,G2,G3,G4 輸入生成多項(xiàng)式 1011,VCC 恒為1。（2）功能仿真結(jié)果與分析）功能仿真結(jié)果與分析功能仿真波形結(jié)果如圖 2.9 所示，仿真數(shù)據(jù)結(jié)果如表 2.2 所示。對表 2.2 與表 1.1 的內(nèi)容進(jìn)行對比，可以看出功能仿真結(jié)果是正確的，進(jìn)而說明電

19、路設(shè)計(jì)的正確性。沈陽航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -13-圖圖2.9 功能仿真波形結(jié)果功能仿真波形結(jié)果MJCLKQ1Q2Q3Q4Q5Q6Q7J1J2J3J4J5J6J710100000010000000111000000100000000010000110000000000100011110000000沈陽航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -14-001001110100000000110110001011000100111000101100010表表 2.2 仿真數(shù)據(jù)結(jié)果仿真數(shù)據(jù)結(jié)果 在 CRC 生成電路中輸入信息碼為：1100000，生成多項(xiàng)式為：1011，應(yīng)用模2 除法器可以求出三位余數(shù)為 010

20、然后把余數(shù)和信息碼拼接可以得到 CRC 編碼為：1100010 在 CRC 校驗(yàn)電路中輸入需要校驗(yàn)的 CRC 碼為：0100010，生成多項(xiàng)式位：1011，可以求得三位余數(shù)位 101 因?yàn)橛鄶?shù)不為 000，可以判斷出接受到的循環(huán)校驗(yàn)碼是錯(cuò)的，并且錯(cuò)誤位在 Q1。通過校驗(yàn)電路修改可輸出正確的 CRC 碼1100010。由圖 2.9 的仿真圖和表 2.2 的仿真數(shù)據(jù)結(jié)果可以看出，生成的 CRC 碼為 1100010，校驗(yàn)之后 CRC 碼為 1100010。 沈陽航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -15-第 3 章 編程下載與硬件測試3.1 編程下載編程下載利用 Xilinx foundation f3.1

21、 的編程下載功能，將得到的*.bit 文件下載到XCV200 實(shí)驗(yàn)板的 XCV200 可編程邏輯芯片中。3.2 硬件測試及結(jié)果分析硬件測試及結(jié)果分析利用 XCV200 實(shí)驗(yàn)板進(jìn)行硬件功能測試。CRC 碼生成和校驗(yàn)的輸入數(shù)據(jù)通過 XCV200 實(shí)驗(yàn)板的輸入開關(guān)實(shí)現(xiàn)，輸出數(shù)據(jù)通過 XCV200 實(shí)驗(yàn)板的 LED 指示燈實(shí)現(xiàn)，其對應(yīng)關(guān)系如表 3.1 所示。表表 3.1 XCV200 實(shí)驗(yàn)板信號(hào)對應(yīng)關(guān)系實(shí)驗(yàn)板信號(hào)對應(yīng)關(guān)系利用表 2.2 中的輸入?yún)?shù)作為輸入數(shù)據(jù)，并將數(shù)據(jù)串行輸入，同時(shí)觀察發(fā)光二極管組 A6-A0 和發(fā)光二極管組 B6-B0 的輸出，硬件測試結(jié)果如表 3.2 所示。XCV200XCV20

22、0 芯片引芯片引腳信號(hào)腳信號(hào)XCV200XCV200 實(shí)驗(yàn)板實(shí)驗(yàn)板XCV200XCV200 芯片引芯片引腳信號(hào)腳信號(hào)XCV200XCV200 實(shí)驗(yàn)板實(shí)驗(yàn)板XCV200XCV200 芯片引芯片引腳信號(hào)腳信號(hào)XCV200XCV200 實(shí)驗(yàn)板實(shí)驗(yàn)板M MK1:7K1:7Q1Q1A6A6J1J1B6B6J JK2:7K2:7Q2Q2A5A5J2J2B5B5CLKCLKCLOCKCLOCKQ3Q3A4A4J3J3B4B4G1G1K0:7K0:7Q4Q4A3A3J4J4B3B3G2G2KO:6KO:6Q5Q5A2A2J5J5B2B2G3G3K0:5K0:5Q6Q6A1A1J6J6B1B1G4G4K0:4K0:4Q7Q7A0A0J7J7B0B0VCCVCCK2:6K2:6沈陽航空航天大學(xué)課程設(shè)計(jì)報(bào)告 -16-表表 3.2 硬件測試結(jié)果硬件測試結(jié)果由表 3.2 和表 2.2 比較可以看出硬件測試結(jié)果是正確的，說明電路設(shè)計(jì)正確。其硬件測試最后結(jié)果如圖