第11章、門電路和組合邏輯電路

1、第第11章章 門電路和組合邏輯電路門電路和組合邏輯電路11.1 概述概述11.2 半導(dǎo)體二極管和三級管的開關(guān)作用半導(dǎo)體二極管和三級管的開關(guān)作用11.3 基本邏輯門電路基本邏輯門電路11.4 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計11.5 常用的組合邏輯電路常用的組合邏輯電路（2-1） 用以實現(xiàn)基本邏輯運算和復(fù)合邏輯運算的單元電路用以實現(xiàn)基本邏輯運算和復(fù)合邏輯運算的單元電路通稱為門電路。通稱為門電路。 基本邏輯門電路基本邏輯門電路 與門、或門、非門與門、或門、非門 常用門電路常用門電路 與門、或門、非門與門、或門、非門 與非門、或非門、與或非門、異或、同或與非門、或非門、與或非門、異或

2、、同或在電子電路中，用高、低電平分別表示在電子電路中，用高、低電平分別表示1 1和和0 0兩種兩種邏輯狀態(tài)。邏輯狀態(tài)。11.1 概述概述（2-2）正邏輯與負邏輯正邏輯與負邏輯正邏輯：用高電平表示邏輯正邏輯：用高電平表示邏輯1，用低電平表示邏輯，用低電平表示邏輯0負邏輯：用低電平表示邏輯負邏輯：用低電平表示邏輯1，用高電平表示邏輯，用高電平表示邏輯0正負邏輯之間存在著簡單的對偶關(guān)系，例如正邏輯與門等同于正負邏輯之間存在著簡單的對偶關(guān)系，例如正邏輯與門等同于負邏輯或門等。（負邏輯或門等。（1表示條件滿足、結(jié)果發(fā)生）表示條件滿足、結(jié)果發(fā)生）A B Y00 001 010 011 1A B Y1111

3、01011000正與門正與門負或門負或門VAVBVY0V 0V 0V0V 3V 0V3V 0V 0V3V 3V 3V用正邏輯用正邏輯用負邏輯用負邏輯（2-3） 在數(shù)字系統(tǒng)的邏輯設(shè)計中，若采用在數(shù)字系統(tǒng)的邏輯設(shè)計中，若采用NPNNPN晶體管和晶體管和NMOSNMOS管管, ,電電源電壓是正值，一般采用正邏輯。源電壓是正值，一般采用正邏輯。 若采用的是若采用的是PNPPNP管和管和PMOSPMOS管，電源電壓為負值，則采用負管，電源電壓為負值，則采用負邏輯比較方便。邏輯比較方便。 今后除非特別說明，一律采用正邏輯。今后除非特別說明，一律采用正邏輯。 邏輯電平邏輯電平高電平高電平V VH H：大于給

4、定電平值的電壓范圍（：大于給定電平值的電壓范圍（2V2V5V5V） 輸入高電平輸入高電平V VIHIH 輸出高電平輸出高電平V VOHOH 低電平低電平V VL L：小于給定電平值的電壓范圍（：小于給定電平值的電壓范圍（0V0V0.8V0.8V） 輸入低電平輸入低電平V VILIL 輸出低電平輸出低電平V VOLOL（2-4） 高電平和低電平都是對應(yīng)的一段電壓范圍，因此在高電平和低電平都是對應(yīng)的一段電壓范圍，因此在數(shù)字電路中，對數(shù)字電路中，對電子元件、器件參數(shù)精度的要求及其電電子元件、器件參數(shù)精度的要求及其電源的穩(wěn)定度的要求比模擬電路要低。源的穩(wěn)定度的要求比模擬電路要低。正邏輯正邏輯015V2

5、V0.8V 0V負邏輯負邏輯015V2V0.8V 0V（2-5）VI控制開關(guān)控制開關(guān)S的通、斷。的通、斷。S斷開，斷開，VO為高電平；為高電平；S接通，接通，VO為低電平。為低電平。 用來獲得高、低輸出電平的基本開關(guān)電路用來獲得高、低輸出電平的基本開關(guān)電路：缺點：功耗比較大。缺點：功耗比較大。S接通，輸出為接通，輸出為VOL時，功耗時，功耗 改進：采用互補開關(guān)電路。改進：采用互補開關(guān)電路。VI同時控制開關(guān)同時控制開關(guān)S的通、斷。的通、斷。S2斷開斷開, S1接通接通, VO為高電平為高電平;S1斷開斷開, S2接通接通,VO為低電平。為低電平。 靜態(tài)功耗靜態(tài)功耗00互補開關(guān)電路互補開關(guān)電路在數(shù)

6、字集成電在數(shù)字集成電路中廣泛應(yīng)用路中廣泛應(yīng)用（2-6）RVCC/2VISVIS理想開關(guān)：理想開關(guān)：開關(guān)閉合時：R=0 V=0開關(guān)斷開時：R= I=0開關(guān)時間：t=0 實際使用的開關(guān)為晶體二極管、三極管以及場效應(yīng)管實際使用的開關(guān)為晶體二極管、三極管以及場效應(yīng)管等電子器件。等電子器件。 （2-7）11.2 半導(dǎo)體二極管和三極管的開關(guān)作用半導(dǎo)體二極管和三極管的開關(guān)作用11.2.1 半導(dǎo)體二極管的開關(guān)作用半導(dǎo)體二極管的開關(guān)作用二極管的單向?qū)щ娦远O管的單向?qū)щ娦?，即外加正向電壓時二極管導(dǎo)，即外加正向電壓時二極管導(dǎo)通，外加反向電壓時二極管截止。通，外加反向電壓時二極管截止。相當(dāng)于一個相當(dāng)于一個受外加電壓

7、極性控制的開關(guān)。受外加電壓極性控制的開關(guān)。EDSRRII)(a)(bEiu（2-8）11.2 半導(dǎo)體二極管和三極管的開關(guān)特性半導(dǎo)體二極管和三極管的開關(guān)特性11.2.1 半導(dǎo)體二極管的開關(guān)作用半導(dǎo)體二極管的開關(guān)作用二極管的單向?qū)щ娦远O管的單向?qū)щ娦?，即外加正向電壓時二極管導(dǎo)，即外加正向電壓時二極管導(dǎo)通，外加反向電壓時二極管截止。通，外加反向電壓時二極管截止。相當(dāng)于一個相當(dāng)于一個受外加電壓極性控制的開關(guān)。受外加電壓極性控制的開關(guān)。DSRRIIEEiu（2-9）RBEBRCTIBICUCE+UCCIC(mA )1234UCE(V)36912IB=020 A40 A60 A80 A100 AQCCC

8、RUUCC1 1、放大狀態(tài)、放大狀態(tài)發(fā)射結(jié)正偏，集電結(jié)反偏。發(fā)射結(jié)正偏，集電結(jié)反偏。BCII11.2.2 晶體管的開關(guān)作用晶體管的開關(guān)作用（2-10）RBEBRCTIBICUCE+UCCIC(mA )1234UCE(V)36912IB=020 A40 A60 A80 A100 AQCCCRUUCCQ1靜態(tài)工作點靜態(tài)工作點Q Q上升，上升到上升，上升到Q Q1 1時，晶體管進入飽和狀態(tài)。時，晶體管進入飽和狀態(tài)。晶體管失去了電流放大作用。晶體管失去了電流放大作用。BCII ，IB2 2、飽和狀態(tài)、飽和狀態(tài)11.2.2 半導(dǎo)體三極管的開關(guān)特性半導(dǎo)體三極管的開關(guān)特性（2-11）RBEBRCTIBICU

9、CE+UCCIC(mA )1234UCE(V)36912IB=020 A40 A60 A80 A100 AQCCCRUUCCQ10.3VUUIIIICE(sat)CEC(sat)CCB2 2、飽和狀態(tài)、飽和狀態(tài)集電結(jié)正向偏置集電結(jié)正向偏置11.2.2 半導(dǎo)體三極管的開關(guān)特性半導(dǎo)體三極管的開關(guān)特性（2-12）RBEBRCTIBICUCE+UCC飽和狀態(tài)的特征飽和狀態(tài)的特征：飽和條件 、II1)C(sat)B向偏置； 發(fā)射結(jié)和集電結(jié)都正 、2)CCCCCE(sat)CCC(sat)RURUUI3) 、0U 4)CE(sat)晶體管飽和狀態(tài)的開關(guān)作用晶體管飽和狀態(tài)的開關(guān)作用：當(dāng)晶體管飽和時，當(dāng)晶體管

10、飽和時，U UCE(sat)CE(sat)00，發(fā)射極與集電極，發(fā)射極與集電極之間如同一個之間如同一個開關(guān)接通開關(guān)接通，其間電阻很小。，其間電阻很小。11.2.2 半導(dǎo)體三極管的開關(guān)特性半導(dǎo)體三極管的開關(guān)特性（2-13）RBEBRCTIBICUCE+UCCIC(mA )1234UCE(V)36912IB=020 A40 A60 A80 A100 AQCCCRUUCCQ1。 0， U 可靠截止 保證 。為 0， I 0IBECB靜態(tài)工作點靜態(tài)工作點Q Q下降，下降到下降，下降到Q Q2 2時，晶體管進入截止?fàn)顟B(tài)。時，晶體管進入截止?fàn)顟B(tài)。，B I3 3、截止?fàn)顟B(tài)、截止?fàn)顟B(tài)Q211.2.2 半導(dǎo)體三

11、極管的開關(guān)特性半導(dǎo)體三極管的開關(guān)特性（2-14）RBEBRCTIBICUCE+UCCIC(mA )1234UCE(V)36912IB=020 A40 A60 A80 A100 AQCCCRUUCCQ1Q2晶體管截止?fàn)顟B(tài)的開關(guān)作用晶體管截止?fàn)顟B(tài)的開關(guān)作用：當(dāng)晶體管截止時，當(dāng)晶體管截止時，I IC C00，發(fā)射極與集電極之間，發(fā)射極與集電極之間如同一個如同一個開關(guān)斷開開關(guān)斷開，其間電阻很大。，其間電阻很大。11.2.2 半導(dǎo)體三極管的開關(guān)特性半導(dǎo)體三極管的開關(guān)特性（2-15）R1R2AF+uccuAtuFt+ucc0.3V三極管的開關(guān)特性：三極管的開關(guān)特性：11.2.2 半導(dǎo)體三極管的開關(guān)特性半導(dǎo)

12、體三極管的開關(guān)特性（2-16）總結(jié)總結(jié)：數(shù)字電路就是利用晶體管的開關(guān)作用進行數(shù)字電路就是利用晶體管的開關(guān)作用進行工作的。晶體管時而從截止躍變到飽和，工作的。晶體管時而從截止躍變到飽和，時而從飽和躍變到截止；不是工作在飽和時而從飽和躍變到截止；不是工作在飽和狀態(tài)，就是工作在截止?fàn)顟B(tài)，只是在飽和狀態(tài)，就是工作在截止?fàn)顟B(tài)，只是在飽和和截止兩種工作狀態(tài)轉(zhuǎn)換的瞬間才經(jīng)過放和截止兩種工作狀態(tài)轉(zhuǎn)換的瞬間才經(jīng)過放大狀態(tài)。大狀態(tài)。11.2.2 半導(dǎo)體三極管的開關(guān)特性半導(dǎo)體三極管的開關(guān)特性（2-17）11.3 基本邏輯門電路基本邏輯門電路在電子電路中，邏輯門電路是由半導(dǎo)體二極管在電子電路中，邏輯門電路是由半導(dǎo)體二

13、極管或三極管實現(xiàn)的，在邏輯門電路中，有分立元或三極管實現(xiàn)的，在邏輯門電路中，有分立元件電路，也有集成門電路。件電路，也有集成門電路。（2-18） 11.3.1分立元件門電路分立元件門電路0V3VYABVCC=+5VD13kRD2&ABY=ABVAVBVY0V0V0V3V3V0V3V3VABY00011011電壓功能表真值表0.7V0.7V0.7V3.7V00011.二極管與門二極管與門（2-19）2.二極管或門二極管或門0V3VABYDD12R3kABY=A+B1電壓功能表VAVBVY0V0V0V3V3V0V3V3V真值表ABY000110110V2.3V2.3V2.3V0111（2-20）3

14、 三極管非門三極管非門+Vcc+T123cbeRcRbViIBICVO電壓功能表VIVO0V5V5V0.3V真值表AY0110AY=A1符號符號（2-21）CBAL4.分立元件復(fù)合門電路分立元件復(fù)合門電路工作原理：工作原理： （1）當(dāng)）當(dāng)A、B、C全接高電平全接高電平5V時，二極管時，二極管D1D3都截止，而都截止，而D4、D5和和T導(dǎo)通，且導(dǎo)通，且T為為飽和飽和導(dǎo)通導(dǎo)通， VL=0.3V=0.3V，即輸出低電平。，即輸出低電平。（2）A、B、C中只要有一個為低電平中只要有一個為低電平0.3V時，則時，則VP1V，從而使，從而使D4、D5和和T都截止，都截止，VL=VCC=5V，即輸出高電平。

15、，即輸出高電平。所以該電路滿足與非邏輯關(guān)系，即：所以該電路滿足與非邏輯關(guān)系，即：ABCL+VDDD123DD1R23CC（ +5V）R1RcT45P3k1k4.7k（2-22）1、體積大、工作不可靠。、體積大、工作不可靠。2、需要不同電源。、需要不同電源。3、各種門的輸入、輸出電平不匹配。、各種門的輸入、輸出電平不匹配。（2-23）數(shù)字集成電路：數(shù)字集成電路：在一塊半導(dǎo)體基片上制作出一個完整的邏在一塊半導(dǎo)體基片上制作出一個完整的邏輯電路所需要的全部元件和連線。使用時接：電源、輸入和輸輯電路所需要的全部元件和連線。使用時接：電源、輸入和輸出。數(shù)字集成電路具有體積小、可靠性高、速度快、而且價格出。

16、數(shù)字集成電路具有體積小、可靠性高、速度快、而且價格便宜的特點。便宜的特點。 TTL型電路：型電路：輸入端和輸出端都采用了三極管結(jié)構(gòu)，稱之輸入端和輸出端都采用了三極管結(jié)構(gòu)，稱之為為: 三極管三極管三極管邏輯電路（三極管邏輯電路（Transistor Transistor Logic），簡稱為），簡稱為TTL電路。電路。11.3.2 TTL集成門電路集成門電路 按照集成度的高低，將集成電路分為以下幾類：按照集成度的高低，將集成電路分為以下幾類：小規(guī)模小規(guī)模集成電路：集成電路：100個以下個以下(元件和連線）元件和連線）( Small Scale Integration :SSI ) 中規(guī)模中規(guī)模集

17、成電路：幾百個（集成電路：幾百個（Medium Scale Integration :MSI )大規(guī)模大規(guī)模集成電路：幾千個集成電路：幾千個 （ Large Scale Integration :LSI )超大規(guī)模超大規(guī)模集成電路：一萬個以上（集成電路：一萬個以上（Very Large Scale Integration VLSI ） （2-24）1、TTL “與非與非” 門電路門電路多發(fā)射極多發(fā)射極晶體管晶體管二極管二極管“與與”門門CBAYABYC+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABCABCB1C1R1+5V（2-25）1、任一輸入為低電平、任一輸入為低電平“0”（

18、0.3V）時）時“0”不足以讓不足以讓T2、T5導(dǎo)通導(dǎo)通發(fā)射結(jié)發(fā)射結(jié) 正向偏置正向偏置1V+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABC三個三個PN結(jié)結(jié)導(dǎo)通需導(dǎo)通需2.1V1、TTL “與非與非” 門電路門電路（2-26）ABCB1C1R1+5V+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABCuo1、任一輸入為低電平、任一輸入為低電平“0”（0.3V）時）時“0”1Vuo=5uR2ube3ube4 3.4V 高電平高電平“1”！1、TTL “與非與非” 門電路門電路（2-27）“1”高電位高電位“1”全反偏全反偏 1V2、輸入全為高電平、輸入全為高電平“1”（3.

19、4V）時）時+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABC截止截止全導(dǎo)通全導(dǎo)通1、TTL “與非與非” 門電路門電路（2-28）“1”全反偏全反偏 1V2、輸入全為高電平、輸入全為高電平“1”（3.4V）時）時+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABC全導(dǎo)通全導(dǎo)通飽和飽和VY=0.3V低電平低電平“0”高電位高電位“1”1、TTL “與非與非” 門電路門電路（2-29）TTL與非門電路與非門電路F=A B C & &A AB BY Y符號：符號：C C（2-30）結(jié)構(gòu)特點：結(jié)構(gòu)特點：組合邏輯電路僅僅由門電路組成，電路中無記組合邏輯電路僅僅由門電路組成，電路中

20、無記憶元件，輸入與輸出之間無反饋。憶元件，輸入與輸出之間無反饋。 時序邏輯電路電路中有記憶元件，輸入與輸出時序邏輯電路電路中有記憶元件，輸入與輸出之間有反饋。之間有反饋。11.4 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計數(shù)字電路按其完成邏輯功能的不同特點，可劃分為組合邏數(shù)字電路按其完成邏輯功能的不同特點，可劃分為組合邏輯電路和時序邏輯電路兩大類。輯電路和時序邏輯電路兩大類。11.4.1 組合邏輯電路特點組合邏輯電路特點組合邏輯電路（功能特點）：組合邏輯電路（功能特點）：該電路在任一時刻輸出的該電路在任一時刻輸出的穩(wěn)定狀態(tài)，僅取決于該時刻的輸入信號，而穩(wěn)定狀態(tài)，僅取決于該時刻的輸入信號，

21、而與輸入信號作用前電路所處的狀態(tài)無關(guān)。與輸入信號作用前電路所處的狀態(tài)無關(guān)。時序邏輯電路（功能特點）：時序邏輯電路（功能特點）：任一時刻的輸出信號不但任一時刻的輸出信號不但取決于當(dāng)時的輸入信號，而且還取決于電路取決于當(dāng)時的輸入信號，而且還取決于電路原來所處的狀態(tài)。原來所處的狀態(tài)。（2-31）11.4.1 組合邏輯電路的特點組合邏輯電路的特點11.4 組合邏輯電路的分析與設(shè)計組合邏輯電路的分析與設(shè)計組合邏輯電路.2AnA.1Y2Y1A 組合邏輯電路框圖mY圖中表示圖中表示A A1 1A An n表示輸入變量，表示輸入變量，Y Y1 1Y Ym m表示輸出變量。輸出變表示輸出變量。輸出變量與輸入變量

22、之間的邏輯關(guān)量與輸入變量之間的邏輯關(guān)系可以用邏輯函數(shù)表示：系可以用邏輯函數(shù)表示： ).A(.).A().A(2121222111nmmnnAAfFAAfFAAfF，（2-32）=1=1ABSCOCI&11BAICBASBACBACIOICBAABCI輸出信號輸出信號S、CO僅僅與輸入信號有關(guān)系。僅僅與輸入信號有關(guān)系。例如例如：（2-33）組合邏輯電路邏輯功能的描述：組合邏輯電路邏輯功能的描述：真值表、邏輯函數(shù)式、邏輯圖、卡諾圖真值表、邏輯函數(shù)式、邏輯圖、卡諾圖如上例：邏輯函數(shù)式、邏輯圖如上例：邏輯函數(shù)式、邏輯圖真值表真值表ABCISCO00000001100101001101100101010

23、11100111111功能功能全加器全加器（2-34）11.4.2 組合邏輯電路的分析方法和設(shè)計方法組合邏輯電路的分析方法和設(shè)計方法 分析組合邏輯電路分析組合邏輯電路,一般是根據(jù)已知的邏輯電路一般是根據(jù)已知的邏輯電路,找出其邏找出其邏輯函數(shù)表達式輯函數(shù)表達式,或?qū)懗銎湔嬷当砘驅(qū)懗銎湔嬷当?從而了解其電路的邏輯功能從而了解其電路的邏輯功能 有時分析的目的在于檢驗所設(shè)計的邏輯電路是否能實現(xiàn)預(yù)有時分析的目的在于檢驗所設(shè)計的邏輯電路是否能實現(xiàn)預(yù)定的邏輯功能。定的邏輯功能。分析過程一般包含分析過程一般包含4個步驟個步驟：1、組合邏輯電路的分析方法、組合邏輯電路的分析方法電路電路電路的邏輯功能電路的邏輯功

24、能(真值表真值表)（2-35）例例1 1：組合電路如圖所示，分析該電路的邏輯功能。組合電路如圖所示，分析該電路的邏輯功能。解：（解：（1）由邏輯圖逐級寫出邏輯表達式。為了寫表達式方）由邏輯圖逐級寫出邏輯表達式。為了寫表達式方便，借助中間變量便，借助中間變量P。ABCAPBPCPABCP CPBPAPYPCBAABCCBA（2-36）（2）化簡與變換：）化簡與變換：（3）由表達式列出真值表。）由表達式列出真值表。（4 4）分析邏輯功能）分析邏輯功能 ： 當(dāng)當(dāng)A A、B B、C C三個變量不一致三個變量不一致時，電路輸出為時，電路輸出為“1”1”，所以，所以這個電路稱為這個電路稱為“不一致電不一致

25、電路路”。ABCY000001010011100101110111ABCCBAYABCCBAABCCBAABCCBA00111111（2-37） 分析組合邏輯電路的一般步驟：分析組合邏輯電路的一般步驟：用文字或符號標(biāo)出各個門的輸入或輸出。用文字或符號標(biāo)出各個門的輸入或輸出。從輸入端到輸出端逐級寫出輸出函數(shù)對輸入變量的邏輯從輸入端到輸出端逐級寫出輸出函數(shù)對輸入變量的邏輯函數(shù)表達式，也可由輸出端向輸入端逐級推導(dǎo)，最后得函數(shù)表達式，也可由輸出端向輸入端逐級推導(dǎo)，最后得到以輸入變量表示的輸出邏輯函數(shù)表達式。到以輸入變量表示的輸出邏輯函數(shù)表達式。用邏輯代數(shù)或卡諾圖化簡或變換各邏輯函數(shù)表達式，或用邏輯代數(shù)

26、或卡諾圖化簡或變換各邏輯函數(shù)表達式，或列列 出真值表。出真值表。根據(jù)真值表或邏輯函數(shù)表達式確定電路的邏輯功能。根據(jù)真值表或邏輯函數(shù)表達式確定電路的邏輯功能。（2-38）例例2：分析下圖的邏輯功能。：分析下圖的邏輯功能。 1、由邏輯圖寫出邏輯式、由邏輯圖寫出邏輯式方法：從輸入端到輸出端，依次寫出各個門的邏輯式，方法：從輸入端到輸出端，依次寫出各個門的邏輯式，最后寫出輸出變量最后寫出輸出變量Y的邏輯式。的邏輯式。ABY&G1&G2&G3&G4XY1Y2（2-39）例例2：分析下圖的邏輯功能。：分析下圖的邏輯功能。 ABY&G1&G2&G3&G4XY1Y21、由邏輯圖寫出邏輯式、由邏輯圖寫出邏輯式A

27、BX G1門：門：ABAAXY1G2門：門：ABBBXY2G3門：門：ABBABAYYY21G4門：門：對邏輯式進對邏輯式進行化簡！行化簡?。?-40）例例2：分析下圖的邏輯功能。：分析下圖的邏輯功能。 ABY&G1&G2&G3&G4XY1Y21、由邏輯圖寫出邏輯式、由邏輯圖寫出邏輯式ABBABAYYY21ABBABAABBABA)BAB()BAA(BBABBAAAABBA反演律！反演律?。?-41）例例2：分析下圖的邏輯功能。：分析下圖的邏輯功能。 ABY&G1&G2&G3&G4XY1Y22、由邏輯式列出邏輯狀態(tài)表、由邏輯式列出邏輯狀態(tài)表ABBAYA B Y 0 0 0 1 1 0 1 1

28、1（2-42）例例2：分析下圖的邏輯功能。：分析下圖的邏輯功能。 ABY&G1&G2&G3&G4XY1Y22、由邏輯式列出邏輯狀態(tài)表、由邏輯式列出邏輯狀態(tài)表ABBAYA B Y 0 0 0 1 1 0 1 1 11（2-43）例例2：分析下圖的邏輯功能。：分析下圖的邏輯功能。 ABY&G1&G2&G3&G4XY1Y22、由邏輯式列出邏輯狀態(tài)表、由邏輯式列出邏輯狀態(tài)表ABBAYA B Y 0 0 0 1 1 0 1 1 11其余填其余填“0”！00（2-44）例例2：分析下圖的邏輯功能。：分析下圖的邏輯功能。 ABY&G1&G2&G3&G4XY1Y23、分析邏輯功能、分析邏輯功能ABBAYA B

29、 Y 0 0 0 1 1 0 1 1 11：當(dāng)輸入：當(dāng)輸入A A、B B不同時，不同時，輸出為輸出為“1”1”；當(dāng)輸入當(dāng)輸入A A、B B相同時相同時，輸出為，輸出為“0”0”。“異或異或”門電路門電路00BA=1（2-45）例例3：分析下圖的邏輯功能。分析下圖的邏輯功能。 ABABBABABABABAFBABABABA&ABF11G1G2G3G4G5A B F 0 0 1 0 1 0 1 0 0 1 1 1 真值表真值表同或門電路同或門電路BAF（2-46）任務(wù)要求任務(wù)要求實現(xiàn)邏輯功能的實現(xiàn)邏輯功能的最簡單的邏輯電路最簡單的邏輯電路分析步驟：分析步驟：11.4.3 組合邏輯電路的設(shè)計組合邏輯

30、電路的設(shè)計b、定義輸入和輸出變量的邏輯狀態(tài)（、定義輸入和輸出變量的邏輯狀態(tài)（1和和0）。）。3、選擇組成邏輯圖的器件類型。、選擇組成邏輯圖的器件類型?？蛇x用可選用小規(guī)模集成門電小規(guī)模集成門電路路組成相應(yīng)的邏輯電路，也可選用組成相應(yīng)的邏輯電路，也可選用中規(guī)模集成的常用邏輯器件中規(guī)模集成的常用邏輯器件或或可編程邏輯器件可編程邏輯器件等構(gòu)成相應(yīng)的邏輯電路。等構(gòu)成相應(yīng)的邏輯電路。2、根據(jù)邏輯狀態(tài)表寫出邏輯表達式；、根據(jù)邏輯狀態(tài)表寫出邏輯表達式；1、進行邏輯抽象。、進行邏輯抽象。a、確定輸入變量和輸出變量。、確定輸入變量和輸出變量。事件的原因為輸入變事件的原因為輸入變量，事件的結(jié)果為輸出變量。量，事件的

31、結(jié)果為輸出變量。c、根據(jù)邏輯要求，列邏輯狀態(tài)表；、根據(jù)邏輯要求，列邏輯狀態(tài)表；邏輯器件的數(shù)目、種類、器件之間的連線都最少。邏輯器件的數(shù)目、種類、器件之間的連線都最少。（2-47）任務(wù)要求任務(wù)要求最簡單的邏輯電路最簡單的邏輯電路b、使用中規(guī)模集成的常用組合邏輯電路時，需要將邏、使用中規(guī)模集成的常用組合邏輯電路時，需要將邏輯函數(shù)變換為適當(dāng)?shù)男问?，以便能用最少的器件輯函?shù)變換為適當(dāng)?shù)男问?，以便能用最少的器件和最簡單的連線接成所要求的邏輯電路。和最簡單的連線接成所要求的邏輯電路。分析步驟：分析步驟：5、根據(jù)化簡或變換后的邏輯函數(shù)式，畫出邏輯圖。、根據(jù)化簡或變換后的邏輯函數(shù)式，畫出邏輯圖。4、將邏輯函數(shù)

32、化簡成適當(dāng)?shù)男问?。、將邏輯函?shù)化簡成適當(dāng)?shù)男问健、使用小規(guī)模集成的門電路進行設(shè)計時，需要將邏、使用小規(guī)模集成的門電路進行設(shè)計時，需要將邏輯函數(shù)化簡成最簡形式；輯函數(shù)化簡成最簡形式；11.2.2 組合邏輯電路的設(shè)計方法組合邏輯電路的設(shè)計方法（2-48）：設(shè)計三人表決電路（：設(shè)計三人表決電路（A、B、C）。每人）。每人有一個按鍵，如果同意則按下，不同意有一個按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意則不按。結(jié)果用指示燈表示，多數(shù)同意時指示燈亮，否則不亮。時指示燈亮，否則不亮。1、首先指明邏輯符號取首先指明邏輯符號取“0”、“1”的含義的含義。三個按鍵三個按鍵A、B、C按下時為

33、按下時為“1”，不按時，不按時為為“0”。輸出是。輸出是Y，指示燈亮是，指示燈亮是“1”，否，否則是則是“0”。2、根據(jù)題意列出邏輯狀態(tài)表、邏輯式、最根據(jù)題意列出邏輯狀態(tài)表、邏輯式、最終畫出邏輯圖終畫出邏輯圖。（2-52）：設(shè)計三人表決電路（：設(shè)計三人表決電路（A、B、C）。每）。每人有一個按鍵，如果同意則按下，不同人有一個按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意則不按。結(jié)果用指示燈表示，多數(shù)同意時指示燈亮，否則不亮。意時指示燈亮，否則不亮。A B C Y 0 0 0 0 0 0 1 0 0 1 0 0 1 0 0 0 0 1 1 1 1 0 1 1 1 1 0 1 1

34、1 1 1 邏輯狀態(tài)表邏輯狀態(tài)表1）、根據(jù)要求列出邏輯狀態(tài)表）、根據(jù)要求列出邏輯狀態(tài)表（2-53）任務(wù)：設(shè)計三人表決電路（任務(wù)：設(shè)計三人表決電路（A、B、C）。每）。每人有一個按鍵，如果同意則按下，不同人有一個按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意則不按。結(jié)果用指示燈表示，多數(shù)同意時指示燈亮，否則不亮。意時指示燈亮，否則不亮。2）、根據(jù)邏輯狀態(tài)表寫出邏輯表達式）、根據(jù)邏輯狀態(tài)表寫出邏輯表達式ABCCABCBABCAYA B C Y 0 0 0 0 0 0 1 0 0 1 0 0 1 0 0 0 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 邏輯狀態(tài)表邏

35、輯狀態(tài)表（2-54）任務(wù)：設(shè)計三人表決電路（任務(wù)：設(shè)計三人表決電路（A、B、C）。每）。每人有一個按鍵，如果同意則按下，不同人有一個按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意則不按。結(jié)果用指示燈表示，多數(shù)同意時指示燈亮，否則不亮。意時指示燈亮，否則不亮。3）、將邏輯表達式化成最簡式）、將邏輯表達式化成最簡式ABCCABCBABCAY用卡諾圖化簡用卡諾圖化簡ABC000111100100100111ABBCCABCABYAC（2-55）4）、根據(jù)邏輯表達式畫出邏輯圖。）、根據(jù)邏輯表達式畫出邏輯圖。CABCABYB&AB 1Y&C&（2-56）5）任務(wù)擴展：如果設(shè)任務(wù)擴展：如果

36、設(shè)A裁判為主裁判，該判決裁判為主裁判，該判決電路應(yīng)該如何設(shè)計？電路應(yīng)該如何設(shè)計？CABCAB CABCAB &AB&C&YCABCABY若用與非門實現(xiàn)若用與非門實現(xiàn)（2-61）在各種數(shù)字系統(tǒng)中，有些邏輯電路（編在各種數(shù)字系統(tǒng)中，有些邏輯電路（編碼器、譯碼器、數(shù)據(jù)選擇器、計數(shù)器、加碼器、譯碼器、數(shù)據(jù)選擇器、計數(shù)器、加法器等等）經(jīng)常大量出現(xiàn)，為了使用方便，法器等等）經(jīng)常大量出現(xiàn)，為了使用方便，已經(jīng)把這些邏輯電路制成了已經(jīng)把這些邏輯電路制成了中、小規(guī)模集中、小規(guī)模集成的標(biāo)準(zhǔn)化集成電路產(chǎn)品成的標(biāo)準(zhǔn)化集成電路產(chǎn)品，可以直接使用，可以直接使用，而不用重復(fù)設(shè)計這些邏輯電路。而不用重復(fù)設(shè)計這些邏輯電路。下面分

37、別介紹它們的工作原理和使用方下面分別介紹它們的工作原理和使用方法。法。11.5 常用的組合邏輯電路常用的組合邏輯電路（2-62）11.5.1 加法器加法器兩個二進制數(shù)之間的算術(shù)運算無論是加、兩個二進制數(shù)之間的算術(shù)運算無論是加、減、乘、除，目前在數(shù)字計算機中都是化成若減、乘、除，目前在數(shù)字計算機中都是化成若干步加法運算進行。因此，加法器是構(gòu)成算術(shù)干步加法運算進行。因此，加法器是構(gòu)成算術(shù)運算器的基本單元。運算器的基本單元。二進制加法器可以用門電路組成的組合邏二進制加法器可以用門電路組成的組合邏輯電路來實現(xiàn)。輯電路來實現(xiàn)。（2-63）！注意：！注意：二進制的加法運算同邏輯加法運算的含義二進制的加法運

38、算同邏輯加法運算的含義不同。前者是數(shù)的運算，而后者是邏輯運不同。前者是數(shù)的運算，而后者是邏輯運算。算。二進制加法：二進制加法：1+1=10邏輯加法：邏輯加法：1+1=1（2-64）二進制加法運算二進制加法運算的基本規(guī)則的基本規(guī)則：（1）逢二進一。）逢二進一。（2）最低位是兩個數(shù)最低位的相加，）最低位是兩個數(shù)最低位的相加，不需考慮進位。不需考慮進位。（3）其余各位都是三個數(shù)相加，包括）其余各位都是三個數(shù)相加，包括加加數(shù)、被加數(shù)和低位送來的進位數(shù)、被加數(shù)和低位送來的進位。（4）任何位相加都產(chǎn)生兩個結(jié)果：）任何位相加都產(chǎn)生兩個結(jié)果：本本位和、向高位的進位位和、向高位的進位。（2-65）舉例：舉例：A

39、=1011, B=1001, 計算計算A+B1 0 1 11 0 0 1+010110011（2-66）所謂所謂“半加半加”，就是只求本位的和，暫不管低位，就是只求本位的和，暫不管低位送來的進位數(shù)。送來的進位數(shù)。進位數(shù)進位數(shù)(C)半加本位半加本位和數(shù)和數(shù)(S)A+B 半加和半加和0+0=0 00+1=0 11+0=0 11+1=1 0一、一、1 1位加法器位加法器1 1、半加器、半加器（2-67）用組合邏輯電路實現(xiàn)用組合邏輯電路實現(xiàn)“半加半加”ABCS00000101100111101、列出邏輯狀態(tài)表、列出邏輯狀態(tài)表2、由邏輯狀態(tài)表寫、由邏輯狀態(tài)表寫出邏輯表達式出邏輯表達式ABC BABAS一

40、、一、1 1位加法器位加法器1 1、半加器、半加器（2-68）ABABCBABABABABABAS3、由邏輯表達式畫出邏輯電路圖（多用、由邏輯表達式畫出邏輯電路圖（多用“與非與非”門實現(xiàn)）門實現(xiàn)）A 1&B 1&S& 1C（2-69）ABC BABASBAA A、B B相同時為相同時為“1 1”， A A、B B不同不同時為時為0 0。 “異或異或”門門3、由邏輯表達式畫出邏輯電路圖（多用、由邏輯表達式畫出邏輯電路圖（多用“與非與非”門實現(xiàn)）門實現(xiàn)）（2-70）ABS=1ABCOSC進位輸出進位輸出C&ABC BABASBA3、由邏輯表達式畫出邏輯電路圖（多用、由邏輯表達式畫出邏輯電路圖（多用

41、“與非與非”門實現(xiàn)）門實現(xiàn)）（2-71）在數(shù)字電路中，所謂在數(shù)字電路中，所謂編碼編碼，就是把若干，就是把若干個個0和和1按一定規(guī)律編排起來組成不同的代按一定規(guī)律編排起來組成不同的代碼（二進制數(shù)）來表示某一對象或信號的碼（二進制數(shù)）來表示某一對象或信號的過程。過程。一位二進制代碼有一位二進制代碼有0和和1兩種，可以表示兩種，可以表示兩個信號；兩位二進制代碼有兩個信號；兩位二進制代碼有00、01、10和和11四種，可以表示四種信號；以此類推，四種，可以表示四種信號；以此類推， n位二進制代碼就有位二進制代碼就有2n個組合，可以表示個組合，可以表示2n個信號個信號。11.5.2 編碼器編碼器（2-7

42、2）目前經(jīng)常使用的編碼器有：目前經(jīng)常使用的編碼器有：普通編碼器和優(yōu)普通編碼器和優(yōu)先編碼器先編碼器。普通編碼器中，任何時刻只允許輸入一個編普通編碼器中，任何時刻只允許輸入一個編碼信號，否則輸出將發(fā)生混亂。碼信號，否則輸出將發(fā)生混亂。優(yōu)先編碼器中，允許同時輸入兩個以上的編優(yōu)先編碼器中，允許同時輸入兩個以上的編碼信息。碼信息。一、普通編碼器一、普通編碼器（2-73）二進制編碼器是將某種信號的輸入編成二進二進制編碼器是將某種信號的輸入編成二進制代碼輸出的電路。制代碼輸出的電路。二進制普通編碼器二進制普通編碼器（2-74）例：例：將將I0、 I1、 I2、 I3、 I4、 I5、 I6、 I7八個輸入八

43、個輸入信號編成對應(yīng)的二進制代碼輸出。信號編成對應(yīng)的二進制代碼輸出。1、確定二進制代碼的位數(shù)、確定二進制代碼的位數(shù)因為輸入有八種信號，所以用因為輸入有八種信號，所以用3位二進制代碼位二進制代碼輸出（輸出（2n=8，n=3）。這種編碼器通常稱為）。這種編碼器通常稱為8/3線編碼器。線編碼器。3位二進制普位二進制普通編碼器通編碼器8線線3線編碼器線編碼器0I1I2I3I4I5I6I7I0Y1Y2Y框圖框圖（2-75）2、列編碼表、列編碼表編碼表是把待編碼的八個信號與對應(yīng)的二進制代編碼表是把待編碼的八個信號與對應(yīng)的二進制代碼列成表格。這種對應(yīng)關(guān)系是人為設(shè)定的。不唯一。碼列成表格。這種對應(yīng)關(guān)系是人為設(shè)定

44、的。不唯一。因為普通編碼要求每次只能輸入一個編碼信號，故狀因為普通編碼要求每次只能輸入一個編碼信號，故狀態(tài)表中只能出現(xiàn)這些輸入變量的取值組合，其他的取態(tài)表中只能出現(xiàn)這些輸入變量的取值組合，其他的取值組合是不可能出現(xiàn)的，即它們對應(yīng)的最小項為無關(guān)值組合是不可能出現(xiàn)的，即它們對應(yīng)的最小項為無關(guān)項。項。這組輸入變量為約束變量這組輸入變量為約束變量。（2-76）3、由編碼表寫出邏輯表達式、由編碼表寫出邏輯表達式7653765432107654321076543210765432102IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIY764276543210765432107654

45、3210765432101IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIY7541765432107654321076543210765432100IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIY（2-77）4、由邏輯式畫出邏輯圖、由邏輯式畫出邏輯圖Y21Y111Y0I7I6I5I4I3I2I1用與或門實現(xiàn)用與或門實現(xiàn)76542IIIIY76421IIIIY75410IIIIY（2-78）4、由邏輯式畫出邏輯圖、由邏輯式畫出邏輯圖76542IIIIY76421IIIIY75410IIIIY76547654IIIIIIII76427642III

46、IIIII75417541IIIIIIIIY2Y1Y0用與非門實現(xiàn)用與非門實現(xiàn)1I17I6I5I4I3I2I1I1I21I31I41I51I61I7（2-79）4、由邏輯式畫出邏輯圖、由邏輯式畫出邏輯圖Y2Y1Y0用與非門實現(xiàn)用與非門實現(xiàn)1I17I6I5I4I3I2I1I1I21I31I41I51I61I7注意注意：普通編碼在任意時刻普通編碼在任意時刻只允許一個信號輸入。只允許一個信號輸入。I1=1，其余為，其余為0時，時，輸出：輸出：001；I4=1，其余為，其余為0時，時，輸出：輸出：011；I1 I7全為全為0時時(I0)，輸出：輸出：000。（2-80）11.5.3 譯碼器譯碼器譯碼和

47、編碼的過程相反。編碼是指將某譯碼和編碼的過程相反。編碼是指將某種信號或十進制數(shù)（輸入）編成二進制代種信號或十進制數(shù)（輸入）編成二進制代碼（輸出）；譯碼是將二進制代碼（輸入）碼（輸出）；譯碼是將二進制代碼（輸入）按其編碼時的原意譯成對應(yīng)的信號或十進按其編碼時的原意譯成對應(yīng)的信號或十進制數(shù)碼（輸出）。制數(shù)碼（輸出）。（2-81）一、一、3-8線譯碼器線譯碼器3-83-8線譯碼器是一種全譯碼器（二進制譯碼器）。全譯線譯碼器是一種全譯碼器（二進制譯碼器）。全譯碼器的輸入是一組二進制代碼，輸出是一組與輸入代碼一碼器的輸入是一組二進制代碼，輸出是一組與輸入代碼一一對應(yīng)的高（低）電平。一對應(yīng)的高（低）電平。

48、3線線8線譯碼器線譯碼器0Y1Y2Y3Y4Y5Y6Y7Y2A1A0A3線線8線譯碼器線譯碼器框圖框圖（2-82）一、一、3-8線譯碼器線譯碼器根據(jù)根據(jù)3-83-8線譯碼器的邏輯功能可以列出它的邏輯真值表線譯碼器的邏輯功能可以列出它的邏輯真值表 （2-83）一、一、3-8線譯碼器線譯碼器根據(jù)真值表可以寫出邏輯函數(shù)式根據(jù)真值表可以寫出邏輯函數(shù)式00120mAAAY10121mAAAY20122mAAAY30123mAAAY40124mAAAY50125mAAAY60126mAAAY70127mAAAY（2-84）一、一、3-8線譯碼器線譯碼器根據(jù)邏輯函數(shù)式可以畫出根據(jù)邏輯函數(shù)式可以畫出3-83-8

49、線譯碼器的邏輯圖線譯碼器的邏輯圖 00120mAAAY10121mAAAY20122mAAAY30123mAAAY40124mAAAY50125mAAAY60126mAAAY70127mAAAY2A1A0A0Y1Y2Y3Y4Y5Y6Y7Y1113-8線譯碼器的邏輯電路原理圖（2-85）74LS138 3線線-8線譯碼器線譯碼器74LS138是用是用TTL與非門組成的與非門組成的3線線8線譯碼器。線譯碼器。74LS138 3線線8線譯碼器線譯碼器74LS138 3線線8線譯碼器線譯碼器框圖框圖0Y1Y2Y3Y4Y5Y6Y7Y2A1A0A1S2S3S（2-86）74LS138 3線線-8線譯碼器線

50、譯碼器74LS138的邏輯電路圖的邏輯電路圖74LS138 3-8線譯碼器的電路原理圖2A1A0A0Y1Y2Y3Y4Y5Y6Y7Y1110S1S12S1SG（2-87）74LS138 3線線8線譯碼器功能表線譯碼器功能表0 01 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 10 00 00 00 00 01 11 11 11 11 11 11 11 10 00 00 01 11 10 01 11 11 11 11 11 11 10 00 01 10 01 11 10 01 11 11 11 11 11 10 00 01 11 11 11

51、 11 10 01 11 11 11 11 10 01 10 00 01 11 11 11 10 01 11 11 11 10 01 10 01 11 11 11 11 11 10 01 11 11 10 01 11 10 01 11 11 11 11 11 10 01 11 10 01 11 11 11 11 11 11 11 11 11 10 0輸入輸入輸出輸出0S21SS 2A1A0A0Y1Y2Y3Y4Y5Y6Y7Y高電平。所有的輸出端被封鎖在否則，譯碼器被禁止，態(tài)，時，譯碼器處于工作狀、當(dāng)控制端011210SSS（2-88）74LS138 3線線8線譯碼器功能表線譯碼器功能表地址輸入形

52、式送出。指定的輸出線以反碼的地址送來的數(shù)據(jù)只能通過由則從作為“地址”輸入端，作為數(shù)據(jù)輸入端，而將態(tài)時，如果把、當(dāng)譯碼器處于工作狀012001202AAASAAAS0 01 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 10 00 00 00 00 01 11 11 11 11 11 11 11 10 00 00 01 11 10 01 11 11 11 11 11 11 10 00 01 10 01 11 10 01 11 11 11 11 11 10 00 01 11 11 11 11 10 01 11 11 11 11 10 01 1

53、0 00 01 11 11 11 10 01 11 11 11 10 01 10 01 11 11 11 11 11 10 01 11 11 10 01 11 10 01 11 11 11 11 11 10 01 11 10 01 11 11 11 11 11 11 11 11 11 10 0輸入輸入輸出輸出0S21SS 2A1A0A0Y1Y2Y3Y4Y5Y6Y7Y（2-89）【例】試用兩片【例】試用兩片74LS138組成組成416線譯碼器，將輸入的線譯碼器，將輸入的4位二進位二進制代碼譯成制代碼譯成16個獨立的低電平信號。個獨立的低電平信號。例題的邏輯圖S06S14S25A01A12A23Y

54、015Y114Y213Y312Y411Y510Y69Y77S06S14S25A01A12A23Y015Y114Y213Y312Y411Y510Y69Y77748LS138()748LS138()1A0A1A2A30Y1Y2Y3Y4Y5Y6Y7Y8Y9Y10Y11Y12Y13Y14Y15Y1 分析：分析： 由由74LS138的邏輯功的邏輯功能表能表5.5.2可知，控制端條可知，控制端條件滿足時譯碼器才能工作，件滿足時譯碼器才能工作，否則譯碼器不工作。因此，否則譯碼器不工作。因此，可以用第可以用第4個代碼輸入端個代碼輸入端作為高位端，通過該端的作為高位端，通過該端的狀態(tài)分別控制兩片狀態(tài)分別控制兩片

55、74LS138芯片的工作狀態(tài)。芯片的工作狀態(tài)。 （2-90）用譯碼器設(shè)計組合邏輯電路用譯碼器設(shè)計組合邏輯電路例：試用例：試用3線線8線譯碼器線譯碼器74LS138設(shè)計一個多輸出設(shè)計一個多輸出的組合邏輯電路。輸出的邏輯函數(shù)式為：的組合邏輯電路。輸出的邏輯函數(shù)式為：CBABCACAZ1CBABCZ2ABCCBCBAZ4CBABAZ3（2-91）分析：分析：0012AAAm1012AAAm2012AAAm3012AAAm4012AAAm5012AAAm6012AAAm7012AAAm0 01 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 10

56、00 00 00 00 01 11 11 11 11 11 11 11 10 00 00 01 11 10 01 11 11 11 11 11 11 10 00 01 10 01 11 10 01 11 11 11 11 11 10 00 01 11 11 11 11 10 01 11 11 11 11 10 01 10 00 01 11 11 11 10 01 11 11 11 10 01 10 01 11 11 11 11 11 10 01 11 11 10 01 11 10 01 11 11 11 11 11 10 01 11 10 01 11 11 11 11 11 11 11 11

57、11 10 0輸入輸入輸出輸出1S32SS 2A1A0A0Y1Y2Y3Y4Y5Y6Y7Y當(dāng)當(dāng)S1=1，S2+S3=0（即譯碼器處于工（即譯碼器處于工作狀態(tài)）時，若將作狀態(tài)）時，若將A0、A1、A2作為作為輸輸入邏輯變量入邏輯變量，則，則8個個輸出端輸出端給出的就是給出的就是這這3個個輸入變量的全輸入變量的全部最小項部最小項m0m7。利用附加的門電路利用附加的門電路將這些最小項適當(dāng)將這些最小項適當(dāng)?shù)亟M合起來，便可地組合起來，便可實現(xiàn)任何形式的實現(xiàn)任何形式的三三變量組合邏輯函數(shù)變量組合邏輯函數(shù)。0Y1Y2Y3Y4Y5Y6Y7Y2A1A0A1S2S3S74LS138（2-92）解：解：將給出的邏輯函數(shù)表達式寫成最小項之和的形式將給出的邏輯函數(shù)表達式寫成最小項之和的形式65431mmmmCBABCACBACABCBABCACAZ7312mmmCBABCAABCCBABCZ74204mmmmABCCBACBACBAABCCBCBAZ5323mmmCBACBABCACBABAZ6543mmmm731mmm7420mmmm532mmm（2-93）解：解：畫出邏輯電路圖畫出邏輯電路圖65431mmmmZ7312mmmZ74204mmmmZ5323mmmZ0Y1Y2Y3Y4Y5Y6Y7YABC1S2S3S2A1A0A101Z2Z3Z4Z（2