同步時(shí)序電路和數(shù)字系統(tǒng)設(shè)計(jì)

1、v5-1 狀態(tài)表與同步時(shí)序電 路的基本設(shè)計(jì)方法v5-2 算法流程圖及ASM圖數(shù)字系統(tǒng)的基本結(jié)構(gòu)控制單元（同步時(shí)序電路）數(shù)據(jù)處理單元：主要完成數(shù)據(jù)的采集、存儲(chǔ)、運(yùn)算和傳輸，與外界 進(jìn)行數(shù)據(jù)交換。主要由存儲(chǔ)器、運(yùn)算器、數(shù)據(jù)選擇 其等功能電路組成。v5-1-1 原始狀態(tài)表的建立v5-1-2 用觸發(fā)器實(shí)現(xiàn)同步時(shí)序電路v5-1-3 用MSI時(shí)序模塊同步時(shí)序電路 針對(duì)比較簡(jiǎn)單的同步電路，設(shè)計(jì)方法是：文字功能描述狀態(tài)表或狀態(tài)圖邏輯方程邏輯圖原始狀態(tài)圖（狀態(tài)表）原始狀態(tài)圖（狀態(tài)表）原始狀態(tài)圖（狀態(tài)表）：根據(jù)設(shè)計(jì)命題的 要求初步畫出的狀態(tài)圖（狀態(tài)表）可能包 含多余狀態(tài)，其建立無(wú)明顯規(guī)律可循，是 時(shí)序電路設(shè)計(jì)中重

2、要的一步。步驟：1、分析題意，確定輸入、輸出變量。1、選擇狀態(tài)，以記憶電路輸入的歷史過(guò)程。2、對(duì)每一個(gè)狀態(tài)，考察在每一種輸入組合下應(yīng)轉(zhuǎn)入的下一個(gè)狀態(tài)，從而導(dǎo)出狀態(tài)圖和狀態(tài)表。例1：111序列檢測(cè)器S1：收到0S2：收到一個(gè)1S3：收到兩個(gè)1當(dāng)連續(xù)收到三個(gè)或三個(gè)以上1時(shí)輸出1。例2：010和1001序列檢測(cè)器S0：0S1：01S2：010,10S3：100S4：1001S5：1例3：余三碼誤碼檢測(cè)器（1）余3碼：0011-1100 S0：表示復(fù)位例3：余三碼誤碼檢測(cè)器（2）例4：鐵路公路交叉口控制器（1）S1：00 火車在P1、P2點(diǎn)之外S2：00-10 火車在P1點(diǎn)上S3：00-10-00 火

3、車在P1、P2點(diǎn)之間S4：00-10-00-01 火車在P2點(diǎn)上S5：00-01 火車在P2點(diǎn)上S6：00-01-00 火車在P1、P2點(diǎn)之間S7：00-01-00-10 火車在P1點(diǎn)上從西向東從東向西例4：鐵路公路交叉口控制器（2）米里型例4：鐵路公路交叉口控制器（3）莫爾型例5：串行加法器S0：進(jìn)位為0S1：進(jìn)位為14-2-3 莫爾型電路的分析串行加法器和為0 、無(wú)進(jìn)位：00/0和為0 、有進(jìn)位：01/0和為1、 無(wú)進(jìn)位：10/1和為1、 有進(jìn)位：11/1例6：加1/加2同步計(jì)數(shù)器 X=0時(shí)加1計(jì)數(shù)，計(jì)到9后再回0，X=1時(shí)加2計(jì)數(shù)，計(jì)到8后再回0，計(jì)數(shù)器狀態(tài)為奇數(shù)時(shí)，X不會(huì)為1。指導(dǎo)思想

4、：用盡可能少的觸發(fā)器和門電路實(shí)現(xiàn)待設(shè)計(jì)電路。步驟：一、狀態(tài)化簡(jiǎn)二、狀態(tài)分配三、導(dǎo)出激勵(lì)方程和輸出方程四、設(shè)計(jì)舉例五、時(shí)鐘偏移目的：用減少狀態(tài)個(gè)數(shù)，達(dá)到簡(jiǎn)化電路的目的。方法：等價(jià)的狀態(tài)用一個(gè)狀態(tài)代替。狀態(tài)等價(jià)條件：在所有可能的輸入下： 1、它們的輸出相同； 2、它們的次態(tài)滿足下列條件之一： 次態(tài)相同； 次態(tài)交錯(cuò)； 次態(tài)互為隱含條件。S1,S3,S4S2,S5S6,S7例1：狀態(tài)表化簡(jiǎn)S1=S1，S6S2=S2，S3，S8例2：未完全描述狀態(tài)表化簡(jiǎn)S2=S2，S3S4=S4，S7S5=S5，S6目的：狀態(tài)用觸發(fā)器狀態(tài)表示，因此，要對(duì)狀態(tài)分配二進(jìn)制代碼。方法：狀態(tài)分配影響電路的復(fù)雜程度，符合以下條件

5、的狀態(tài)，應(yīng)盡可能分配相鄰的代碼。 1、在同一輸入下，有相同次態(tài)的現(xiàn)態(tài)；(S1,S2、S2,S3) 2、同一現(xiàn)態(tài)在相鄰輸入下的次態(tài)； (S1,S3、S1,S4、 S2,S3) 3、在所有輸入下，有相同輸出的現(xiàn)態(tài)。(S2,S3)S1=00 S2=01S3=11 S4=10 xQxQQzQQxQQDxQxQQQDDnnnnnnnnnnn221212122121111觸發(fā)器實(shí)現(xiàn)：1Q 2n12121K xJxKxQJKJn觸發(fā)器實(shí)現(xiàn)：nnnnnnnnnnnnQQQQxxzxQQQxQDxQQQxQDD2121212221112211212111觸發(fā)器實(shí)現(xiàn)：1 1 1112142123123141234

6、KJQKQQJQQKQQJQKQQQJ1 1 1112142123123141234KJQKQQJQQKQQJQKQQQJ1、電路中各觸發(fā)器的CP脈沖不可能真正同時(shí)到達(dá)。2、嚴(yán)重的時(shí)鐘偏移將導(dǎo)致電路的錯(cuò)誤動(dòng)作。3、采用輻射布局減少時(shí)鐘偏移。4、采用同一邊沿觸發(fā)器減少時(shí)鐘倒相的延時(shí)。1、一般不必進(jìn)行狀態(tài)化簡(jiǎn)。2、根據(jù)所選擇的MSI器件來(lái)決定狀態(tài)分配和導(dǎo)出激勵(lì)方程和輸出方程。一、用計(jì)數(shù)器實(shí)現(xiàn)同步時(shí)序電路二、用移位寄存器實(shí)現(xiàn)同步時(shí)序電路三、用四D鎖存器實(shí)現(xiàn)同步時(shí)序電路一對(duì)一的設(shè)計(jì):Q1Q2Q3Q4 1 0 0 0 表示 S1 0 1 0 0 表示 S2 0 0 1 0 表示 S3 0 0 0 1 表

7、示 S443214211214214211421421321321232221121221221122132111 QQQzxQxxQxxQxxQxxQDxxQxxQxxQxxQDxQxxQxxQxxQxxQDxxQxxQDv5-2-0 引例v5-2-1 算法流程圖v5-2-2 算法設(shè)計(jì)v5-2-3 電路劃分和邏輯框圖v5-2-4 數(shù)據(jù)處理單元設(shè)計(jì)v5-2-5 ASM圖v5-2-6 控制單元設(shè)計(jì) 針對(duì)相對(duì)復(fù)雜的同步電路，常用的設(shè)計(jì)步驟是：算法設(shè)計(jì)電路劃分?jǐn)?shù)據(jù)處理單元設(shè)計(jì)控制單元設(shè)計(jì)。輸入：X=xn-1xn-2x0輸出：Z=X中1的個(gè)數(shù)組成：1、工作塊 2、判別塊 3、條件塊 4、開始、結(jié)束塊

8、5、指向線 把系統(tǒng)要實(shí)現(xiàn)的復(fù)雜運(yùn)算分解成一組子運(yùn)算，并確定子運(yùn)算的順序和規(guī)律。例1：含1統(tǒng)計(jì)電路算法流程圖 1011 1101 1011 0000 1011 101110001111 根據(jù)電路要求畫出邏輯框圖，并把電路劃分成數(shù)據(jù)處理單元和控制單元。例1：含1統(tǒng)計(jì)電路邏輯框圖（n=15) 根據(jù)選擇芯片或邏輯模塊實(shí)現(xiàn)各子運(yùn)算，并連接成數(shù)據(jù)處理單元。例1：含1統(tǒng)計(jì)電路的數(shù)據(jù)處理單元 類似于流程圖，但描述了控制器在不同時(shí)刻應(yīng)完成的操作，反映控制條件及控制器狀態(tài)的轉(zhuǎn)換。ASM圖表示了在時(shí)鐘信號(hào)作用下狀態(tài)轉(zhuǎn)換和狀態(tài)分支以及條件輸出和無(wú)條件輸出的細(xì)節(jié)和順序,它是控制器設(shè)計(jì)的依據(jù).S0：等待S1：清零 置數(shù)S

9、2：加S3：右移 根據(jù)控制信號(hào)的變化規(guī)律和邏輯功能設(shè)計(jì)控制單元的具體電路。設(shè)計(jì)依據(jù)：狀態(tài)轉(zhuǎn)換圖（表）、ASM圖。狀態(tài)化簡(jiǎn)：一般不做。狀態(tài)分配：和時(shí)序電路設(shè)計(jì)一樣。從ASM圖直接導(dǎo)出激勵(lì)方程和輸出方程。S0：等待S1：清零 置數(shù)S2：加S3：右移導(dǎo)出狀態(tài)表畫出電路圖：23010130130121010110110100101 0 1 mBmQQBQQCMBmBQQCMmQQCCmmQQQQCBmQQCBCAmQQCRmQQENDiiii320101201201001011011010010101mBmQQBQQCMBmBQQCMmQQCCQQQQQCBmQQCBCAmQQCRmQQENDiiii3201012012010010110110100101 0