電子技術(shù)ch10組合邏輯電路—80學(xué)時2013修改版

1、（3-1）第第2章章 組合邏輯電路組合邏輯電路 2.1 概述概述 2.2 組合邏輯電路分析組合邏輯電路分析 2.3 利用小規(guī)模集成電路設(shè)計組合電路利用小規(guī)模集成電路設(shè)計組合電路 2.4 幾種常用的中規(guī)模組件幾種常用的中規(guī)模組件 2.5 利用中規(guī)模組件設(shè)計組合電路利用中規(guī)模組件設(shè)計組合電路（3-2） 2.1 概述概述邏輯電路邏輯電路組合邏輯電路組合邏輯電路時序邏輯電路時序邏輯電路現(xiàn)時的輸出僅取現(xiàn)時的輸出僅取決于現(xiàn)時的輸入決于現(xiàn)時的輸入除與現(xiàn)時輸入有除與現(xiàn)時輸入有關(guān)外還與原狀態(tài)關(guān)外還與原狀態(tài)有關(guān)有關(guān)（3-3） 2.2 組合邏輯電路分析組合邏輯電路分析 1、由給定的邏輯圖寫出邏輯關(guān)系表達(dá)、由給定的邏

2、輯圖寫出邏輯關(guān)系表達(dá)式。式。分析步驟：分析步驟：2、用邏輯代數(shù)或卡諾圖對邏輯代數(shù)進(jìn)、用邏輯代數(shù)或卡諾圖對邏輯代數(shù)進(jìn)行化簡。行化簡。3、列出輸入輸出狀態(tài)表并得出結(jié)論。、列出輸入輸出狀態(tài)表并得出結(jié)論。已知電路已知電路 結(jié)構(gòu)結(jié)構(gòu)求輸入輸出之求輸入輸出之間的邏輯關(guān)系間的邏輯關(guān)系（3-4）例：分析下圖的邏輯功能。例：分析下圖的邏輯功能。 &ABFABABBA BABA BABAF BABABABA 11（3-5）ABF001010100111真值表真值表相同為相同為“1”不同為不同為“0”同或門同或門=1BAF （3-6）例：分析下圖的邏輯功能。例：分析下圖的邏輯功能。 &ABFBA A

3、BA BBA BBAABAF BBAABA BBAABA ）（）（BABA （3-7）ABF000011101110真值表真值表相同為相同為“0”不同為不同為“1”異或門異或門=1BAF （3-8）例：分析下圖的邏輯功能。例：分析下圖的邏輯功能。 &2&3&4AMB1F=101被封鎖被封鎖11（3-9）&2&3&4AMB1F=010被封鎖被封鎖1選通電路選通電路（3-10） 2.3 組合邏輯電路設(shè)計組合邏輯電路設(shè)計已知任務(wù)（邏輯）要求已知任務(wù)（邏輯）要求求最簡單的邏輯電路求最簡單的邏輯電路1、邏輯抽象：分析實際問題的邏輯含義，確定輸入、邏輯抽象：

4、分析實際問題的邏輯含義，確定輸入和輸出變量，列出和輸出變量，列出真值表真值表。分析步驟：分析步驟：2、化簡：用邏輯代數(shù)或卡諾圖對、化簡：用邏輯代數(shù)或卡諾圖對邏輯代數(shù)邏輯代數(shù)進(jìn)行化簡。進(jìn)行化簡。3、變換、變換: 選擇邏輯器件，寫出對應(yīng)的邏輯函數(shù)表達(dá)式。選擇邏輯器件，寫出對應(yīng)的邏輯函數(shù)表達(dá)式。、實現(xiàn)：根據(jù)邏輯函數(shù)表達(dá)式和選擇邏輯器件畫出電、實現(xiàn)：根據(jù)邏輯函數(shù)表達(dá)式和選擇邏輯器件畫出電路圖。路圖。（3-11）例：設(shè)計三人表決電路（例：設(shè)計三人表決電路（A、B、C）。每人一個按）。每人一個按鍵，如果同意則按下，不同意則不按。結(jié)果用指示鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意時指示燈

5、亮，否則不亮。燈表示，多數(shù)同意時指示燈亮，否則不亮。1、邏輯抽象：、邏輯抽象：首先指明邏輯符號取首先指明邏輯符號取“0”、“1”的含義的含義。三個按鍵三個按鍵A、B、C按下時為按下時為“1”，不按時為，不按時為“0”。輸出是。輸出是F，多數(shù)贊成時是多數(shù)贊成時是“1”，否則是，否則是“0”。根據(jù)題意列出邏輯狀態(tài)表根據(jù)題意列出邏輯狀態(tài)表。ABCF00000010010001111000101111011111邏輯狀態(tài)表邏輯狀態(tài)表（3-12）ABCF00000010010001111000101111011111邏輯狀態(tài)表邏輯狀態(tài)表2、邏輯函數(shù)式化簡：、邏輯函數(shù)式化簡：CABCABABCCABCBA

6、BCAF（3-13）3、實現(xiàn)：、實現(xiàn)：根據(jù)邏輯表達(dá)式畫出邏輯圖。根據(jù)邏輯表達(dá)式畫出邏輯圖。CABCABF & 1&AB BCF（3-14）CABCAB CABCAB &ABCFCABCABF 若用與非門實現(xiàn)若用與非門實現(xiàn)變換變換:實現(xiàn)：實現(xiàn)：（3-15）例：例：保險柜的三層門上各裝有一個開關(guān)，當(dāng)門打開時，保險柜的三層門上各裝有一個開關(guān)，當(dāng)門打開時，開關(guān)閉合，要求實現(xiàn)：當(dāng)任何兩層門打開時，報警燈亮。開關(guān)閉合，要求實現(xiàn)：當(dāng)任何兩層門打開時，報警燈亮。試設(shè)計用與非門電路試設(shè)計用與非門電路(SSI) 實現(xiàn)此功能。實現(xiàn)此功能。1、真值表、真值表A B CY0 0 00 0 10

7、1 00 1 11 0 01 0 1 1 1 01 1 110000111ABACBCABCBABCAABCCABCBABCAY2、化簡、化簡3、變換、變換ABACBCABACBCABACBCY、實現(xiàn)、實現(xiàn)&ABCF（3-16）人們?yōu)榻鉀Q實踐上遇到的各種邏輯問題，設(shè)計人們?yōu)榻鉀Q實踐上遇到的各種邏輯問題，設(shè)計了許多邏輯電路。然而，我們發(fā)現(xiàn)，其中有些邏輯了許多邏輯電路。然而，我們發(fā)現(xiàn)，其中有些邏輯電路經(jīng)常、大量出現(xiàn)在各種數(shù)字系統(tǒng)當(dāng)中。為了方電路經(jīng)常、大量出現(xiàn)在各種數(shù)字系統(tǒng)當(dāng)中。為了方便使用，各廠家已經(jīng)把這些邏輯電路制造成中規(guī)模便使用，各廠家已經(jīng)把這些邏輯電路制造成中規(guī)模集成的組合邏輯電路產(chǎn)

8、品。集成的組合邏輯電路產(chǎn)品。比較常用的有比較常用的有加法器、加法器、編碼器、譯碼器、數(shù)據(jù)編碼器、譯碼器、數(shù)據(jù)選擇器選擇器和和數(shù)值比較器數(shù)值比較器等等。下面分別進(jìn)行介紹。等等。下面分別進(jìn)行介紹。 2.4 幾種常用的中規(guī)模組合邏輯組件幾種常用的中規(guī)模組合邏輯組件（3-17）、加法器（黑版設(shè)計）、加法器（黑版設(shè)計）(1)一位一位半加器半加器:ABSCO加數(shù)加數(shù)被加數(shù)被加數(shù)和和進(jìn)位進(jìn)位本位向高位的本位向高位的不考慮低位進(jìn)位不考慮低位進(jìn)位將兩個一位將兩個一位二進(jìn)制數(shù)二進(jìn)制數(shù)A A和和B B相加。相加。BABABAS ABCO 半加器真值表半加器真值表 =1 & A B S C O半加器電路圖半加

9、器電路圖 （3-18）18CIBA CIBACIBA CIABBACIBABA ABCICIBACIBACIBAS )()()(）（CIBAAB BCIACIAB ABCICIBABCIACIABCO)( 需考慮低位進(jìn)位需考慮低位進(jìn)位將兩個一位二進(jìn)制數(shù)將兩個一位二進(jìn)制數(shù)A A和和B B相加。相加。全加器真值表全加器真值表全加和全加和向高位的進(jìn)位向高位的進(jìn)位(2)全加器全加器:（3-19）(2)全加器全加器:ABSCOCI加數(shù)加數(shù)被加數(shù)被加數(shù)和和進(jìn)位進(jìn)位本位向高位的本位向高位的低位向本位的低位向本位的進(jìn)位進(jìn)位CIBASABCIBACO（3-20）常用芯片：（常用芯片：（實驗用芯片實驗用芯片）2Y

10、2B2A1Y1A1B0C3B3A3Y4A4B4Y4CccUGND74LS28311698例如：例如：10010123AAAAA10000123BBBBB,2CICO2A2B2S1CICO1A1B1S0CICO0A0B0S3CICO3A3B3S3C0000011101233SSSSCSCIBASABCIBACO00000001110001（3-21） 、編碼器、編碼器 1 1）、編碼）、編碼 生活中常用十進(jìn)制數(shù)及文字、符號等表示事物。數(shù)字電路生活中常用十進(jìn)制數(shù)及文字、符號等表示事物。數(shù)字電路只能以二進(jìn)制信號工作。因此，在數(shù)字電路中，需要用二進(jìn)只能以二進(jìn)制信號工作。因此，在數(shù)字電路中，需要用二進(jìn)制

11、代碼表示某個事物或特定對象，這一過程稱為制代碼表示某個事物或特定對象，這一過程稱為編碼編碼。 2 2）、編碼器：實現(xiàn)編碼操作的邏輯電路。）、編碼器：實現(xiàn)編碼操作的邏輯電路。 使用編碼技術(shù)可以大大減少數(shù)字電路系統(tǒng)中信號傳輸使用編碼技術(shù)可以大大減少數(shù)字電路系統(tǒng)中信號傳輸線的條數(shù)，同時便于信號的接收和處理。線的條數(shù)，同時便于信號的接收和處理。例如：一個由例如：一個由8 8個開關(guān)組成的鍵盤，個開關(guān)組成的鍵盤， 直接接入：需要直接接入：需要8 8條條信號傳輸線；信號傳輸線； 編碼器：只需要編碼器：只需要3 3條條數(shù)據(jù)線。數(shù)據(jù)線。（每組輸入狀態(tài)對應(yīng)一（每組輸入狀態(tài)對應(yīng)一組組3 3位二進(jìn)制代碼）位二進(jìn)制代碼

12、）（3-22）對對M個信號編碼時，應(yīng)如何確定位數(shù)個信號編碼時，應(yīng)如何確定位數(shù)N？ N位二進(jìn)制代碼可以表示多少個信號？位二進(jìn)制代碼可以表示多少個信號？編碼原則：編碼原則：N位二進(jìn)制代碼可以表示位二進(jìn)制代碼可以表示2N個信號，個信號，則對則對M個信號編碼時，應(yīng)由個信號編碼時，應(yīng)由2N M來確定位數(shù)來確定位數(shù)N。例：對例：對101鍵盤編碼時，采用了鍵盤編碼時，采用了7位二進(jìn)制位二進(jìn)制代碼代碼ASC碼。碼。27128101。（3-23）n個二進(jìn)制代碼（個二進(jìn)制代碼（n位二進(jìn)制數(shù)）有位二進(jìn)制數(shù)）有2n種不種不同的組合，可以表示同的組合，可以表示N=2n個信號。個信號。編碼器編碼器N=2n個信號個信號n位

13、二進(jìn)制數(shù)位二進(jìn)制數(shù)目前經(jīng)常使用的編碼器有目前經(jīng)常使用的編碼器有普通編碼器和優(yōu)先編碼器兩種。普通編碼器和優(yōu)先編碼器兩種。 （3-24）24定義：任何時刻只允許輸入一個有效編碼請求信定義：任何時刻只允許輸入一個有效編碼請求信號，否則輸出將發(fā)生混亂。號，否則輸出將發(fā)生混亂。 舉例：以一個三位二進(jìn)制普通編碼器為例，說舉例：以一個三位二進(jìn)制普通編碼器為例，說明普通編碼器的工作原理。明普通編碼器的工作原理。 普通編碼器的方框圖普通編碼器的方框圖輸入：八個信號（對象）輸入：八個信號（對象）I0I7 （二值量）（二值量）八個病房呼叫請求八個病房呼叫請求輸出：三位二進(jìn)制代碼輸出：三位二進(jìn)制代碼Y2Y1Y0稱八線

14、稱八線三線編碼器三線編碼器對病房編碼對病房編碼（3-25）25 I0 I1 I2 I3 I4 I5 I6 I7Y2Y1Y0 編碼器輸入輸出的對應(yīng)關(guān)系編碼器輸入輸出的對應(yīng)關(guān)系設(shè)輸入信號為設(shè)輸入信號為1 1表示對該輸入進(jìn)行編碼。表示對該輸入進(jìn)行編碼。任何時刻只允許輸任何時刻只允許輸入一個編碼請求入一個編碼請求表達(dá)式、電路圖？表達(dá)式、電路圖？其它輸入取值組合不允許出現(xiàn)，為無關(guān)項。其它輸入取值組合不允許出現(xiàn)，為無關(guān)項。（3-26）263 3位二進(jìn)制編碼器的真值表位二進(jìn)制編碼器的真值表邏輯表達(dá)式：邏輯表達(dá)式：76542IIIIY76321IIIIY75310IIIIY 1 1 1Y2Y1Y0I1I2I3

15、I4I5I6I7（3-27）例：用與非門組成例：用與非門組成三位二進(jìn)制編碼器三位二進(jìn)制編碼器-八線八線-三線編碼器三線編碼器設(shè)八個輸入端為設(shè)八個輸入端為I1 I8，八種狀態(tài)，與之對，八種狀態(tài)，與之對應(yīng)的輸出設(shè)為應(yīng)的輸出設(shè)為F1、F2、F3，共三位二進(jìn)制數(shù)。，共三位二進(jìn)制數(shù)。設(shè)計編碼器的過程與設(shè)計一般的組合邏輯設(shè)計編碼器的過程與設(shè)計一般的組合邏輯電路相同，首先要列出狀態(tài)表，然后寫出邏電路相同，首先要列出狀態(tài)表，然后寫出邏輯表達(dá)式并進(jìn)行化簡，最后畫出邏輯圖輯表達(dá)式并進(jìn)行化簡，最后畫出邏輯圖。（3-28）I1I2I3I4I5I6I7I8F3F2F101111111000101111110011101

16、11110101110111101111110111100111110111011111110111011111110111真值表真值表86421IIIIF 8642IIII 87432IIIIF 87653IIIIF （3-29）I1I2I3I4I5I6I7I8&F3F2F18-3譯碼器邏輯圖譯碼器邏輯圖（3-30） 二二-十進(jìn)制編碼器十進(jìn)制編碼器將十個狀態(tài)（對應(yīng)于十進(jìn)制的十個代碼）將十個狀態(tài)（對應(yīng)于十進(jìn)制的十個代碼）編制成編制成BCD碼。碼。十個輸入十個輸入需要幾位輸出？需要幾位輸出？四位四位輸入：輸入：I0 I9。輸出：輸出：F4 F1列出狀態(tài)表如下：列出狀態(tài)表如下：（3-31）

17、0 輸入F3F2F1F0I00000I10001I20010I30011I40100I50101I60110I70111I81000I91001狀態(tài)表狀態(tài)表（3-32）0 輸入F3F2F1F0I00000I10001I20010I30011I40100I50101I60110I70111I81000I9100198983IIIIF 76542IIIIF 76321IIIIF 975310IIIIIF 邏輯圖略邏輯圖略 在優(yōu)先編碼器中，允許同時輸入兩個以上在優(yōu)先編碼器中，允許同時輸入兩個以上的有效編碼請求信號。的有效編碼請求信號。當(dāng)幾個輸入信號同時出現(xiàn)時，只對其中優(yōu)當(dāng)幾個輸入信號同時出現(xiàn)時，只對

18、其中優(yōu)先權(quán)最高的一個進(jìn)行編碼。先權(quán)最高的一個進(jìn)行編碼。優(yōu)先級別的高低優(yōu)先級別的高低由設(shè)計者根據(jù)輸入信號的由設(shè)計者根據(jù)輸入信號的輕重緩急情況而定。如根據(jù)病情而設(shè)定優(yōu)先權(quán)。輕重緩急情況而定。如根據(jù)病情而設(shè)定優(yōu)先權(quán)。（3-34）設(shè)設(shè)I I7 7的優(yōu)先級別最高，的優(yōu)先級別最高，I I6 6次之，依此類推，次之，依此類推，I I0 0最低。最低。3 3位二進(jìn)制優(yōu)先編碼器的真值表位二進(jìn)制優(yōu)先編碼器的真值表（3-35）12463465671234567345675677024534567234567345676771456745675676772IIIIIIIIIIIIIIIIIIIIIIIIIIYIIII

19、IIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIY邏邏輯輯表表達(dá)達(dá)式式（3-36）74LS148優(yōu)先編碼器優(yōu)先編碼器在允許多個輸入信號同時有效，只對在允許多個輸入信號同時有效，只對優(yōu)先級別最高者編碼的編碼器。優(yōu)先級別最高者編碼的編碼器。常用的常用的MSI: 74LS148(8/3線線)74LS148 （實驗用實驗用芯片芯片）功能見）功能見0123456 7YSA B C74LS148SS使能（允許）輸入端，低電平有效。使能（允許）輸入端，低電平有效。YS、 YES 使能優(yōu)先標(biāo)志輸出端，主要用來級聯(lián)和擴(kuò)展。使能優(yōu)先標(biāo)志輸出端，主要用來級聯(lián)和擴(kuò)展。YES（3-37）表表 74LS

20、148電路的功能表電路的功能表八線八線三線優(yōu)先編碼器三線優(yōu)先編碼器74LS148 74LS14874LS148的邏輯功能描述：的邏輯功能描述： (1) (1) 編碼輸入端：邏輯符號輸入端編碼輸入端：邏輯符號輸入端 上上面均有面均有“”號，這表示編碼號，這表示編碼輸入低電平有效輸入低電平有效。I I0 0I7低電平低電平有效有效允許編碼，允許編碼，但無有效但無有效編碼請求編碼請求優(yōu)先權(quán)優(yōu)先權(quán)最高最高（3-39）39(2) (2) 編碼輸出端編碼輸出端 ：從功能表可以：從功能表可以看出，看出，74LS14874LS148編碼器的編碼編碼器的編碼輸出是反碼輸出是反碼。Y Y2 2、Y Y1 1、Y

21、Y0 0 （3-40）40 （3 3） 選通輸入端：只有在選通輸入端：只有在 = 0= 0時，編碼器才處于時，編碼器才處于工作狀態(tài)工作狀態(tài)；而在；而在 = 1= 1時，編碼器處于時，編碼器處于禁止?fàn)顟B(tài)禁止?fàn)顟B(tài)，所有，所有輸出端均被封鎖為高電平。輸出端均被封鎖為高電平。S SS S禁止禁止?fàn)顟B(tài)狀態(tài)工作工作狀態(tài)狀態(tài)（3-41）41允許編碼，允許編碼，但無有效但無有效編碼請求編碼請求正在優(yōu)先正在優(yōu)先編碼編碼（4 4）選通輸出端）選通輸出端YS和擴(kuò)展輸出端和擴(kuò)展輸出端YEX：為擴(kuò)：為擴(kuò)展編碼器功能而設(shè)置。展編碼器功能而設(shè)置。（3-42）42圖圖3-5 74LS1483-5 74LS148的邏輯符號的邏

22、輯符號 以上通過對以上通過對74LS148編碼器邏輯功能的分析，編碼器邏輯功能的分析，介紹了通過介紹了通過MSI器件器件邏輯功能表了解集成器件功能邏輯功能表了解集成器件功能的方法。的方法。要求初步具備要求初步具備查閱器件手冊查閱器件手冊的能力。不要求背的能力。不要求背74LS148的功能表。的功能表。（3-43）3 譯碼器譯碼器譯碼是編碼的逆過程，即將某二進(jìn)制翻譯碼是編碼的逆過程，即將某二進(jìn)制翻譯成電路的某種狀態(tài)。譯成電路的某種狀態(tài)。（1）二進(jìn)制譯碼器）二進(jìn)制譯碼器將將n種輸入的組合譯成種輸入的組合譯成2n種電路狀態(tài)。種電路狀態(tài)。也叫也叫n-2n線譯碼器。線譯碼器。譯碼器譯碼器一組一組(n)二

23、進(jìn)二進(jìn)制代碼制代碼一組一組(N)高低高低電平信號電平信號（3-44）&1Y0Y2Y3YA1A0E(1) 2-4線譯碼器線譯碼器74LS139的內(nèi)部線路的內(nèi)部線路輸入輸入控制端控制端輸出輸出11111（3-45）74LS139的功能表的功能表A1A01XX11110000111001101101011010111110E0Y1Y2Y3Y“”表示低電平有效。表示低電平有效。（3-46）S1S10A11A10Y11Y12Y13Y10A11A10Y11Y12Y13Y1S20A21A20Y21Y22Y23Y2ccUGND3Y22Y21Y20Y21A20A2S274LS139管腳圖管腳圖一片一片1

24、39內(nèi)含兩個內(nèi)含兩個2-4譯碼器譯碼器注：注：SE （3-47）例：利用線譯碼器分時將采樣數(shù)據(jù)送入計算機(jī)。例：利用線譯碼器分時將采樣數(shù)據(jù)送入計算機(jī)。0Y1Y2Y3Y0A1AS2-4線譯線譯碼器碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門三態(tài)門三態(tài)門三態(tài)門三態(tài)門AEBECEDE總線總線（3-48）000全為全為1工作原理工作原理：（以：（以A0A1=00為例）為例）數(shù)據(jù)數(shù)據(jù)0Y1Y2Y3Y0A1AS2-4線譯線譯碼器碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門三態(tài)門三態(tài)門三態(tài)門三態(tài)門AEBECEDE總線總線脫離總線脫離總線（3-49）0Y2Y2A1A0A1EAE24Y5Y6Y7YBE21Y3Y74LS1383-

25、8線譯碼器邏輯符號線譯碼器邏輯符號74LS138 （實驗用芯片實驗用芯片）的功能表見）的功能表見 P235 or229 表表8-10（3-50）74LS13874LS138的功能表的功能表譯中為譯中為0 0高電平高電平有效有效低電平低電平有效有效禁止禁止譯碼譯碼譯譯碼碼工工作作（3-51）74LS13874LS138的邏輯符號的邏輯符號低電平有低電平有效輸出效輸出三位二進(jìn)三位二進(jìn)制代碼制代碼使能端使能端5274LS13874LS138的邏輯功能的邏輯功能 三個譯碼輸入端（又稱地址輸入端）三個譯碼輸入端（又稱地址輸入端）A2A2、A1A1、A0A0，八個譯碼輸出端，八個譯碼輸出端 ，以及三個控制

26、端（又，以及三個控制端（又稱使能端）稱使能端） 譯碼器控制輸入端，當(dāng)譯碼器控制輸入端，當(dāng) =1=1、 + = 0+ = 0時，時，G GS S輸出為高電平，譯碼器處于工作狀態(tài)。否則，譯輸出為高電平，譯碼器處于工作狀態(tài)。否則，譯碼器被禁止，所有的輸出端被封鎖在高電平。碼器被禁止，所有的輸出端被封鎖在高電平。S1S2S3Y0Y7S1S2S3S1S2S3（3-53）2A1A0A1EAE24Y5Y6Y7YBE21Y3Y74LS1383-8線譯碼器邏輯符號線譯碼器邏輯符號0Y2Y74LS138的引腳圖的引腳圖由式可以看由式可以看出，輸出是出，輸出是這三個變量這三個變量的全部最小的全部最小項的譯碼輸項的譯

27、碼輸出，所以也出，所以也把這種譯碼把這種譯碼器叫做最小器叫做最小項譯碼器。項譯碼器。（3-54）765317653176531mmmmm)7 , 6 , 5 , 3 , 1 (),(YYYYYmmmmmmCBAF因為：因為：例例 試用試用74LS13874LS138譯碼器實現(xiàn)邏輯函數(shù)：譯碼器實現(xiàn)邏輯函數(shù)：)7 , 6 , 5 , 3 , 1 (),(mCBAF（3-55）譯碼器實現(xiàn)邏輯函數(shù)的應(yīng)用：譯碼器實現(xiàn)邏輯函數(shù)的應(yīng)用：例：用中規(guī)模例：用中規(guī)模MSI(74LS138)實現(xiàn)以下邏輯函數(shù)實現(xiàn)以下邏輯函數(shù))7 , 4 , 0(1mFCBABF27407401mmmmmmF（3-56）例：下圖是譯碼

28、器例：下圖是譯碼器74LS138構(gòu)成的電路。（構(gòu)成的電路。（12分）分） 1. 寫出寫出F1和和F2的表達(dá)式；的表達(dá)式； 2. 列出真值表；列出真值表； 3. 改用最少與非改用最少與非-與非門電路與非門電路 實現(xiàn)電路的功能。實現(xiàn)電路的功能。 ABCCBACBACBAF1ABBCACABCCABCBABCAF2 （3-57）例：例：保險柜的三層門上各裝有一個開關(guān)，當(dāng)門打開時，保險柜的三層門上各裝有一個開關(guān)，當(dāng)門打開時，開關(guān)閉合，要求實現(xiàn)：當(dāng)任何兩層門打開時，報警燈亮。開關(guān)閉合，要求實現(xiàn)：當(dāng)任何兩層門打開時，報警燈亮。試設(shè)計用與非門電路試設(shè)計用與非門電路(SSI) 和和74LS138(MSI)實現(xiàn)

29、此功能。實現(xiàn)此功能。1、真值表、真值表A B CY0 0 00 0 10 1 00 1 11 0 01 0 1 1 1 01 1 110000111ABACBCABCBABCAABCCABCBABCAY2、化簡、化簡3、變換、變換ABACBCABACBCABACBCY、實現(xiàn)、實現(xiàn)（3-58）、與非門電路與非門電路實現(xiàn)實現(xiàn)&ABCF74LS138實現(xiàn)實現(xiàn)ABACBCY76537653mmmmmmmmABCCABCBABCAY（3-59）（2 ） 二二-十十譯碼器譯碼器 二二十進(jìn)制譯碼器的邏輯功能是將輸入的十進(jìn)制譯碼器的邏輯功能是將輸入的BCD碼譯成十個輸出信號。碼譯成十個輸出信號。二二十

30、進(jìn)制十進(jìn)制譯碼器譯碼器74LS4274LS42的邏輯符號的邏輯符號（3-60）二二- -十進(jìn)制十進(jìn)制譯碼器譯碼器74LS4274LS42的功能表的功能表譯中譯中為為0拒絕拒絕偽碼偽碼（3-61）（3）顯示譯碼器）顯示譯碼器二二-十進(jìn)十進(jìn)制編碼制編碼顯示譯顯示譯碼器碼器顯示顯示器件器件在數(shù)字系統(tǒng)中，常常需要將運(yùn)算結(jié)果用在數(shù)字系統(tǒng)中，常常需要將運(yùn)算結(jié)果用人們習(xí)慣的十進(jìn)制顯示出來，這就要用到人們習(xí)慣的十進(jìn)制顯示出來，這就要用到顯示譯碼器顯示譯碼器。（3-62）顯示器件顯示器件： 常用的是常用的是七段顯示器件七段顯示器件abcdefg（3-63）（1 1）顯示器件）顯示器件發(fā)光二極管數(shù)碼管（發(fā)光二極管

31、數(shù)碼管（LEDLED數(shù)碼管）數(shù)碼管）優(yōu)點：亮度高，響應(yīng)時間短；優(yōu)點：亮度高，響應(yīng)時間短；缺點：工作電流大。缺點：工作電流大。 a b c d e f g h a b c d a f b e f g h g e c d (a) 外形圖 (b) 共陰極 (c) 共陽極 +VCC a b c d e f g h COMCOM（3-64）顯示器件顯示器件： 常用的是常用的是七段顯示器件七段顯示器件abcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1e（3-65）顯示譯碼器顯示譯碼器：11474LS49BCBIDAeabcdfgUccGND

32、74LS49的的管腳圖管腳圖消隱控制端消隱控制端驅(qū)動各種顯示器件，從而將用二進(jìn)制代碼表示的驅(qū)動各種顯示器件，從而將用二進(jìn)制代碼表示的數(shù)字、文字、符號等翻譯成人們習(xí)慣的形式，并數(shù)字、文字、符號等翻譯成人們習(xí)慣的形式，并直觀直觀地顯示出來的電路，稱為顯示譯碼器。地顯示出來的電路，稱為顯示譯碼器。（3-66）74LS4974LS49的邏輯符號的邏輯符號 七段顯示譯碼器七段顯示譯碼器滅燈滅燈控制控制端端8421BCD碼碼七段七段代碼代碼 七段顯示器譯碼器把輸入的七段顯示器譯碼器把輸入的BCD碼，翻譯成碼，翻譯成驅(qū)動七段驅(qū)動七段LED數(shù)碼管各對應(yīng)段所需的電平。數(shù)碼管各對應(yīng)段所需的電平。74LS49是一種

33、七段顯示譯碼器。是一種七段顯示譯碼器。（3-67）74LS49的功能表的功能表8421BCD碼碼禁止碼禁止碼滅燈狀態(tài)滅燈狀態(tài)（3-68）功能表（簡表）功能表（簡表）輸輸 入入輸輸 出出顯顯 示示D ABIa g10XXXX0000000消隱消隱8421碼碼譯碼譯碼顯示字型顯示字型P239or233表表812為共陰級的為共陰級的BCD碼七段碼七段顯示譯碼器顯示譯碼器（3-69）74LS49與七段顯與七段顯示器件的連接示器件的連接：bfac d egbfac d egBID C B A+5V+5V74LS49是集是集電極開路，必電極開路，必須接上拉電阻須接上拉電阻共陰級的共陰級的BCD碼七段碼七段

34、顯示譯碼器顯示譯碼器（3-70）、數(shù)據(jù)選擇器、數(shù)據(jù)選擇器從一組數(shù)據(jù)中選擇一路信號進(jìn)行傳輸?shù)碾姀囊唤M數(shù)據(jù)中選擇一路信號進(jìn)行傳輸?shù)碾娐?，稱為路，稱為數(shù)據(jù)選擇器數(shù)據(jù)選擇器。A0A1D3D2D1D0W控制信號控制信號輸入信號輸入信號輸出信號輸出信號數(shù)據(jù)選擇數(shù)據(jù)選擇器類似一器類似一個多投開個多投開關(guān)。選擇關(guān)。選擇哪一路信哪一路信號由相應(yīng)號由相應(yīng)的一組控的一組控制信號控制信號控制。制。（3-71）從從n個數(shù)據(jù)中選擇一路傳輸，稱為個數(shù)據(jù)中選擇一路傳輸，稱為一位一位數(shù)據(jù)選擇器數(shù)據(jù)選擇器。從。從m組數(shù)據(jù)中各選擇一路傳輸，組數(shù)據(jù)中各選擇一路傳輸，稱為稱為m位數(shù)據(jù)選擇器。位數(shù)據(jù)選擇器。W3X3Y3W3X2Y2W3X

35、1Y1W3X0Y0A控制信號控制信號四二選一選擇器四二選一選擇器（3-72）72S0000A1 A0Y0 0D00 1D11 0D21 1D31 0S S功能表功能表S S：選通控制端。：選通控制端。 S=0S=0時，數(shù)據(jù)選擇器工作；時，數(shù)據(jù)選擇器工作；S=1S=1時，時，Y=0Y=0輸出無效。輸出無效。SAADAADAADAADY )()()()(013012011010四選一集成數(shù)據(jù)選擇器四選一集成數(shù)據(jù)選擇器74LS153（3-73）例：試寫出圖所示電路輸出例：試寫出圖所示電路輸出Y Y 的邏輯函數(shù)表達(dá)式，并化簡。的邏輯函數(shù)表達(dá)式，并化簡。74LS153為四選一數(shù)據(jù)選擇器為四選一數(shù)據(jù)選擇器

36、CABCBCABAYSABCBCABACBASABCBCABACBASAADAADAADAADY 1 )()()()(013012011010（3-74）八選一集成數(shù)據(jù)選擇器八選一集成數(shù)據(jù)選擇器74LS151（實驗用芯片實驗用芯片）輸輸入入輸輸出出A2A1A0Y 1010001110D0D7E功能表功能表Y0D7D （3-75）用兩片用兩片74LS151構(gòu)成十六選一數(shù)據(jù)選擇器構(gòu)成十六選一數(shù)據(jù)選擇器D0D7EA0A1A2YD0D7EA0A1A2Y&A0A1A2A3D8D15 D0D7 =0D0 D7=1D0 D71（3-76）用兩片用兩片74LS151構(gòu)成十六選一數(shù)據(jù)選擇器構(gòu)成十六選一數(shù)

37、據(jù)選擇器D0D7EA0A1A2YD0D7EA0A1A2Y&A0A2A2A3D8D15 D0D7 =1D8 D15=1D8 D15（3-77）（1）用數(shù)據(jù)選擇器設(shè)計邏輯電路）用數(shù)據(jù)選擇器設(shè)計邏輯電路輸輸 入入輸輸 出出A1A0W 10000D0010D1100D2110D3E四選一選擇器功能表四選一選擇器功能表)AA(D)AA(D)AA(D)AA(DW013120100101 時：時：0E 類似三變量函數(shù)的表達(dá)式！類似三變量函數(shù)的表達(dá)式?。?-78）例：試用例：試用4 4選選1 1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74LS15374LS153實現(xiàn)如下邏輯函數(shù)的組實現(xiàn)如下邏輯函數(shù)的組合邏輯電路。合邏輯電路。ABAY 33221100321mDmDmDmD mmm ABBABAABAY 解：邏輯函數(shù)變形為最小項之和形式解：邏輯函數(shù)變形為最小項之和形式比較可得：比較可得：D D0 0=0=0，D D1 1=1=1，D D2 2=1=1，D D3 3=1=1 0 1 1 1 A B 0 Y 74LS153 D0 D1 D2 D3 A1 A0 S Y 21 （3-79）例：例：利用四選一選擇器實現(xiàn)