第九、十講(存儲器)

1、計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理1第九-十講2022年3月27日存儲器存儲器 計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理21 1、存儲器概述、存儲器概述外部特性，性能參數(shù)，層次結(jié)構(gòu)外部特性，性能參數(shù)，層次結(jié)構(gòu)2 2、靜態(tài)存儲器和動態(tài)存儲器存儲單元構(gòu)成、靜態(tài)存儲器和動態(tài)存儲器存儲單元構(gòu)成 一位存儲單元及存儲陣列，多端口一位存儲單元及存儲陣列，多端口SRAMSRAM，讀寫時(shí)序，讀寫時(shí)序3 3、半導(dǎo)體、半導(dǎo)體ROMROM存儲器存儲器 MROMMROM，PROMPROM，EPROMEPROM，EEPROMEEPROM，F(xiàn)LASHFLASH4 4、存儲器芯片構(gòu)成以及存儲器主要技術(shù)指標(biāo)、存儲器芯片構(gòu)成以及存儲器主要技術(shù)指標(biāo)

2、5 5、存儲器擴(kuò)展技術(shù)、存儲器擴(kuò)展技術(shù)位、字、字位擴(kuò)展位、字、字位擴(kuò)展6 6、數(shù)據(jù)校驗(yàn)碼、數(shù)據(jù)校驗(yàn)碼 奇偶校驗(yàn)碼，海明碼，奇偶校驗(yàn)碼，海明碼，CRCCRC碼碼計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理3L L、半導(dǎo)體存儲器的分類、組成及組成部件的作用及工作原、半導(dǎo)體存儲器的分類、組成及組成部件的作用及工作原理、讀理、讀/ /寫操作的基本過程。寫操作的基本過程。2 2、SRAMSRAM、DRAMDRAM芯片的組成特點(diǎn)、工作過程、典型芯片的引芯片的組成特點(diǎn)、工作過程、典型芯片的引腳信號、了解腳信號、了解DRAMDRAM刷新的基本概念。刷新的基本概念。3 3、半導(dǎo)體存儲器的主要技術(shù)指標(biāo)、芯片的擴(kuò)充、半導(dǎo)體存儲器的

3、主要技術(shù)指標(biāo)、芯片的擴(kuò)充、CPUCPU與半導(dǎo)與半導(dǎo)體存儲器間的連接。體存儲器間的連接。計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理4在現(xiàn)代計(jì)算機(jī)中在現(xiàn)代計(jì)算機(jī)中, ,存儲器處于全機(jī)中心地位存儲器處于全機(jī)中心地位, ,其原因是其原因是: :(1) (1) 當(dāng)前計(jì)算機(jī)正在執(zhí)行的程序和數(shù)據(jù)當(dāng)前計(jì)算機(jī)正在執(zhí)行的程序和數(shù)據(jù)( (除了暫存于除了暫存于CPUCPU寄存寄存器的器的) )均存放在存儲器中。均存放在存儲器中。CPUCPU直接從存儲器取指令或存取數(shù)直接從存儲器取指令或存取數(shù)據(jù)。據(jù)。(2) (2) 計(jì)算機(jī)系統(tǒng)中輸入輸出設(shè)備數(shù)量增多，數(shù)據(jù)傳送速度加計(jì)算機(jī)系統(tǒng)中輸入輸出設(shè)備數(shù)量增多，數(shù)據(jù)傳送速度加快，因此采用了直接存儲

4、器存取快，因此采用了直接存儲器存取(DMA)(DMA)技術(shù)和技術(shù)和I/OI/O通道技術(shù)，通道技術(shù)，在存儲器與輸入輸出系統(tǒng)之間直接傳送數(shù)據(jù)。在存儲器與輸入輸出系統(tǒng)之間直接傳送數(shù)據(jù)。(3) (3) 共共享存儲器的多處理機(jī)的出現(xiàn)，利用存儲器存放共享數(shù)據(jù)，享存儲器的多處理機(jī)的出現(xiàn)，利用存儲器存放共享數(shù)據(jù)，并實(shí)現(xiàn)處理機(jī)之間的通信，更加強(qiáng)了存儲器作為全機(jī)中心的地并實(shí)現(xiàn)處理機(jī)之間的通信，更加強(qiáng)了存儲器作為全機(jī)中心的地位。位。 由于中央處理器都是由高速器件組成，不少指令的執(zhí)行速度由于中央處理器都是由高速器件組成，不少指令的執(zhí)行速度基本上取決于主存儲器的速度。所以，計(jì)算機(jī)解題能力的提高、基本上取決于主存儲器的速

5、度。所以，計(jì)算機(jī)解題能力的提高、應(yīng)用范圍的日益廣泛和系統(tǒng)軟件的日益豐富，無一不與主存儲應(yīng)用范圍的日益廣泛和系統(tǒng)軟件的日益豐富，無一不與主存儲器的技術(shù)發(fā)展密切相關(guān)。器的技術(shù)發(fā)展密切相關(guān)。簡介簡介計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理5存儲器分類存儲器分類存儲器概述存儲器概述存儲器的層次結(jié)構(gòu)存儲器的層次結(jié)構(gòu)存儲器的技術(shù)指標(biāo)存儲器的技術(shù)指標(biāo)計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理6存儲器概述1 1、存儲器：、存儲器：是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，用來存放程序和數(shù)據(jù)。是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，用來存放程序和數(shù)據(jù)。2 2、存儲元：、存儲元：存儲器的最小組成單位，用以存儲存儲器的最小組成單位，用以存儲1 1位二進(jìn)制代碼。位二進(jìn)制代

6、碼。3 3、存儲單元：、存儲單元：是是CPUCPU訪問存儲器基本單位，由若干個(gè)具有相同訪問存儲器基本單位，由若干個(gè)具有相同操作屬性的存儲元組成。操作屬性的存儲元組成。4 4、單元地址：、單元地址：在存儲器中用以表識存儲單元的唯一編號，在存儲器中用以表識存儲單元的唯一編號，CPUCPU通過該編號訪問相應(yīng)的存儲單元。通過該編號訪問相應(yīng)的存儲單元。5 5、字存儲單元、字存儲單元：存放一個(gè)字的存儲單元，相應(yīng)的單元地址叫字：存放一個(gè)字的存儲單元，相應(yīng)的單元地址叫字地址。地址。6 6、字節(jié)存儲單元：、字節(jié)存儲單元：存放一個(gè)字節(jié)的存儲單元，相應(yīng)的單元地址存放一個(gè)字節(jié)的存儲單元，相應(yīng)的單元地址叫字節(jié)地址叫字節(jié)

7、地址7 7、按字尋址計(jì)算機(jī)：、按字尋址計(jì)算機(jī)：可編址的最小單位是字存儲單元的計(jì)算機(jī)。可編址的最小單位是字存儲單元的計(jì)算機(jī)。8 8、按字節(jié)尋址計(jì)算機(jī)、按字節(jié)尋址計(jì)算機(jī)：可編址的最小單位是字節(jié)的計(jì)算機(jī)。：可編址的最小單位是字節(jié)的計(jì)算機(jī)。9 9、存儲體：、存儲體：存儲單元的集合，是存放二進(jìn)制信息的地方存儲單元的集合，是存放二進(jìn)制信息的地方幾個(gè)基本概念幾個(gè)基本概念計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理7存儲器各個(gè)概念之間的關(guān)系存儲器各個(gè)概念之間的關(guān)系單元地址單元地址00000001.XXXX存儲單元存儲單元存儲元存儲元存儲容量存儲容量存儲體存儲體計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理8存儲器分類存儲器分類1. 1. 按存

8、儲介質(zhì)分按存儲介質(zhì)分 半導(dǎo)體存儲器半導(dǎo)體存儲器：用半導(dǎo)體器件組成的存儲器。：用半導(dǎo)體器件組成的存儲器。磁表面存儲器：磁表面存儲器：用磁性材料做成的存儲器。用磁性材料做成的存儲器。2. 2. 按存儲方式分按存儲方式分 隨機(jī)存儲器隨機(jī)存儲器：任何存儲單元的內(nèi)容都能被隨機(jī)存取，且存?。喝魏未鎯卧膬?nèi)容都能被隨機(jī)存取，且存取 時(shí)間和存儲單元的物理位置無關(guān)。時(shí)間和存儲單元的物理位置無關(guān)。 順序存儲器：順序存儲器：只能按某種順序來存取，存取時(shí)間和存儲單元只能按某種順序來存取，存取時(shí)間和存儲單元 的物理位置有關(guān)。的物理位置有關(guān)。計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理93. 3. 按存儲器的讀寫功能分按存儲器的讀寫功

9、能分 只讀存儲器只讀存儲器(ROM)：存儲的內(nèi)容是固定不變的，只能讀出而：存儲的內(nèi)容是固定不變的，只能讀出而 不能寫入的半導(dǎo)體存儲器。不能寫入的半導(dǎo)體存儲器。隨機(jī)讀寫存儲器隨機(jī)讀寫存儲器(RAM)：既能讀出又能寫入的半導(dǎo)體存儲器。：既能讀出又能寫入的半導(dǎo)體存儲器。 4. 4. 按信息的可保存性分按信息的可保存性分 非永久記憶的存儲器非永久記憶的存儲器：斷電后信息即消失的存儲器。：斷電后信息即消失的存儲器。永久記憶性存儲器：永久記憶性存儲器：斷電后仍能保存信息的存儲器。斷電后仍能保存信息的存儲器。5. 5. 按在計(jì)算機(jī)系統(tǒng)中的作用分按在計(jì)算機(jī)系統(tǒng)中的作用分 根據(jù)存儲器在計(jì)算機(jī)系統(tǒng)中所起的作用，可

10、分為根據(jù)存儲器在計(jì)算機(jī)系統(tǒng)中所起的作用，可分為: 主存儲器主存儲器、輔助存儲器輔助存儲器、高速緩沖存儲器高速緩沖存儲器、 控制存儲器控制存儲器等。等。計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理10 半半導(dǎo)導(dǎo)體體存存儲儲器器 只讀只讀 存儲器存儲器 ROMROM 隨機(jī)讀寫隨機(jī)讀寫存儲器存儲器RAMRAM 掩膜掩膜 ROMROM 可編程可編程 ROM ROM （PROMPROM ） 可擦除可擦除 ROM ROM （EPPROMEPPROM ） 電擦除電擦除 ROM ROM （E E2 2PROMPROM ） 靜態(tài)靜態(tài) RAM RAM （SRAMSRAM ） 動態(tài)動態(tài) RAM RAM （DRAMDRAM ） 半導(dǎo)

11、體存儲器半導(dǎo)體存儲器計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理11存儲器層次結(jié)構(gòu)存儲器層次結(jié)構(gòu) 容量大，速度快，成本低。容量大，速度快，成本低。 為解決三者之間的矛盾，目前通常采用為解決三者之間的矛盾，目前通常采用多級存儲器體系結(jié)構(gòu)多級存儲器體系結(jié)構(gòu)， 即使用即使用高速緩沖存儲器、主存儲器和外存儲器高速緩沖存儲器、主存儲器和外存儲器。 對存儲器的要求是：對存儲器的要求是：寄存器寄存器Cache主存儲器主存儲器輔助存儲器輔助存儲器計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理12 名稱名稱 高速緩沖高速緩沖 存儲器存儲器 主存儲器主存儲器 外存儲器外存儲器 簡稱簡稱 Cache 主存主存 外存外存用途用途高速存取指令和數(shù)據(jù)高速

12、存取指令和數(shù)據(jù) 存放計(jì)算機(jī)運(yùn)行期間的存放計(jì)算機(jī)運(yùn)行期間的大量程序和數(shù)據(jù)大量程序和數(shù)據(jù) 存放系統(tǒng)程序和大型數(shù)據(jù)存放系統(tǒng)程序和大型數(shù)據(jù)文件及數(shù)據(jù)庫文件及數(shù)據(jù)庫特點(diǎn)特點(diǎn) 存取速度快，但存存取速度快，但存儲容量小儲容量小存取速度較快，存取速度較快， 存存儲容量不大儲容量不大存儲容量大，存儲容量大， 位成位成本低本低存儲器的用途和特點(diǎn)存儲器的用途和特點(diǎn)計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理13主存儲器的技術(shù)指標(biāo)主存儲器的技術(shù)指標(biāo) 存儲容量；存取時(shí)間存儲容量；存取時(shí)間(存儲器訪問時(shí)間）、存儲周期存儲器訪問時(shí)間）、存儲周期和存儲器帶寬；可靠性；功耗及集成度。和存儲器帶寬；可靠性；功耗及集成度。 指指 標(biāo)標(biāo)存儲容量存儲

13、容量存取時(shí)間存取時(shí)間存儲周期存儲周期存儲器帶寬存儲器帶寬含義含義在一個(gè)存儲器中可以容納在一個(gè)存儲器中可以容納的存儲單元總數(shù)的存儲單元總數(shù)啟動到完成一次存儲器操作啟動到完成一次存儲器操作所經(jīng)歷的時(shí)間所經(jīng)歷的時(shí)間連續(xù)啟動兩次操作所需間連續(xù)啟動兩次操作所需間隔的最小時(shí)間隔的最小時(shí)間單位時(shí)間里存儲器所存取單位時(shí)間里存儲器所存取的信息量的信息量 表表 現(xiàn)現(xiàn)存儲空間的大存儲空間的大小小 主存的速度主存的速度 主存的速度主存的速度數(shù)據(jù)傳輸速率數(shù)據(jù)傳輸速率技術(shù)指標(biāo)技術(shù)指標(biāo) 單單 位位字?jǐn)?shù)，字?jǐn)?shù)， 字節(jié)數(shù)字節(jié)數(shù)位位/秒，秒， 字節(jié)字節(jié)/秒秒計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理14 可靠性可靠性 主存儲器的可靠性通常用平

14、均無故障時(shí)間主存儲器的可靠性通常用平均無故障時(shí)間 MTBFMTBF (Mean Time Between Failures) (Mean Time Between Failures)來表征。來表征。MTBFMTBF指連指連 續(xù)兩次故障之間的平均時(shí)間間隔。顯然，續(xù)兩次故障之間的平均時(shí)間間隔。顯然，MTBFMTBF越長越長 ，意味著主存的可靠性越高，意味著主存的可靠性越高， 功耗功耗 作為目前的主存儲器的主體的半導(dǎo)體存儲器的功耗包作為目前的主存儲器的主體的半導(dǎo)體存儲器的功耗包 括括“維持功耗維持功耗”和和“操作功耗操作功耗”，應(yīng)在保證速度的前，應(yīng)在保證速度的前提下提下 盡可能地減小功耗，特別是要減

15、小盡可能地減小功耗，特別是要減小“維持功耗維持功耗”。 集成度集成度 所謂集成度是指在一片數(shù)平方毫米的芯片上能集成所謂集成度是指在一片數(shù)平方毫米的芯片上能集成 多少個(gè)存儲單元，每個(gè)存儲單元存儲一個(gè)二進(jìn)制位，多少個(gè)存儲單元，每個(gè)存儲單元存儲一個(gè)二進(jìn)制位， 所以集成度常表示為所以集成度常表示為位位/ /片片。 計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理15SRAMSRAM存儲器存儲器DRAMDRAM存儲器存儲器主存儲器組成實(shí)例主存儲器組成實(shí)例高性能的主存儲器高性能的主存儲器計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理16SRAMSRAM存儲器存儲器1.1.基本存儲元基本存儲元 基本存儲元是組成存儲器的基礎(chǔ)和核心基本存儲元是組成

16、存儲器的基礎(chǔ)和核心,它用來存儲一位二進(jìn)它用來存儲一位二進(jìn)制信息制信息0或或1。六管基本存六管基本存儲單元電路儲單元電路X X地地址址譯譯碼碼線線Y Y地地址址譯譯碼碼線線T6T5VCC(+5V )BABT1T2T3T4T7T8D DD D寫入讀出計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理1716161 bit SRAM1 bit SRAM計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理181K bit SRAM1K bit SRAM計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理192.SRAM2.SRAM存儲器的組成存儲器的組成 一個(gè)一個(gè)SRAM存儲器由存儲器由存儲體存儲體、讀寫電路讀寫電路、地址譯碼地址譯碼電路和電路和控制電路控制電路等組成。

17、等組成。計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理20 一個(gè)基本存儲電路只能存儲一個(gè)二進(jìn)制位。一個(gè)基本存儲電路只能存儲一個(gè)二進(jìn)制位。 將基本的存儲電路有規(guī)則地組織起來，就是存儲體。將基本的存儲電路有規(guī)則地組織起來，就是存儲體。 存儲體又有不同的組織形式：存儲體又有不同的組織形式： 將各個(gè)字的將各個(gè)字的同一位同一位組織在一個(gè)芯片中；組織在一個(gè)芯片中； 將各個(gè)字的將各個(gè)字的4 4位位組織在一個(gè)芯片中，組織在一個(gè)芯片中， 如：如：2114 1K2114 1K4 4； 將各個(gè)字的將各個(gè)字的8 8位位組織在一個(gè)芯片中，組織在一個(gè)芯片中， 如：如：6116 2K6116 2K8 8； 如圖所示：如圖所示： 存儲體將存儲

18、體將40964096個(gè)字的同一位組織在一個(gè)集成片中；個(gè)字的同一位組織在一個(gè)集成片中； 需需1616個(gè)片子組成個(gè)片子組成409640961616的存儲器；的存儲器； 40964096通常排列成矩陣形式，如通常排列成矩陣形式，如 64646464，由行選、列選線選，由行選、列選線選中所需的單元。中所需的單元。(1) 存儲體存儲體計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理21(2) 地址譯碼器地址譯碼器 單譯碼方式單譯碼方式適用于小容量存儲器中，只有一個(gè)譯碼器。適用于小容量存儲器中，只有一個(gè)譯碼器。計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理22 雙譯碼方式雙譯碼方式地址譯碼器分成兩個(gè)，可地址譯碼器分成兩個(gè)，可有效減少有效減少選

19、擇線的數(shù)目。選擇線的數(shù)目。x1x64計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理23(3) 驅(qū)動器驅(qū)動器 雙譯碼結(jié)構(gòu)中，在譯碼器輸出后加驅(qū)動器，驅(qū)動掛在各條雙譯碼結(jié)構(gòu)中，在譯碼器輸出后加驅(qū)動器，驅(qū)動掛在各條X方向選擇線上的所有存儲元電路。方向選擇線上的所有存儲元電路。(4) I/O電路電路 處于數(shù)據(jù)總線和被選用的單元之間，處于數(shù)據(jù)總線和被選用的單元之間， 控制被選中的單元讀控制被選中的單元讀出或?qū)懭?，放大信息。出或?qū)懭?，放大信息?(5) 片選片選 在地址選擇時(shí)，首先要選片在地址選擇時(shí)，首先要選片,只有當(dāng)片選信號有效時(shí)，此片只有當(dāng)片選信號有效時(shí)，此片所連的地址線才有效。所連的地址線才有效。(6) 輸出驅(qū)動電路

20、輸出驅(qū)動電路 為了擴(kuò)展存儲器的容量，常需要將幾個(gè)芯片的數(shù)據(jù)線并聯(lián)為了擴(kuò)展存儲器的容量，常需要將幾個(gè)芯片的數(shù)據(jù)線并聯(lián)使用；另外存儲器的讀出數(shù)據(jù)或?qū)懭霐?shù)據(jù)都放在雙向的數(shù)據(jù)使用；另外存儲器的讀出數(shù)據(jù)或?qū)懭霐?shù)據(jù)都放在雙向的數(shù)據(jù)總線上。這就用到三態(tài)輸出緩沖器。總線上。這就用到三態(tài)輸出緩沖器。計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理243.SRAM3.SRAM存儲器芯片實(shí)例存儲器芯片實(shí)例Intel 211410244 的存儲器：的存儲器： 4096 個(gè)基本存儲單元，排成個(gè)基本存儲單元，排成 6464 (64164) 的矩陣；的矩陣； 需需 10 根地址線尋址；根地址線尋址； X 譯碼器輸出譯碼器輸出 64 根選擇線，

21、分別選擇根選擇線，分別選擇 1-64 行；行； Y 譯碼器輸出譯碼器輸出 16 根選擇線，分別選擇根選擇線，分別選擇 1-16 列控制各列的位列控制各列的位 線控制門。線控制門。計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理25Intel 21141K4 SRAMSRAM(64 16 4)計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理264.4.存儲器的讀、寫周期存儲器的讀、寫周期 在與在與CPU連接時(shí)連接時(shí), CPU的控制信號與存儲器的讀、寫周期之的控制信號與存儲器的讀、寫周期之間的配合問題是非常重要的。間的配合問題是非常重要的。讀周期讀周期: 讀周期與讀出時(shí)間是兩個(gè)不同的概念。讀周期與讀出時(shí)間是兩個(gè)不同的概念。 讀出時(shí)間讀出

22、時(shí)間從給出有效地址到外部數(shù)據(jù)總線上穩(wěn)定地出現(xiàn)所從給出有效地址到外部數(shù)據(jù)總線上穩(wěn)定地出現(xiàn)所 讀出的數(shù)據(jù)信息所經(jīng)歷的時(shí)間。讀出的數(shù)據(jù)信息所經(jīng)歷的時(shí)間。 讀周期時(shí)間讀周期時(shí)間則是存儲器進(jìn)行則是存儲器進(jìn)行兩次連續(xù)讀兩次連續(xù)讀操作時(shí)所必須間隔操作時(shí)所必須間隔 的時(shí)間，它總是大于或等于讀出時(shí)間。的時(shí)間，它總是大于或等于讀出時(shí)間。計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理27SRAMSRAM存儲器時(shí)序存儲器時(shí)序tRCtRC 讀周期讀周期 tA 讀出周期讀出周期 tCO 片選到數(shù)據(jù)輸出延遲片選到數(shù)據(jù)輸出延遲tCX 片選到輸出有效片選到輸出有效 tOTD 從斷開片選到輸出變?yōu)槿龖B(tài)從斷開片選到輸出變?yōu)槿龖B(tài)tOHA 地址改變后的

23、維持時(shí)間地址改變后的維持時(shí)間地址有效地址有效CSCS有效有效數(shù)據(jù)輸出數(shù)據(jù)輸出CSCS復(fù)位復(fù)位地址撤銷地址撤銷靜態(tài)存儲器的靜態(tài)存儲器的讀周期讀周期計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理28靜態(tài)存儲器的讀靜態(tài)存儲器的讀寫周期寫周期 tWCADD tAWWE tOTWCSDout tDS tDHDin寫周期：寫周期：地址有效地址有效CSCS有效有效數(shù)據(jù)有效數(shù)據(jù)有效CSCS復(fù)位（數(shù)據(jù)輸入）復(fù)位（數(shù)據(jù)輸入）地址撤銷地址撤銷計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理29常用典型的SRAM芯片有6116、6264、62256等。 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND VCC A8 A9 WE O

24、E A10 CS D7 D6 D5 D4 D3 1 24 2 23 3 22 4 21 5 20 6 19 7 18 8 17 9 16 10 15 11 14 12 13 SRAM芯片實(shí)例芯片實(shí)例SRAM 6116 (2K 8)輸入輸入I/O工作方式工作方式CEWEOEDIDOHXXXHigh-Z非選擇非選擇LHLHigh-ZDO讀讀LLHDIHigh-Z寫寫LLLDIHigh-Z寫寫LHHXHigh-Z選擇選擇計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理30 DRAM DRAM存儲器存儲器1.1.單管動態(tài)存儲元單管動態(tài)存儲元 數(shù)據(jù)線數(shù)據(jù)線 行行( (字字) )選擇選擇CCDT110T1計(jì)算機(jī)組成原理計(jì)算機(jī)

25、組成原理31單管單管DRAM的存儲矩陣的存儲矩陣計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理32讀操作讀操作 行選擇線為高電平，使存儲電路中的行選擇線為高電平，使存儲電路中的T T1 1管導(dǎo)通，于是，使連在管導(dǎo)通，于是，使連在每一列上的刷新放大器讀取每一列上的刷新放大器讀取電容電容C C上的電壓值。刷新放大器的靈上的電壓值。刷新放大器的靈敏度很高，放大倍數(shù)很大，并且能將從電容上讀得的電壓值折合敏度很高，放大倍數(shù)很大，并且能將從電容上讀得的電壓值折合為邏輯為邏輯“0 0”或者邏輯或者邏輯“1 1”。 列地址（較高位地址）產(chǎn)生列選擇信號，有了列選擇信號，所列地址（較高位地址）產(chǎn)生列選擇信號，有了列選擇信號，所選中

26、行上的基本存儲電路才受到驅(qū)動，從而可以輸出信息。選中行上的基本存儲電路才受到驅(qū)動，從而可以輸出信息。 在讀出過程中，選中行上的所有基本存儲電路中的電容都受到在讀出過程中，選中行上的所有基本存儲電路中的電容都受到打擾，因此為打擾，因此為破壞性讀出破壞性讀出。為了在讀出之后，仍能保存所容納的。為了在讀出之后，仍能保存所容納的信息，刷新放大器對這些電容上的電壓值讀取之后又立即進(jìn)行重信息，刷新放大器對這些電容上的電壓值讀取之后又立即進(jìn)行重寫。寫。計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理33寫操作寫操作 行選擇線為行選擇線為“1 1”；T T1 1管處于可導(dǎo)通的狀態(tài)，如果列選擇信管處于可導(dǎo)通的狀態(tài)，如果列選擇信號也

27、為號也為“1 1”則此基本存儲電路被選中，于是由數(shù)據(jù)輸入輸則此基本存儲電路被選中，于是由數(shù)據(jù)輸入輸出線送來的信息通過刷新放大器和出線送來的信息通過刷新放大器和T T1 1管送到電容管送到電容C C。 刷新刷新 雖然進(jìn)行一次讀寫操作實(shí)際上也進(jìn)行了刷新，但是，由雖然進(jìn)行一次讀寫操作實(shí)際上也進(jìn)行了刷新，但是，由于讀寫操作本身是隨機(jī)的，所以，并不能保證所有的于讀寫操作本身是隨機(jī)的，所以，并不能保證所有的RAMRAM單單元都在元都在2ms2ms中可以通過正常的讀寫操作來刷新，由此，專門中可以通過正常的讀寫操作來刷新，由此，專門安排了存儲器刷新周期完成對安排了存儲器刷新周期完成對動態(tài)動態(tài)RAMRAM的刷新

28、的刷新。計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理34 集成度高，功耗低集成度高，功耗低 具有易失性，必須刷新。具有易失性，必須刷新。 破壞性讀出，必須讀后重寫破壞性讀出，必須讀后重寫 讀后重寫，刷新均經(jīng)由刷新放大器進(jìn)行。讀后重寫，刷新均經(jīng)由刷新放大器進(jìn)行。 刷新時(shí)只提供行地址，由各列所擁有的刷新放大器，刷新時(shí)只提供行地址，由各列所擁有的刷新放大器， 對選中行全部存儲細(xì)胞實(shí)施同時(shí)集體讀后重寫對選中行全部存儲細(xì)胞實(shí)施同時(shí)集體讀后重寫( (再生再生) )。DRAMDRAM的電氣特征：的電氣特征：計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理35內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu)Intel2164(64K1)2.DRAM2.DRAM存儲芯片實(shí)例存儲

29、芯片實(shí)例計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理36 NC DIN WE RAS A0 A2 A1 GND VCC CAS DOUT A6 A3 A4 A5 A7 1 16 2 15 3 14 4 13 5 12 6 11 7 10 8 9 Intel 2164(64K1)引腳 A0A7：地址輸入線：地址輸入線RAS：行地址選通信號線，兼：行地址選通信號線，兼起片選信號作用（整個(gè)讀寫周起片選信號作用（整個(gè)讀寫周期，期，RAS一直處于有效狀態(tài)）一直處于有效狀態(tài)）CAS：列地址選通信號線：列地址選通信號線WE：讀寫控制信號：讀寫控制信號 0-寫寫 1-讀讀Din：數(shù)據(jù)輸入線：數(shù)據(jù)輸入線Dout：數(shù)據(jù)輸出線：數(shù)

30、據(jù)輸出線計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理37DRAMDRAM時(shí)序時(shí)序讀周期讀周期：行地址有效行地址有效行地址選通行地址選通列地址有效列地址有效列地址選通列地址選通數(shù)據(jù)輸出數(shù)據(jù)輸出行選通、列選通及地址撤銷行選通、列選通及地址撤銷ADD(a) 讀周期tCASDout行地址行地址列地址列地址數(shù) 據(jù)數(shù) 據(jù)WECASRAS計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理38DRAMDRAM時(shí)序時(shí)序?qū)懼芷冢簩懼芷冢盒械刂酚行械刂酚行械刂愤x通行地址選通列地址、數(shù)據(jù)有效列地址、數(shù)據(jù)有效列地址選列地址選通通數(shù)據(jù)輸入數(shù)據(jù)輸入行選通、列選通及地址撤銷行選通、列選通及地址撤銷address( (b b) )寫寫周周期期tRAStCYC行

31、行地地址址列列地地址址數(shù) 據(jù)DinWECASRAS計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理393.DRAM3.DRAM的刷新的刷新(1) DRAM(1) DRAM的刷新的刷新 不管是哪一種動態(tài)不管是哪一種動態(tài)RAMRAM，都是利用電容存儲電荷的原理來保存，都是利用電容存儲電荷的原理來保存信息的，由于電容會逐漸放電，所以，對動態(tài)信息的，由于電容會逐漸放電，所以，對動態(tài)RAMRAM必須不斷進(jìn)行必須不斷進(jìn)行讀出和再寫入，以使泄放的電荷受到補(bǔ)充，也就是進(jìn)行刷新。讀出和再寫入，以使泄放的電荷受到補(bǔ)充，也就是進(jìn)行刷新。 動態(tài)動態(tài)MOS存儲器采用存儲器采用“讀出讀出”方式進(jìn)行刷新方式進(jìn)行刷新, 先將原存信息先將原存信息

32、讀出，再由刷新放大器形成原信息并重新寫入。讀出，再由刷新放大器形成原信息并重新寫入。(2) (2) 刷新周期刷新周期 從上一次對整個(gè)存儲器刷新結(jié)束到下一次對整個(gè)存儲器全從上一次對整個(gè)存儲器刷新結(jié)束到下一次對整個(gè)存儲器全部刷新一遍為止，這一段時(shí)間間隔叫刷新周期。部刷新一遍為止，這一段時(shí)間間隔叫刷新周期。一般為一般為2ms, 4ms, 8ms。(3) (3) 刷新方式刷新方式常用的刷新方式有三種常用的刷新方式有三種: 集中式、分散式、異步式。集中式、分散式、異步式。計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理40 在整個(gè)刷新間隔內(nèi)，前一段時(shí)間重復(fù)進(jìn)行讀在整個(gè)刷新間隔內(nèi)，前一段時(shí)間重復(fù)進(jìn)行讀/寫周期或維持寫周期或維

33、持周期，等到需要進(jìn)行刷新操作時(shí)，便暫停讀周期，等到需要進(jìn)行刷新操作時(shí)，便暫停讀/寫或維持周期，而寫或維持周期，而逐行刷新整個(gè)存儲器，它適用于高速存儲器。逐行刷新整個(gè)存儲器，它適用于高速存儲器。tCtCtCtCtCtCtC 集中式刷新集中式刷新計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理41例如：對例如：對128 128矩陣存儲器刷新。矩陣存儲器刷新。刷新時(shí)間相當(dāng)于刷新時(shí)間相當(dāng)于128個(gè)讀周期；個(gè)讀周期； 設(shè)刷新周期為設(shè)刷新周期為2ms，讀，讀/寫周期為寫周期為0.5 s，則，則 刷新周期有刷新周期有4000個(gè)個(gè)周期，其中周期，其中 3782個(gè)周期（個(gè)周期（1936 s）用來讀）用來讀/寫或維持信息；寫或維持信

34、息； 128個(gè)周期（個(gè)周期（64 s）用來刷新操作；）用來刷新操作； 當(dāng)當(dāng)3781個(gè)周期結(jié)束，便開始進(jìn)行個(gè)周期結(jié)束，便開始進(jìn)行128個(gè)周期，個(gè)周期，64 s的刷新操作。的刷新操作。集中式刷新適用于高速存儲器。集中式刷新適用于高速存儲器。存在不能進(jìn)行讀寫操作的死區(qū)時(shí)間存在不能進(jìn)行讀寫操作的死區(qū)時(shí)間.計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理42 把一個(gè)存儲周期把一個(gè)存儲周期tc分為兩半，周期前半段時(shí)間分為兩半，周期前半段時(shí)間tm用來讀用來讀/寫操作寫操作或維持信息，周期后半段時(shí)間或維持信息，周期后半段時(shí)間tr作為刷新操作時(shí)間。這樣，每經(jīng)作為刷新操作時(shí)間。這樣，每經(jīng)過過128個(gè)系統(tǒng)周期時(shí)間，整個(gè)存儲器便全部刷新

35、一遍。個(gè)系統(tǒng)周期時(shí)間，整個(gè)存儲器便全部刷新一遍。 分散式刷新分散式刷新分散式刷新系統(tǒng)速度降低，但不存在停止讀寫操作的死時(shí)間。分散式刷新系統(tǒng)速度降低，但不存在停止讀寫操作的死時(shí)間。W/RW/R REFREF W/RW/R REFREFW/RW/R REFREF計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理43 異步式刷新異步式刷新是前兩種方式的結(jié)合。是前兩種方式的結(jié)合。例如例如：對：對2116來說，在來說，在2ms中內(nèi)把中內(nèi)把128行刷新一遍。行刷新一遍。 2000 s 128 15.5 s 即：每即：每15.5 s 刷新一行。刷新一行。 計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理44 在這種刷新操作中，基本上只用在這種刷新操

36、作中，基本上只用RASRAS信號來控制刷新，信號來控制刷新，CASCAS信信號不動作。為了確保在一定范圍內(nèi)對所有行都刷新，號不動作。為了確保在一定范圍內(nèi)對所有行都刷新，使用一種使用一種外部計(jì)數(shù)器。外部計(jì)數(shù)器。 2)CAS2)CAS在在RASRAS之前的刷新之前的刷新 這種方式是在這種方式是在RASRAS之前使之前使CASCAS有效，有效，啟動內(nèi)部刷新計(jì)數(shù)器啟動內(nèi)部刷新計(jì)數(shù)器，產(chǎn)，產(chǎn)生需要刷新的行地址，而忽略外部地址線上的信號。目前生需要刷新的行地址，而忽略外部地址線上的信號。目前256K256K位以上的位以上的DRAMDRAM片子通常都具有這種功能。片子通常都具有這種功能。(4) 刷新操作種類

37、刷新操作種類1)1)只用只用RASRAS信號的刷新信號的刷新計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理45例例: 說明說明1M1位位DRAM片子的刷新方法，刷新周期定為片子的刷新方法，刷新周期定為8ms。 1M位的存儲單元排列成位的存儲單元排列成 512 2048的矩陣；的矩陣； 如果選擇一個(gè)行地址進(jìn)行刷新，如果選擇一個(gè)行地址進(jìn)行刷新， 刷新地址為刷新地址為A0A8（29），）， 因此這一行上的因此這一行上的2048個(gè)存儲元同時(shí)進(jìn)行刷新；個(gè)存儲元同時(shí)進(jìn)行刷新； 在在8ms內(nèi)進(jìn)行內(nèi)進(jìn)行512個(gè)周期的刷新；個(gè)周期的刷新； 刷新方式可采用：刷新方式可采用： 在在8ms中進(jìn)行中進(jìn)行512次刷新操作的集中刷新方式；次

38、刷新操作的集中刷新方式； 按按8ms51215.5 s刷新一次的異步刷新方式。刷新一次的異步刷新方式。計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理46tCtCtCtCtCtCtC計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理474.4.存儲器控制電路存儲器控制電路DRAMDRAM存儲器的刷新需要有硬件電路的支持，包括：存儲器的刷新需要有硬件電路的支持，包括： 刷新計(jì)數(shù)器、刷新計(jì)數(shù)器、 刷新刷新/ /訪存裁決、訪存裁決、 刷新控制邏輯刷新控制邏輯等。等。 這些控制線路形成這些控制線路形成DRAMDRAM控制器?？刂破?。 DRAMDRAM控制器是控制器是CPUCPU和和DRAMDRAM的接口電路，它將的接口電路，它將CPUCPU的

39、的 信號變換成適合信號變換成適合DRAMDRAM片子的信號。片子的信號。計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理48DRAMDRAM控制器控制器RASCASWE讀讀/寫寫地址總線地址總線地址地址計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理49(2)(2)刷新定時(shí)器：刷新定時(shí)器： 定時(shí)電路用來提供刷新請求。定時(shí)電路用來提供刷新請求。(3)(3)刷新地址計(jì)數(shù)器刷新地址計(jì)數(shù)器：只用：只用RASRAS信號的刷新操作，需要提供刷新地址計(jì)數(shù)器。信號的刷新操作，需要提供刷新地址計(jì)數(shù)器。 對于對于1M1M位的片子，需位的片子，需512512個(gè)地址，故刷新計(jì)數(shù)器個(gè)地址，故刷新計(jì)數(shù)器9 9位。位。(4)(4)仲裁電路仲裁電路：對同時(shí)產(chǎn)生的來

40、自：對同時(shí)產(chǎn)生的來自CPUCPU的訪問存儲器的請求和來自刷新定時(shí)的訪問存儲器的請求和來自刷新定時(shí) 器的刷新請求的優(yōu)先權(quán)進(jìn)行裁定。器的刷新請求的優(yōu)先權(quán)進(jìn)行裁定。(5)(5)定時(shí)發(fā)生器定時(shí)發(fā)生器：提供行地址選通信號：提供行地址選通信號RASRAS、列地址選通信號、列地址選通信號CASCAS和寫信號和寫信號WE. WE. (1) 地址多路開關(guān)地址多路開關(guān) 讀寫操作時(shí)向讀寫操作時(shí)向DRAM片子分時(shí)送出行地址和列地址；片子分時(shí)送出行地址和列地址； 刷新時(shí)需要提供刷新地址。刷新時(shí)需要提供刷新地址。計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理50高性能的主存儲器高性能的主存儲器 EDRAM EDRAM又稱增強(qiáng)型又稱增強(qiáng)型D

41、RAM(Enhanced DRAM),DRAM(Enhanced DRAM),它在它在DRAM DRAM 芯片上集成了一個(gè)芯片上集成了一個(gè)SRAMSRAM實(shí)現(xiàn)的小容量高速緩沖存儲器，實(shí)現(xiàn)的小容量高速緩沖存儲器，從而使從而使DRAMDRAM芯片的性能得到顯著改進(jìn)。芯片的性能得到顯著改進(jìn)。1.EDRAM1.EDRAM芯片芯片(1) 工作過程；工作過程；(2) 猝發(fā)式讀??；猝發(fā)式讀取；(3) EDRAM結(jié)構(gòu)的兩個(gè)優(yōu)點(diǎn)結(jié)構(gòu)的兩個(gè)優(yōu)點(diǎn): 在在SRAM讀出期間可同時(shí)對讀出期間可同時(shí)對DRAM刷新；刷新； 輸入、輸出途徑是分開的，可在寫操作完成的同時(shí)啟動輸入、輸出途徑是分開的，可在寫操作完成的同時(shí)啟動 同一

42、行的讀操作。同一行的讀操作。計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理51計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理522.EDRAM2.EDRAM內(nèi)存條內(nèi)存條組成組成1M*32位的存儲模塊位的存儲模塊計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理53 8個(gè)芯片共用片選信號個(gè)芯片共用片選信號Sel、行選通信號、行選通信號RAS、刷新、刷新 信號信號Ref和地址輸入信號和地址輸入信號A0A10； 兩片兩片EDRAM芯片的列選信號芯片的列選信號CAS連接在一起，形成連接在一起，形成 一個(gè)一個(gè)1M 8位位(1MB) 的片組；再由的片組；再由4個(gè)片組組成一個(gè)個(gè)片組組成一個(gè) 1M 32位位(4MB) 的存儲模塊；的存儲模塊； 4個(gè)片組的列選信號個(gè)片

43、組的列選信號CAS0CAS3分別與分別與CPU的的4個(gè)子個(gè)子 節(jié)信號節(jié)信號BE0BE3相對應(yīng)，以允許存取相對應(yīng)，以允許存取8位或位或16位的字。位的字。 當(dāng)進(jìn)行當(dāng)進(jìn)行32位存取時(shí)，位存取時(shí)，BE0BE3全部有效，此時(shí)認(rèn)為全部有效，此時(shí)認(rèn)為 A1A0位為位為0（CPU沒有沒有A1A0引腳）。引腳）。由容量為由容量為1M4位的位的EDRAM, 組成組成1M32位的存儲模塊位的存儲模塊計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理54 當(dāng)某模塊被選中，此模塊的當(dāng)某模塊被選中，此模塊的8個(gè)個(gè)EDRAM芯片同時(shí)動作，芯片同時(shí)動作，8個(gè)個(gè)4 位數(shù)據(jù)端口位數(shù)據(jù)端口D3 D0同時(shí)與同時(shí)與32位數(shù)據(jù)總線交換數(shù)據(jù)，完成一位數(shù)據(jù)總線

44、交換數(shù)據(jù)，完成一次次32位字的存取。位字的存取。 20位地址分位地址分11位的行地址和位的行地址和9位的列地址，分別在位的列地址，分別在RAS和和CAS有效時(shí)同時(shí)輸入到有效時(shí)同時(shí)輸入到8個(gè)芯片的地址引腳。個(gè)芯片的地址引腳。 上述存儲模塊本身具有高速成塊存取能力上述存儲模塊本身具有高速成塊存取能力, 這種模塊內(nèi)存儲這種模塊內(nèi)存儲字完全順序排放，以猝發(fā)式存取來完成高速成塊存取的方式，字完全順序排放，以猝發(fā)式存取來完成高速成塊存取的方式，在當(dāng)代微型機(jī)中獲得了廣泛應(yīng)用。在當(dāng)代微型機(jī)中獲得了廣泛應(yīng)用。配置配置4個(gè)上述模塊，組成個(gè)上述模塊，組成16MB存儲器，存儲器，A23A22用作模塊選擇。用作模塊選擇

45、。 將由將由EDRAM芯片組成的模塊做成小電路插件板形式，稱芯片組成的模塊做成小電路插件板形式，稱為內(nèi)存條。為內(nèi)存條。計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理55DRAMDRAM的研制與發(fā)展的研制與發(fā)展增強(qiáng)型增強(qiáng)型DRAMDRAM(EDRAM)(EDRAM)晶體管開關(guān)加速晶體管開關(guān)加速集成小容量集成小容量SRAM cacheSRAM cache擴(kuò)展數(shù)據(jù)輸出擴(kuò)展數(shù)據(jù)輸出DRAM(DRAM(EDO DRAMEDO DRAM) )（Extended Data Out DRAM）數(shù)據(jù)帶寬高數(shù)據(jù)帶寬高計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理56同步同步DRAM(DRAM(SDRAMSDRAM) ) （Synchronous D

46、RAMSynchronous DRAM）讀寫速度比讀寫速度比EDO DRAMEDO DRAM快快SDRAMSDRAM的讀寫操作與處理器的其它操作可以同步進(jìn)行的讀寫操作與處理器的其它操作可以同步進(jìn)行采用成組傳送方式采用成組傳送方式DDRAMDDRAM：雙倍速率：雙倍速率SDRAMSDRAM（ Dual date rate SDRAM Dual date rate SDRAM ）RambusRambus DRAM( DRAM(RDRAMRDRAM) )采用新的接口采用新的接口, ,專用專用RDRAMRDRAM總線總線采用異步成組數(shù)據(jù)傳輸協(xié)議采用異步成組數(shù)據(jù)傳輸協(xié)議集成集成RAMRAM存儲陣列存儲陣

47、列+ +刷新刷新+ +裁決裁決+ +專用專用RAMRAM: video: video計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理57(1) 與與CPU的連接的連接 主要是主要是 地址線、控制線、數(shù)據(jù)線地址線、控制線、數(shù)據(jù)線 的連接。的連接。(2) 多個(gè)芯片連接多個(gè)芯片連接 存儲器容量與實(shí)際存儲器的要求多有不符。存儲器容量與實(shí)際存儲器的要求多有不符。 如前所述存如前所述存儲器芯片有不同的組織形式，如儲器芯片有不同的組織形式，如1024*1、1024*4、4096*8等；等； 實(shí)際使用時(shí)，需進(jìn)行實(shí)際使用時(shí)，需進(jìn)行字和位擴(kuò)展字和位擴(kuò)展(多個(gè)芯片連接），組成多個(gè)芯片連接），組成你所需要的實(shí)際的存儲器，如你所需要的實(shí)際

48、的存儲器，如 1K*8、4K*8 等的存儲器。等的存儲器。存儲器的基本組織計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理58A0A12D0D7位擴(kuò)展法位擴(kuò)展法 只加大字長，而存儲器的字?jǐn)?shù)與存儲器芯片字?jǐn)?shù)一致只加大字長，而存儲器的字?jǐn)?shù)與存儲器芯片字?jǐn)?shù)一致, 對對片子沒有選片要求。片子沒有選片要求。地址線地址線需需 13 根根 數(shù)據(jù)線數(shù)據(jù)線 8 根根 控制線控制線 WR接存儲器的接存儲器的WE 計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理592:416K 816K 816K 816K 8字?jǐn)U展法字?jǐn)U展法用用16K 8位的芯片組成位的芯片組成64K K 8位的存儲器需位的存儲器需4個(gè)芯片個(gè)芯片 地址線地址線 共需共需16根根 片內(nèi)：

49、片內(nèi)：(214 = 16384) 14根，選片：根，選片：2根根 數(shù)據(jù)線數(shù)據(jù)線 8根根 控制線控制線 WE 計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理60最低地址最高地址C000FFFF00,0000,0000,000011,1111,1111,111111114最低地址最高地址8000BFFF00,0000,0000,000011,1111,1111,111110103最低地址最高地址40007FFF00,0000,0000,000011,1111,1111,111101012最低地址最高地址00003FFF00,0000,0000,000011,1111,1111,111100001說明總地址片內(nèi)A13

50、 A12 .A1 A0選片A15 A14地址片號地址空間分配表地址空間分配表計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理61 字位同時(shí)擴(kuò)展法字位同時(shí)擴(kuò)展法計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理62*ramsel0 = A21A20 *MREQramsel1 = A21 *A20*MREQramsel2 = A21* A20 *MREQramsel3 = A21*A20*MREQ例例 有若干片有若干片1M8位的位的SRAM芯片，采用字?jǐn)U展方法構(gòu)成芯片，采用字?jǐn)U展方法構(gòu)成4MB存儲器，問存儲器，問(1) 需要多少片需要多少片RAM芯片？芯片？(2) 該存儲器需要多少地址位？該存儲器需要多少地址位？(3) 畫出該存儲器與畫出

51、該存儲器與CPU連接的結(jié)構(gòu)圖，設(shè)連接的結(jié)構(gòu)圖，設(shè)CPU的接口信號有地址信號、數(shù)的接口信號有地址信號、數(shù)據(jù)信號、控制信號據(jù)信號、控制信號MREQ和和R/W#。(4) 給出地址譯碼器的邏輯表達(dá)式。給出地址譯碼器的邏輯表達(dá)式。解：解：(1) 需要需要4M/1M = 4片片SRAM芯片；芯片；(2) 需要需要22條地址線條地址線(3) 譯碼器的輸出信號邏輯表達(dá)式為：譯碼器的輸出信號邏輯表達(dá)式為： ramsel32-4 譯碼ramsel2ramsel1ramsel0A21A20A21A0A19A0OEMREQR/W#CPUD7D0D7D0D7D0D7D0D7D0WE* A CE1M 8DWE* A CE

52、1M 8DWE* A CE1M 8DWE* A CE1M 8D計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理63例例 設(shè)有若干片設(shè)有若干片256K8位的位的SRAM芯片，問：芯片，問：(1) 采用字?jǐn)U展方法構(gòu)成采用字?jǐn)U展方法構(gòu)成2048KB的存儲器需要多少片的存儲器需要多少片SRAM芯片？芯片？(2) 該存儲器需要多少字節(jié)地址位？該存儲器需要多少字節(jié)地址位？(3) 畫出該存儲器與畫出該存儲器與CPU連接的結(jié)構(gòu)圖，設(shè)連接的結(jié)構(gòu)圖，設(shè)CPU的接口信號有地址信號、的接口信號有地址信號、數(shù)據(jù)信號、控制信號數(shù)據(jù)信號、控制信號MREQ#和和R/W#。解：解：(1) (1) 該存儲器需要該存儲器需要2048K/256K =

53、82048K/256K = 8片片SRAMSRAM芯片；芯片； (2) (2) 需要需要2121條地址線，因?yàn)闂l地址線，因?yàn)? 22121=2048K=2048K，其中高，其中高3 3位用于芯片選擇，低位用于芯片選擇，低1818位作為位作為每個(gè)存儲器芯片的地址輸入。每個(gè)存儲器芯片的地址輸入。(3) (3) 該存儲器與該存儲器與CPUCPU連接的結(jié)構(gòu)圖如下。連接的結(jié)構(gòu)圖如下。 ramsel73-8譯碼ramsel2ramsel1ramsel0A20-18A20-0A17-0OE#MREQ#R/W#CPUD7D0D7D0D7D0D7D0D7D0WE A CE256K8DWE A CE256K8DW

54、E A CE256K8DWE A CE256K8D計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理64例例 設(shè)有若干片設(shè)有若干片256K8位的位的SRAM芯片，問：芯片，問：(1) 如何構(gòu)成如何構(gòu)成2048K32位的存儲器？位的存儲器？(2) 需要多少片需要多少片RAM芯片？芯片？(3) 該存儲器需要多少字節(jié)地址位？該存儲器需要多少字節(jié)地址位？(4) 畫出該存儲器與畫出該存儲器與CPU連接的結(jié)構(gòu)圖，設(shè)連接的結(jié)構(gòu)圖，設(shè)CPU的接口信號有地址的接口信號有地址信號、數(shù)據(jù)信號、控制信號信號、數(shù)據(jù)信號、控制信號MREQ#和和R/W#。解：解：采用字位擴(kuò)展的方法。需要采用字位擴(kuò)展的方法。需要32片片SRAM芯片。芯片。 ra

55、msel73-8 譯碼ramsel2ramsel1ramsel0A22-20A22-2A19-2OE#MREQ#R/W#CPUD31D0D31D0D31D0D31D0D31D0WE A CE256Kx84 片DWE A CE256Kx84 片DWE A CE256Kx84 片DWE A CE256Kx84 片D計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理65只讀存儲器只讀存儲器閃速存儲器閃速存儲器高速存儲器高速存儲器計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理66只讀存儲器只讀存儲器1.ROM1.ROM的分類的分類 缺點(diǎn)缺點(diǎn)不能重寫不能重寫只能一次只能一次性改寫性改寫只讀存儲器只讀存儲器 掩模式掩模式 (ROM)一次編程一次

56、編程(PROM) 多次編程多次編程(EPROM)(EEPRPM)定義定義數(shù)據(jù)在芯片制造過程數(shù)據(jù)在芯片制造過程中就確定中就確定 用戶可自行改變產(chǎn)品用戶可自行改變產(chǎn)品中某些存儲元中某些存儲元 可以用紫外光照可以用紫外光照 射射或電擦除原來的數(shù)據(jù)，或電擦除原來的數(shù)據(jù)，然后再重新寫入新的數(shù)然后再重新寫入新的數(shù)據(jù)據(jù)優(yōu)點(diǎn)優(yōu)點(diǎn) 可靠性和集成度可靠性和集成度高，價(jià)格便宜高，價(jià)格便宜 可以根據(jù)用戶需要可以根據(jù)用戶需要編程編程 可以多次改寫可以多次改寫ROM中的內(nèi)容中的內(nèi)容閃速存儲器閃速存儲器Flash memory計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理67(1) (1) 掩模式掩模式ROMROM 采用掩模工藝制成，其內(nèi)容

57、由廠方生產(chǎn)時(shí)寫入，用戶只采用掩模工藝制成，其內(nèi)容由廠方生產(chǎn)時(shí)寫入，用戶只能讀出使用而不能改寫。能讀出使用而不能改寫。有有MOSMOS管的位管的位表示存表示存1 1，沒有沒有MOSMOS管的位管的位表示存表示存0 0。計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理68(2) (2) 可寫入（可編程）只讀存儲器可寫入（可編程）只讀存儲器PROMPROM例：熔絲燒斷型例：熔絲燒斷型寫寫“0”時(shí)：時(shí)： 燒斷熔絲燒斷熔絲寫寫“1”時(shí)：時(shí)： 保留熔絲保留熔絲行線行線X X位位線線Y YVccVccT TXYXY熔絲熔絲計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理69(3)(3)光擦可編程只讀存儲器光擦可編程只讀存儲器EPROMEPROM

58、基本存儲元電路基本存儲元電路N型P+P+計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理70計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理71EPROMEPROM實(shí)例實(shí)例(128*16*8)計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理72EPROMEPROM實(shí)例實(shí)例 A7 A6 A5 A4 A3 A2 A1 A0 O0 O1 O2 GND VCC A8 A9 VPP OE A10 CE O7 O6 O5 O4 O3 1 24 2 23 3 22 4 21 5 20 6 19 7 18 8 17 9 16 10 15 11 14 12 13 EPROM 2716 2K8引腳 數(shù)據(jù)輸出數(shù)據(jù)輸出讀讀 輸出輸出未選中未選中 高阻高阻 功率下降功率下降 高

59、阻高阻 編程編程 PD/PGM 低低 無關(guān)無關(guān) 高高 由低到高脈沖由低到高脈沖 CS 低低 高高無關(guān)無關(guān) 高高 Vpp +5V +5V +5V+25V Vcc +5V +5V +5V +5V 輸入輸入引腳引腳操作操作工作模式選擇工作模式選擇計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理73(4) (4) 電擦可編程只讀存儲器電擦可編程只讀存儲器EEPROMEEPROM 若若V VG G為正電壓，第一浮空柵極與漏極之間產(chǎn)生隧道效應(yīng)，使電子注入第一為正電壓，第一浮空柵極與漏極之間產(chǎn)生隧道效應(yīng)，使電子注入第一浮空柵極，即編程寫入。浮空柵極，即編程寫入。 若使若使V VG G為負(fù)電壓，強(qiáng)使第一級浮空柵極的電子散失，即擦

60、除。為負(fù)電壓，強(qiáng)使第一級浮空柵極的電子散失，即擦除。 EEPROM EEPROM的編程與擦除電流很小的編程與擦除電流很小, ,可用普通電源供電可用普通電源供電, ,而且擦除可按字節(jié)進(jìn)而且擦除可按字節(jié)進(jìn)行。行。 它的主要它的主要特點(diǎn)是能在特點(diǎn)是能在應(yīng)用系統(tǒng)中應(yīng)用系統(tǒng)中在線改寫，在線改寫，斷電后信息斷電后信息保存，因此保存，因此目前得到廣目前得到廣泛應(yīng)用。泛應(yīng)用。第一級浮空柵第一級浮空柵第二級浮空柵第二級浮空柵計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理74電可擦寫電可擦寫ROMEEPROM及Flash存儲器基片源極- - - - - - -漏極電極導(dǎo)體控制柵極二氧化硅計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理752.2.存儲