第33講：組合電路設(shè)計,加法-編譯器

1、分析分析圖圖設(shè)計設(shè)計 1 式式 2 ( (化簡化簡) ) 3 表表 4 功能功能設(shè)計步驟：設(shè)計步驟： 1 2 3 4 確定確定據(jù)邏輯電路圖據(jù)邏輯電路圖,逐級寫出邏輯表達(dá)式逐級寫出邏輯表達(dá)式化簡化簡列真值表列真值表分析邏輯功能分析邏輯功能(出結(jié)論出結(jié)論)一個雙輸入端、雙輸出一個雙輸入端、雙輸出端的組合邏輯電路如圖端的組合邏輯電路如圖所示，分析該電路的功所示，分析該電路的功能。能。 Z2 Z3 S B A Z1 C & & & & 1 ABABA ABB 2323SZZZZ()()A ABB AB1CZABA BSC00011011邏輯功能：邏輯功能：A ABB ABABABAB解：解：例例40

2、01 01 00 1實現(xiàn)實現(xiàn)1位二進(jìn)制加法位二進(jìn)制加法 A + B C S 和和進(jìn)位進(jìn)位上海交大上海交大1999年年研究生入學(xué)試題研究生入學(xué)試題 (取取Y=“1”( 或或Y=“0”)列邏輯式列邏輯式取取 Y = “1”： 0 0 0 0 C 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1A0，則取其反變量為CBACBACBACBAYCBACBACBACBAYABCCBACBACBAY BCACBACBACBAYCBACBABCACBACBACBAY&CBACBACBA 開工為開工為“1”，不開工為，不開工為“0”； G1和和 G2

3、運行為運行為“1”，不運行為，不運行為“0”。 0 1 1 1 0 0 1 0 1 0 0 0 1 1 0 11 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 0 A B C G1 G2ABCCABCBABCA1 GABCCBACBACBA2 GACBCAB1 G1 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 00 1 1 1 0 0 1 0A B C G1 G2 10001101ABCCBACBACBA2 GACBCAB1 GACBCAB ABCCBACBACBA2 GA BCA BC&G1G2 例例3：設(shè)計一個三人設(shè)

4、計一個三人 (A、B、C )表決電路。每人表決電路。每人有一按鍵，如果贊同，按鍵，表示有一按鍵，如果贊同，按鍵，表示 1 ；如不贊同，不；如不贊同，不按鍵，表示按鍵，表示 0 。表決結(jié)果用指示燈表示，多數(shù)贊同。表決結(jié)果用指示燈表示，多數(shù)贊同,燈亮為燈亮為 1 ，反之燈不亮為，反之燈不亮為 0 。解解: (1) 列邏輯狀態(tài)表列邏輯狀態(tài)表 (2) 寫出邏輯表達(dá)式寫出邏輯表達(dá)式取取 Y = 1 列邏輯式。列邏輯式。 對應(yīng)于對應(yīng)于Y = 1，若輸入變?nèi)糨斎胱兞繛榱繛?1，則取輸入變量本身則取輸入變量本身 ( 如如 A ) ；若輸入變量為若輸入變量為 0 則取其反則取其反變量。變量。CBACBABABC

5、AYC(3) 用用與非與非門構(gòu)成邏輯電路門構(gòu)成邏輯電路在一種組合中，各輸入變量之間是在一種組合中，各輸入變量之間是與與關(guān)系。關(guān)系。各組合之間是各組合之間是或或關(guān)系。關(guān)系。ACAYBCB得：ACBCBAY CABCBA CBACBABABCAC化簡：）（CBACBAC)BACBACBABCA ()(CABCBAY. 20.7 加法器加法器（從設(shè)計角度介紹）（從設(shè)計角度介紹）0 0 0 11+1101010不考慮低位不考慮低位來的進(jìn)位來的進(jìn)位半加器實現(xiàn)半加器實現(xiàn)全加器實現(xiàn)全加器實現(xiàn)除除2至盡，至盡，取余倒列取余倒列ABC A B S C0 0 0 00 1 1 01 0 1 01 1 0 1兩個加

6、數(shù)兩個加數(shù)兩個加數(shù)兩個加數(shù)和和進(jìn)位進(jìn)位BABABASABC .ABSC0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 1 0 0 01 0 1 0 1 1 0 0 1 1 1 1 1兩個本位加數(shù)兩個本位加數(shù)低位來的進(jìn)位低位來的進(jìn)位1iii1iii1iii1iiiiCBACBACBACBAS1iiiCBA1iii1iii1iii1iiiiCBACBACBACBAC1ii1iiiiCACBBA1ii1iiiiiCACBBAC1iiiiCBAS&=11CiSi&1BiAiCi-1SiAiBiCi-1SiCi n 位二進(jìn)制代碼有位二進(jìn)制代碼有 2n 種組合，可以表示種組合，可以表

7、示 2n 個個信息。信息。編碼器編碼器 輸入輸入輸輸 出出Y2 Y1 Y00 0 01 0 0I0I1I2I3I5I6IY2 = I4 + I5 + I6 +I7 = I4 I5 I6 I7.= I4+ I5+ I6+ I7Y1 = I2+I3+I6+I7 = I2 I3 I6 I7. . .= I2 + I3 + I6+ I7Y0 = I1+ I3+ I5+ I7 = I1 I3 I5 I7.= I1 + I3+ I5 + I710000000111I7I6I5I4I3I1I2Y2Y1Y0表示十進(jìn)制數(shù)表示十進(jìn)制數(shù)10個個編碼器編碼器 00011101000011110001101100000

8、00011198983.IIIIY 765476542IIIIIIIIY 763276321IIIIIIIIY 97531975310IIIIIIIIIIY 7I十鍵十鍵84218421碼編碼器的邏輯圖碼編碼器的邏輯圖+5V&Y3&Y2&Y1&Y0I0I1I2I3I4I5I6I7I8I91K 10S001S12S23S34S45S56S67S78S89S9GND 1287654YYIIIII091233CC NYIIIIYU16 15 14 13 12 11 10 91 2 3 4 5 6 7 8 輸輸 入入A B CY0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 0 1 0 0 0 0

9、 0 0 00 0 1 0 1 0 0 0 0 0 00 1 0 0 0 1 0 0 0 0 00 1 1 0 0 0 1 0 0 0 01 0 0 0 0 0 0 1 0 0 01 0 1 0 0 0 0 0 1 0 01 1 0 0 0 0 0 0 0 1 01 1 1 0 0 0 0 0 0 0 1輸輸 出出Y0=A B CY1=A B CY2=A B CY3=A B CY7=A B CY4=A BCY6=A B CY5=A B CCBA111&Y0Y1Y2Y3Y4Y5Y6Y70 1 11 0 010000000AABBCC1、集成二進(jìn)制譯碼器、集成二進(jìn)制譯碼器74LS138 16 15

10、 14 13 12 11 10 974LS138 1 2 3 4 5 6 7 8VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6A0 A1 A2 S2 S3 S1 Y7 GND74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7A0 A1 A2 S2 S3 S1(a) 引 腳 排列 圖(b) 邏輯 功 能 示 意圖74LS138的真值表的真值表(輸 入使 能選 擇輸 出S1 32SSA2 A1 A001234567 YYYYYYYY 1 0 1 01 01 01 01 01 01 01 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 1 1 1

11、 1 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 01 1 1 1 1 1 0 11 1 1 1 1 0 1 11 1 1 1 0 1 1 11 1 1 0 1 1 1 11 1 0 1 1 1 1 11 0 1 1 1 1 1 10 1 1 1 1 1 1 1由真值表由真值表 可得各輸出端的表達(dá)式可得各輸出端的表達(dá)式輸 入使 能選 擇輸 出S1 32SS A2 A1 A001234567 YYYYYYYY 1 0 1 01 01 01 01 01 01 01 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 1 1 1 1 1 11

12、 1 1 1 1 1 1 11 1 1 1 1 1 1 01 1 1 1 1 1 0 11 1 1 1 1 0 1 11 1 1 1 0 1 1 11 1 1 0 1 1 1 11 1 0 1 1 1 1 11 0 1 1 1 1 1 10 1 1 1 1 1 1 11121314151617101 iiiiiiiiiiiiiiiiiiiiiiiiYABCYABCYABCYABCYABCYABCYABCYABC （ ） 除了除了74LS138，還有另一種較常用的，還有另一種較常用的集成譯碼電路集成譯碼電路74LS139，作為例題介紹，作為例題介紹例例1： 74LS139的內(nèi)部電路如圖，試寫出邏

13、輯式和功能表。的內(nèi)部電路如圖，試寫出邏輯式和功能表。解：解： （很簡單自己寫）（很簡單自己寫）010AASY 011AASY 012ASAY 013ASAY 功能分析：控制端功能分析：控制端=1時不工作時不工作;控制端控制端=0時，對輸入的兩位二進(jìn)制數(shù)譯碼時，對輸入的兩位二進(jìn)制數(shù)譯碼 輸輸 入入 輸輸 出出SA0A1Y0110 0 00 0 11 001 101110 Y1Y2Y3111011101110111CT74LS139型譯碼器型譯碼器S = 0時譯碼器工時譯碼器工作作輸出低電平有效輸出低電平有效CT74LS139型譯碼器型譯碼器(a) 外引線排列圖；外引線排列圖；(b) 邏輯圖邏輯圖

14、(a)GND1Y31Y21Y11Y01A11A01S876543212Y22Y32Y12Y02A12A02S+UCC109161514131211CT74LS139(b)11111&Y0&Y1&Y2&Y3SA0A1 例例1 1 試用試用138138譯碼器和門電路實現(xiàn)邏輯函數(shù)：譯碼器和門電路實現(xiàn)邏輯函數(shù)：ACBCABL解：解：將邏輯函數(shù)轉(zhuǎn)換成最小項表達(dá)式，將邏輯函數(shù)轉(zhuǎn)換成最小項表達(dá)式，再轉(zhuǎn)換成與非再轉(zhuǎn)換成與非與非形式。與非形式。17161514131211 iiiiiiiiiiiiiiiiiiiiiCBAYCBAYCBAYCBAYCBAYCBAYCBAY回顧回顧138138各輸出端的表達(dá)式各輸出

15、端的表達(dá)式ACBCABLABCCABCBABCA7653YYYY用一片用一片7413874138加一個與非門就可實現(xiàn)該邏輯函數(shù)。加一個與非門就可實現(xiàn)該邏輯函數(shù)。1G0A74138G2A2B12AGAY1YYY2YYY73Y4560ABC100L&對應(yīng)標(biāo)注輸入變量對應(yīng)標(biāo)注輸入變量例例2 2 用3/8線譯碼器74LS138實現(xiàn)全加器。解解 全加器的函數(shù)表達(dá)式為：1111111iiiiiiiiiiiiiiiiiiiiiiiiiiCBACBACBACBACCBACBACBACBAS將輸入變量Ai、Bi、C i-1分別對應(yīng)地接到譯碼器的輸入端A2、A1、A0，由上述邏輯表達(dá)式及74LS138的真值表可得

16、：17161514131211 iiiiiiiiiiiiiiiiiiiiiCBAYCBAYCBAYCBAYCBAYCBAYCBAY因此得出：74217421YYYYYYYYSi76537653YYYYYYYYCi接線圖：&AiBiCi-1 1SiCiA2 Y0A1 Y1A1 Y2 Y3 Y4S1 Y5S2 Y6S3 Y774LS138 例例3 某組合邏輯電路的真值某組合邏輯電路的真值表如右表所示，試用譯碼器表如右表所示，試用譯碼器和門電路設(shè)計該邏輯電路。和門電路設(shè)計該邏輯電路。解：解：寫出各輸出的最小寫出各輸出的最小項表達(dá)式，再轉(zhuǎn)換成項表達(dá)式，再轉(zhuǎn)換成與非與非與非形式與非形式:ABCCBACB

17、ACBAL74217421YYYYYYYYCABCBABCAF653YYYCABCBACBACBAG6420YYYY 用一片用一片74138加三個與非加三個與非門就可實現(xiàn)該組合邏輯電門就可實現(xiàn)該組合邏輯電路。路?？梢姡米g碼器實現(xiàn)多輸出可見，用譯碼器實現(xiàn)多輸出邏輯函數(shù)時，優(yōu)點更明顯。邏輯函數(shù)時，優(yōu)點更明顯。3121YGYY74138A005Y2AG GY71YY2Y4A6A2BABC100FGL&二二 十十進(jìn)進(jìn)制制代代碼碼gfedcba 由七段發(fā)光二極管構(gòu)成由七段發(fā)光二極管構(gòu)成例：例： 共陰極接法共陰極接法a b c d e f g 0 1 1 0 0 0 01 1 0 1 1 0 1低低電電

18、平平時時發(fā)發(fā)光光高高電電平平時時發(fā)發(fā)光光共陽極接法共陽極接法abcgdefdgfecbagfedcba共陰極接法共陰極接法abcdefgQ3 Q2Q1Q0agfedcb譯譯碼碼器器二二 十十進(jìn)進(jìn)制制代代碼碼100101111117個個4位位gfedcbaQ3 Q2 Q1 Q0a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 00 0 0 1 0 1 1 0 0 0 0 10 0 1 0 1 1 0 1 1 0 1 20 0 1 1 1 1 1 1 0 0 1 30 1 0 0 0 1 1 0 0 1 1 40 1 0 1 1 0 1 1 0 1 1 50 1 1 0 1 0 1 1 1 1 1 60 1 1 1 1 1 1 0 0 0 0 71 0 0 0 1 1 1 1 1 1 1 81 0 0 1 1 1 1 1 0 1 1 9BS204A0A1A2A3CT74LS247CT74LS247+5V來來自自計計數(shù)數(shù)器器七段譯碼器和數(shù)碼管的連接圖七段譯碼器和數(shù)碼管的連接圖5107abcdefgRBI BI LTA11A22LT3BI4RBI5A36A07GND8911101213141516+UCCCT 74LS247CT74LS247型譯碼型譯碼器的外引線排列圖器的外引線排列圖abcdefg試燈滅燈滅零課堂小結(jié)課堂小結(jié)1 1、半加器和全加器的結(jié)構(gòu)、