計(jì)算機(jī)組成題庫(kù)

1、第一章一、選擇題1馮·諾依曼機(jī)工作的基本方式的特點(diǎn)是_。A 多指令流單數(shù)據(jù)流B 按地址訪問并順序執(zhí)行指令C 堆棧操作D 存貯器按內(nèi)容選擇地址2完整的計(jì)算機(jī)應(yīng)包括_。A 運(yùn)算器、存儲(chǔ)器、控制器 ；B 外部設(shè)備和主機(jī) ；C 主機(jī)和實(shí)用程序 ；D 配套的硬件設(shè)備和軟件系統(tǒng) ；3.計(jì)算機(jī)硬件能直接執(zhí)行的只有_。A.符號(hào)語(yǔ)言 B 機(jī)器語(yǔ)言 C 匯編語(yǔ)言 D 機(jī)器語(yǔ)言和匯編語(yǔ)言第三章一、選擇題1系統(tǒng)總線中控制線的功能是_。 A 提供主存、I / O接口設(shè)備的控制信號(hào)和響應(yīng)信號(hào) B 提供數(shù)據(jù)信息 C 提供時(shí)序信號(hào) D 提供主存、I / O接口設(shè)備的響應(yīng)信號(hào) 2.系統(tǒng)總線地址的功能是_。A 選擇主存

2、單元地址；B 選擇進(jìn)行信息傳輸?shù)脑O(shè)備；C 選擇外存地址；D 指定主存和I / O設(shè)備接口電路的地址；3.同步傳輸之所以比異步傳輸具有較高的傳輸頻率是因?yàn)橥絺鬏擾。A 不需要應(yīng)答信號(hào) ；B 總線長(zhǎng)度較短 ；C 用一個(gè)公共時(shí)鐘信號(hào)進(jìn)行同步 ；D 各部件存取時(shí)間較為接近 ；4. 采用串行接口進(jìn)行七位ASC碼傳送，帶有一位奇偶校驗(yàn)位為1位起始位和1位停止位，當(dāng)波特率為9600波特時(shí)，字符傳送速率為_。A.960 B.873 C.1371 D.4805.在32位總線系統(tǒng)中，若時(shí)鐘頻率為500MHZ，傳送一個(gè)32位字需要5個(gè)時(shí)鐘周期，則該總線系統(tǒng)的數(shù)據(jù)傳輸速率為_MB/S。A 200 B400 C 60

3、0 D800二、填空題1.在計(jì)算機(jī)系統(tǒng)中，多個(gè)系統(tǒng)部件之間信息傳送的公共通路稱為A._。就其所傳送信息的性質(zhì)而言，在公共通路上傳送的信息包括數(shù)據(jù)、B._、C._信息。2總線控制主要包括_控制和_控制。第四章1 計(jì)算機(jī)系統(tǒng)中的存貯器系統(tǒng)是指_。A RAM存貯器B ROM存貯器C 主存貯器D cache、主存貯器和外存貯器2.存儲(chǔ)單元是指_。A 存放一個(gè)二進(jìn)制信息位的存貯元 B存放一個(gè)機(jī)器字的所有存貯元集合C 存放一個(gè)字節(jié)的所有存貯元集合 D存放兩個(gè)字節(jié)的所有存貯元集合；3. 某一RAM芯片，其容量為512×8位，包括電源和接地端，該芯片引出線的最小數(shù)目應(yīng)是_。A 23 B 25 C 5

4、0 D 194. 某SRAM芯片，存儲(chǔ)容量為64K×16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為_。A 64，16 B 16，64 C 64，8 D 16，16 。5.某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為4MB，若按半字編址，它的尋址范圍是_。 A 4MB B 2MB C 2M D 1M6.某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為4MB，若按字編址，它的尋址范圍是_。A. 1M B. 4MB C. 4M D. 1MB7.某計(jì)算機(jī)字長(zhǎng)16位，它的存貯容量是64KB，若按字編址，那么它的尋址范圍是_A. 64K B. 32K C. 64KB D. 32 KB 8. 主存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)的記憶設(shè)備，它主要用來(lái)

5、_。A 存放數(shù)據(jù) B 存放程序 C 存放數(shù)據(jù)和程序 D 存放微程序9. 微型計(jì)算機(jī)系統(tǒng)中，操作系統(tǒng)保存在硬盤上，其主存儲(chǔ)器應(yīng)該采用_。A RAM B ROM C RAM和ROM D CCP10某SRAM芯片，其容量為512×8位，包括電源端和接地端，該芯片引出線的最小數(shù)目應(yīng)為_。 A 23 B 25 C 50 D 1911.EPROM是指_。A.讀寫存儲(chǔ)器 B.只讀存儲(chǔ)器 C.閃速存儲(chǔ)器 D.光擦除可編程只讀存儲(chǔ)器12.以下四種類型的半導(dǎo)體存儲(chǔ)器中，以傳輸同樣多的字為比較條件，則讀出數(shù)據(jù)傳輸率最高的是_。A DRAM B SRAM C 閃速存儲(chǔ)器 D EPROM13.下面常見的只讀存

6、儲(chǔ)器中，_只能有生產(chǎn)廠家在生產(chǎn)芯片的過程中寫入，用戶無(wú)法修改。A. 只讀ROM B.PROMC.EPROMD EEPROM14. 動(dòng)態(tài)RAM是指. _。A工作時(shí)存儲(chǔ)內(nèi)容變化B工作中需動(dòng)態(tài)地改變?cè)L問地址C每隔一定時(shí)間要對(duì)存儲(chǔ)內(nèi)容進(jìn)行刷新D每次讀出后都需要根據(jù)原內(nèi)容重寫一遍14.交叉存貯器實(shí)質(zhì)上是一種_存貯器，它能_執(zhí)行_獨(dú)立的讀寫操作。A 模塊式，并行，多個(gè) B 模塊式串行，多個(gè)C 整體式，并行，一個(gè) D 整體式，串行，多個(gè)15.主存貯器和CPU之間增加cache的目的是_。A 解決CPU和主存之間的速度匹配問題B 擴(kuò)大主存貯器容量C 擴(kuò)大CPU中通用寄存器的數(shù)量D 既擴(kuò)大主存貯器容量，又?jǐn)U大C

7、PU中通用寄存器的數(shù)量16.cache用于存放主存數(shù)據(jù)的部分拷貝，主存單元地址與cache單元地址之間的轉(zhuǎn)換工作由_完成。A硬件 B軟件C用戶D程序員17.相聯(lián)存貯器是按_進(jìn)行尋址的存貯器。A 地址方式 B 堆棧方式 C 內(nèi)容指定方式 D 地址方式與堆棧方式18多總線結(jié)構(gòu)的計(jì)算機(jī)系統(tǒng)，采用A方法，對(duì)提高系統(tǒng)的吞吐率最有效。 A 多端口存貯器 B 提高主存的速度 ； C 交叉編址多模塊存貯器 ；D 高速緩沖存貯器 19.cache存儲(chǔ)器的內(nèi)容應(yīng)該與主存儲(chǔ)器的相應(yīng)單元內(nèi)容_。A保持一致B 可以不一致C無(wú)關(guān) D有關(guān)20.cache存儲(chǔ)器的速度應(yīng)該比從主存儲(chǔ)器取數(shù)的速度_。A 快 B 稍快 C相同 D

8、慢21cache存儲(chǔ)器的內(nèi)容是_調(diào)入的。A 操作系統(tǒng) B執(zhí)行程序時(shí)逐步C 指令系統(tǒng)設(shè)置的專用指令 D軟件22.采用虛擬存貯器的主要目的是_。A 提高主存貯器的存取速度 ；B 擴(kuò)大主存貯器的存貯空間，并能進(jìn)行自動(dòng)管理和調(diào)度 ；C 提高外存貯器的存取速度 ；D 擴(kuò)大外存貯器的存貯空間 ；23.常用的虛擬存儲(chǔ)系統(tǒng)由_兩級(jí)存儲(chǔ)器組成，其中輔存是大容量的磁表面存儲(chǔ)器。A.cache主存 B.主存輔存 C.cache輔存 D.通用寄存器主存24.虛擬存儲(chǔ)器的邏輯地址位數(shù)比物理地址_。A多 B少 C相等 D不一定二、填空題：1.對(duì)存儲(chǔ)器的要求是A. _，B. _，C. _。為了解決這三方面的矛盾計(jì)算機(jī)采用多

9、級(jí)存儲(chǔ)體系結(jié)構(gòu)。2. 主存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，它主要用來(lái)存放_(tái)。3. 相聯(lián)存儲(chǔ)器不按地址而是按A. _訪問的存儲(chǔ)器，在cache中用來(lái)存放B. _，在虛擬存儲(chǔ)器中用來(lái)存放C. _。4.Cache是一種A. _存儲(chǔ)器，是為了解決CPU和主存之間B. _不匹配而采用的一項(xiàng)重要硬件技術(shù)。第5章 輸入輸出系統(tǒng)一 選擇題1. 微型機(jī)系統(tǒng)中，主機(jī)和高速硬盤進(jìn)行數(shù)據(jù)交換一般采用 方式。A. 程序查詢 B. 程序中斷 C. DMA2. 主機(jī)與設(shè)備傳送數(shù)據(jù)時(shí)，采用 ，主機(jī)與設(shè)備是串行工作。A. 程序查詢方式 B. 中斷方式 C. DMA方式3. 主機(jī)與I/O設(shè)備傳送數(shù)據(jù)時(shí)，采用 ，CPU的效率最高。A

10、. 程序查詢方式 B. 中斷方式 C. DMA方式4. 中斷發(fā)生時(shí)，程序計(jì)數(shù)器內(nèi)容的保護(hù)和更新，是由 完成的。A. 硬件自動(dòng) B. 進(jìn)棧指令和轉(zhuǎn)移指令 C. 訪存指令5. 中斷向量地址是 。A子程序入口地址 B 中斷服務(wù)程序入口地址 C 中斷服務(wù)程序入口地址的地址6. 采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)要占用 的時(shí)間。A. 一個(gè)指令周期 B 一個(gè)機(jī)器周期 C 一個(gè)存儲(chǔ)周期7. I/O編址方式通常可分統(tǒng)一編址和不統(tǒng)一編址， 。A 統(tǒng)一編址就是將I/O地址看做是存儲(chǔ)器地址的一部分，可用專門的I/O指令對(duì)設(shè)備進(jìn)行訪問B不統(tǒng)一編址是指I/O地址和存儲(chǔ)器地址是分開的，所有對(duì)I/O訪問必須有專門的I

11、/O指令C 統(tǒng)一編址是指I/O地址和存儲(chǔ)器地址是分開的，所以可用訪存指令實(shí)現(xiàn)CPU對(duì)設(shè)備的訪問8. 計(jì)算機(jī)的外部設(shè)備是指 。A 磁盤機(jī) B 輸入輸出設(shè)備 C 電源及空調(diào)設(shè)備9. I/O采用統(tǒng)一編址時(shí)，進(jìn)行輸入輸出操作的指令是 。A 控制指令 B 訪存指令 C 輸入輸出指令10. I/O采用不統(tǒng)一編址時(shí)，進(jìn)行輸入輸出操作的指令是 。A 控制指令 B 訪存指令 C 輸入輸出指令11. 中斷服務(wù)程序的最后一條指令是 。A 轉(zhuǎn)移指令 B 出棧指令 C 中斷返回指令12 DMA方式的接口電路中有程序中斷部件，其作用是 。A 實(shí)現(xiàn)數(shù)據(jù)傳送 B 向CPU提出總線使用權(quán) C 向CPU提出傳輸結(jié)束13. 鍵盤、

12、鼠標(biāo)、顯示器、打印機(jī)屬于 設(shè)備。A 機(jī)一機(jī)通信 B 計(jì)算機(jī)信息存儲(chǔ) C 人機(jī)交互二填空題1. I/O接口電路通常具有 、 、 和 功能。2. I/O的編址方式可分為 和 兩大類，前者需有獨(dú)立的I/O指令，后者可通過 指令和設(shè)備交換信息。3. I/O和CPU之間不論是采用串行傳送還是并行傳送，它們之間的聯(lián)絡(luò)方式（定時(shí)方式）可分為 、 、 三種。4. 一次中斷處理過程大致可分為 、 、 、 和 等五個(gè)階段。5. 在DMA方式中，CPU和DMA控制器通常采用三種方法來(lái)分時(shí)使用主存，它們是 、 和 。6. 單重中斷的中斷服務(wù)程序的執(zhí)行順序?yàn)?、 、 、 和中斷返回。7. 多重中斷的中斷服務(wù)程序的執(zhí)行順

13、序?yàn)?、 、 、 和中斷返回。8 I/O與主機(jī)交換信息的方式中， 方式設(shè)備與CPU串行工作，而且傳送與主程序串行工作； 方式傳送與主程序也是串行工作，但設(shè)備與CPU并行工作， 方式設(shè)備與CPU不僅并行工作，而且傳送與主程序也是并行工作的。第6章 計(jì)算機(jī)的運(yùn)算方法一選擇題1. 設(shè)存儲(chǔ)器位數(shù)為8位，機(jī)器數(shù)采用補(bǔ)碼形式（含1位符號(hào)位）。對(duì)應(yīng)于十進(jìn)制數(shù)-27，寄存器內(nèi)容為 。A 27H B 9BH C E5H2. 對(duì)真值0表示形式唯一的機(jī)器數(shù)是 。A 原碼 B. 補(bǔ)碼和移碼 C 反碼 D 以上都不對(duì)3. 某機(jī)字長(zhǎng)8位，采用補(bǔ)碼形式（其中1位為符號(hào)位），則機(jī)器數(shù)所能表示的范圍是 。A -127+127

14、B -128+128 C -128+1274. 16位長(zhǎng)的浮點(diǎn)數(shù)，其中階碼7位（含1位階符），尾數(shù)9位（含1位數(shù)符），當(dāng)浮點(diǎn)數(shù)采用原碼表示時(shí)，所能表示的數(shù)的范圍是 ；當(dāng)采用補(bǔ)碼表示時(shí)，所能表示的數(shù)的范圍是 。A -264264 (1-2-8) B -263263 (1-2-8) C -263263 (1-2-9) D -263(1-2-8)263 (1-2-8)5. x補(bǔ)=1.0000，它代表的真值是 。A -0 B -1 C +16. 設(shè)x原=1.x1x2x3x4,當(dāng)滿足下列 時(shí)，x>成立。A x1必為0，x2 x4至少有一個(gè)為1B x1必為0，x2 x4任意 C x1必為1，x2 x

15、4任意7. 設(shè)x為整數(shù)，x反=1,1111, 對(duì)應(yīng)的真值是 。A -15 B -1 C -08. 在整數(shù)定點(diǎn)機(jī)中，機(jī)器數(shù)采用補(bǔ)碼，雙符號(hào)位，若它的十六進(jìn)制表示為C0H，則它對(duì)應(yīng)的真值是 。A -1 B +3 C -649. 若9BH表示移碼（含1位符號(hào)位），其對(duì)應(yīng)的十進(jìn)制數(shù)是 。A 27 B -27 C -101 D 10110. 設(shè)寄存器內(nèi)容為10000000，若它等于0，則為 。A 原碼 B 補(bǔ)碼 C 反碼 D 移碼11. 大部分計(jì)算機(jī)內(nèi)的減法是用 實(shí)現(xiàn)。A 將被減數(shù)加到減數(shù)中 B 從被減數(shù)中減去減數(shù)C 補(bǔ)數(shù)的相加 D 從減數(shù)中減去被減數(shù)12. 在浮點(diǎn)機(jī)中，判斷原碼規(guī)格化形式的原則是 。A

16、 尾數(shù)的符號(hào)位與第一數(shù)位不同 B 尾數(shù)的第一數(shù)位為1，數(shù)符任意C 尾數(shù)的符號(hào)位與第一數(shù)位相同 D 階符與數(shù)符不同13. 在浮點(diǎn)機(jī)中，判斷補(bǔ)碼規(guī)格化形式的原則是 。A 尾數(shù)的第一數(shù)位為1，數(shù)符任意 B 尾數(shù)的符號(hào)位與第一數(shù)位相同C尾數(shù)的符號(hào)位與第一數(shù)位不同 D階符與數(shù)符不同14. 設(shè)機(jī)器數(shù)字長(zhǎng)8位（含1位符號(hào)位），若機(jī)器數(shù)BAH為原碼，則算術(shù)左移一位得 ，算術(shù)右移一位得 。A F4H; EDH B B4H; 6DH C F4H; 9DH D B5H;EDH15. 運(yùn)算器由許多部件組成，其核心部分是 。A 數(shù)據(jù)總線 B 算術(shù)邏輯運(yùn)算單元 C 累加寄存器 D 多路開關(guān)16. 設(shè)機(jī)器數(shù)字長(zhǎng)為16位（含

17、1位符號(hào)位），若用補(bǔ)碼表示定點(diǎn)小數(shù)，則最大正數(shù)為 。A 1-215 B 1-2-15 C 215-1 D 21517. 計(jì)算機(jī)中表示地址時(shí)，采用 。A 原碼 B 補(bǔ)碼 C 反碼 D 無(wú)符號(hào)數(shù)18. 浮點(diǎn)數(shù)的表示范圍和精度取決于 。A 階碼的位數(shù)和尾數(shù)的機(jī)器數(shù)形式 B 階碼的機(jī)器數(shù)形式和尾數(shù)的位數(shù)C 階碼的位數(shù)和尾數(shù)的位數(shù) D 階碼的機(jī)器數(shù)形式和尾數(shù)的機(jī)器數(shù)形式19. 在運(yùn)算器中不包含 。A 狀態(tài)寄存器 B 數(shù)據(jù)總線 C ALU D 地址寄存器20. 在定點(diǎn)補(bǔ)碼運(yùn)算器中，若采用雙符號(hào)位，當(dāng) 時(shí)表示結(jié)果溢出。A 雙符號(hào)位相同 B 雙符號(hào)位不同 C 兩個(gè)正數(shù)相加 D 兩個(gè)負(fù)數(shù)相加21. 在浮點(diǎn)數(shù)加減

18、法的對(duì)階過程中， 。A 將被加（減）數(shù)的階碼向加（減）數(shù)的階碼看齊B 將加（減）數(shù)的階碼向被加（減）數(shù)的階碼看齊C 將較大的階碼向較小的階碼看齊D將較小的階碼向較大的階碼看齊22. 在浮點(diǎn)數(shù)中，當(dāng)數(shù)的絕對(duì)值太大，以至于超過所能表示的數(shù)據(jù)時(shí)，稱為浮點(diǎn)數(shù)的 。A 正上溢 B 上溢 C 正溢 D 正下溢二填空題1. 機(jī)器數(shù)為補(bǔ)碼，字長(zhǎng)16位（含1位符號(hào)位），用十六進(jìn)制寫出對(duì)應(yīng)于整數(shù)定點(diǎn)機(jī)的最大正數(shù)補(bǔ)碼是 ，最小負(fù)數(shù)補(bǔ)碼是 。2. 某整數(shù)定點(diǎn)機(jī)，字長(zhǎng)8位（含1位符號(hào)位），當(dāng)機(jī)器數(shù)分別采用原碼、補(bǔ)碼、反碼及無(wú)符號(hào)數(shù)時(shí)，其對(duì)應(yīng)的真值范圍分別為 、 、 、和 （均用十進(jìn)制表示）。3. 在整數(shù)定點(diǎn)機(jī)中，采用1

19、位符號(hào)位，若寄存器內(nèi)容為10000000，當(dāng)它分別表示為原碼、補(bǔ)碼、反碼及無(wú)符號(hào)數(shù)時(shí)，其對(duì)應(yīng)的真值范圍分別為 、 、 、和 （均用十進(jìn)制表示）。4. 采用浮點(diǎn)表示時(shí)，若尾數(shù)為規(guī)格化形式，則浮點(diǎn)數(shù)的表示范圍取決于 的位數(shù)，精度取決于 的位數(shù)， 確定浮點(diǎn)數(shù)的正負(fù)。5. 一個(gè)浮點(diǎn)數(shù)，當(dāng)其尾數(shù)右移時(shí)，欲使其值不變，階碼必須 。尾數(shù)右移一位，階碼 。6. 若x反=1.0101011，則-x補(bǔ)= 。7. 最少需用 位二進(jìn)制數(shù)就能表示任一四位長(zhǎng)的十進(jìn)制無(wú)符號(hào)整數(shù)。8. 正數(shù)原碼算術(shù)移位時(shí)， 位不變，空位補(bǔ) 。負(fù)數(shù)原碼算術(shù)移位時(shí)， 位不變，空位補(bǔ) 。9. 正數(shù)補(bǔ)碼算術(shù)移位時(shí)， 位不變，空位補(bǔ) 。負(fù)數(shù)補(bǔ)碼算術(shù)左

20、移時(shí)， 位不變，低位補(bǔ) 。負(fù)數(shù)補(bǔ)碼算術(shù)右移時(shí)， 位不變，高位補(bǔ) 。10. 正數(shù)原碼左移時(shí)， 位不變，高位丟1，結(jié)果 ，右移時(shí)低位丟 ，結(jié)果引起誤差。負(fù)數(shù)原碼左移時(shí)， 位不變，高位丟1，結(jié)果 ，右移時(shí)低位丟 ，結(jié)果正確。11. 在補(bǔ)碼一位乘法中，設(shè)x補(bǔ)為被乘數(shù)，y補(bǔ)為乘數(shù)，若ynyn+1(yn+1為低位)=00，應(yīng)執(zhí)行 操作，若ynyn+1=01，應(yīng)執(zhí)行 操作，若ynyn+1=10，應(yīng)執(zhí)行 操作，若ynyn+1=11，應(yīng)執(zhí)行 操作。若機(jī)器數(shù)字長(zhǎng)為16位（不包括符號(hào)位），則補(bǔ)碼乘法需做 次 操作，最多需做 次 操作。第七章 指令系統(tǒng)（重點(diǎn)7.3）一、選擇題1.指令系統(tǒng)采用不同尋找方式的目的是 。A

21、、降低指令譯碼難度 B、縮短指令字長(zhǎng)，擴(kuò)大尋址空間，提高編程靈活性C、實(shí)現(xiàn)程序的控制 D、提高訪存速度2零地址運(yùn)算指令在指令格式中不給出操作數(shù)地址，它的操作數(shù)來(lái)自 。A、立即數(shù)和棧頂 B、暫存器C、棧頂和次棧頂D、內(nèi)存3一地址指令中，為完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址譯碼指明的一個(gè)操作數(shù)外，另一個(gè)數(shù)常采用 。A、堆棧尋址方式B、立即尋址方式C、隱含尋址方式D、直接尋址方式4二地址指令中，操作數(shù)的物理位置可安排在 。A、兩個(gè)內(nèi)存單元B、兩個(gè)寄存器C、一個(gè)主存單元和一個(gè)寄存器D、棧頂和次棧頂5操作數(shù)在寄存器中的尋址方式中，操作數(shù)在 。A、直接B、寄存器直接C、寄存器間接D、立即尋址6寄存器間接尋址方式

22、中，操作數(shù)在 中。A、通用寄存器B、堆棧C、主存單元D、指令中7變址尋址方式中，操作數(shù)的有效地址是 。A、基址寄存器內(nèi)容加上形式地址（位移量）B、程序計(jì)數(shù)器內(nèi)容加上形式地址C、變址寄存器內(nèi)容加上形式地址 8.基址尋址方式中，操作數(shù)的有效地址是 。A、基址寄存器內(nèi)容加上形式地址（位移量）B、程序計(jì)數(shù)器內(nèi)容加上形式地址C、變址寄存器內(nèi)容加上形式地址9.采用基址尋址可擴(kuò)大尋址方位，且 。A基址寄存器內(nèi)容由操作系統(tǒng)確定，在程序執(zhí)行過程不可變B基址寄存器內(nèi)容由操作系統(tǒng)確定，在程序執(zhí)行過程可變C基址寄存器內(nèi)容由用戶確定，在程序執(zhí)行過程不可變D基址寄存器內(nèi)容由用戶確定，在程序執(zhí)行過程可變10.采用變址尋址可

23、擴(kuò)大尋址范圍，且 。A. 變址寄存器內(nèi)容由操作系統(tǒng)確定，在程序執(zhí)行過程不可變B. 變址寄存器內(nèi)容由操作系統(tǒng)確定，在程序執(zhí)行過程可變C. 變址寄存器內(nèi)容由用戶確定，在程序執(zhí)行過程不可變D. 變址寄存器內(nèi)容由用戶確定，在程序執(zhí)行過程可變11.變址尋址和基址尋址的有效地址形成方式相似，但是 。A、變址寄存器的內(nèi)容在程序執(zhí)行過程中是不可變的B、在程序執(zhí)行過程中，變址寄存器、基址寄存器和內(nèi)容都是可變的C、在程序執(zhí)行過程中，基址寄存器的內(nèi)容不可變，變址寄存器中的內(nèi)容可變D、12堆棧尋址方式中，設(shè)A為累加器，SP為堆棧指示器，M（SP）為SP指示的棧頂單元，如果進(jìn)棧操作的動(dòng)作順序?yàn)椋ˋ）M（SP）,(SP)

24、-1 SP，那么出棧操作的動(dòng)作順序應(yīng)為 。A、M（SP）A，（SP）+1SPB、（SP）+1SP，M（SP）A C、（SP）-1SP，M（SP）A 14程序控制類指令的功能是_。A.進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算 B.進(jìn)行主存與CPU之間的數(shù)據(jù)傳送C.進(jìn)行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送 D.改變程序執(zhí)行的順序15.設(shè)相對(duì)尋址的轉(zhuǎn)移指令占兩個(gè)字節(jié)，第一字節(jié)是操作碼，第二字節(jié)是相對(duì)位移量（可正可負(fù)），則轉(zhuǎn)移的地址范圍是 。A、255B、256C、25416、直接、間接、立即三種尋址方式指令的執(zhí)行速度，由快到慢的順序是 。A、直接、立即、間接B、直接、間接、立即C、立即、直接、間接17、設(shè)機(jī)器字長(zhǎng)為16位

25、，存儲(chǔ)器按字編址，對(duì)于單字長(zhǎng)指令而言，讀取該指令后，PC值自動(dòng)加 。A、1B、2C、418、設(shè)計(jì)器字長(zhǎng)為16位，存儲(chǔ)器按字節(jié)編址，CPU讀取一個(gè)單字長(zhǎng)指令后，PC值自動(dòng)加 A、1B、2C、419、設(shè)機(jī)器字長(zhǎng)為16位，存儲(chǔ)器按字節(jié)編址，設(shè)PC當(dāng)前值為1000H，當(dāng)讀取一條雙字長(zhǎng)指令后，PC值為 。A、1000H B、1002H C、1004H20.在一地址指令中,下列 是正確的.A、僅有一個(gè)操作數(shù)，其地址由指令地址碼提供B、可能有一個(gè)操作數(shù)，也可能有兩個(gè)操作數(shù) C、一定有兩個(gè)操作數(shù)，另外一個(gè)是隱含的21（多選擇）下列尋址方式中， 能反映RISC的特征。A、豐富的尋址方式 B、指令采用流水方式 C

26、、控制器采用微程序設(shè)計(jì)D、只有LOAD/STORE指令訪問存儲(chǔ)器 E、難以用優(yōu)化編譯生成高效的目標(biāo)代碼F、配置了多個(gè)通用寄存器22、下列敘述中， 能反映CISC的特征（多選）。A、豐富的尋址方式 B、控制器采用組合邏輯 C、指令字長(zhǎng)固定 D、各種指令都可以訪存E、大多數(shù)指令需要多個(gè)時(shí)鐘周期才能執(zhí)行完成 F、只有LOAD/STORE指令可以訪存G、采用優(yōu)化編譯技術(shù)二、填空題1、立即尋址的指令其地址字段指出的不是 ，而是 。2、設(shè)D為指令字中的形式地址，D=FCH,(D)=40172,如果采用直接尋址法女歌手，有效地址為 。參與運(yùn)算的操作數(shù)是 。如果采用立即尋址，參與操作的操作數(shù)是 。3、RISC

27、的中文含義是 。CISC的中文含義是 。4.寄存器和寄存器間接尋址時(shí)，指令地址碼部分出現(xiàn)的為 。 第八、九、十章一、選擇題1. 在CPU中跟蹤指令后繼地址的寄存器是_。A 主存地址寄存器 B 程序計(jì)數(shù)器 C 指令寄存器 D 狀態(tài)條件寄存器2.以下關(guān)于CPU的敘述，錯(cuò)誤的是_。A CPU產(chǎn)生每條指令的操作信號(hào)并將操作信號(hào)送往相應(yīng)的部件進(jìn)行控制B PC除了存放指令地址，也可以臨時(shí)存儲(chǔ)算術(shù)/邏輯運(yùn)算結(jié)果C CPU中的控制器決定計(jì)算機(jī)運(yùn)行過程的自動(dòng)化D 指令譯碼器是CPU控制器中的部件3.在取指令操作完成之后，PC中存放的是_。A 下一條實(shí)際執(zhí)行的指令地址 B當(dāng)前指令地址C下一條順序執(zhí)行的指令地址 D

28、 對(duì)于微程序控制的計(jì)算機(jī)，存放的是該條指令的微程序入口地址4指令周期是指_。 A CPU從主存取出一條指令的時(shí)間 ；B CPU執(zhí)行一條指令的時(shí)間 ； C CPU從主存取出一條指令加上CPU執(zhí)行這條指令的時(shí)間 ； D 時(shí)鐘周期時(shí)間5.下列說法正確的是_。A指令周期等于機(jī)器周期 B 指令周期小于機(jī)器周期C指令周期大于等于機(jī)器周期 D 指令周期是機(jī)器周期的兩倍6.操作控制器的功能是_。A.產(chǎn)生時(shí)序信號(hào) B.從主存取出一條指令 C.完成指令操作的譯碼D.從主存取出指令，完成指令操作碼譯碼，并產(chǎn)生有關(guān)的操作控制信號(hào)，以解釋執(zhí)行該指令7.以下敘述中正確描述的句子是：_。A 同一個(gè)CPU周期中，可以并行執(zhí)行

29、的微操作叫相容性微操作B 同一個(gè)CPU周期中，不可以并行執(zhí)行的微操作叫相容性微操作C 同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫相斥性微操作D 同一個(gè)CPU周期中，不可以并行執(zhí)行的微操作叫相斥性微操作8. 微程序控制器中，機(jī)器指令與微指令的關(guān)系是_。A. 每一條機(jī)器指令由一條微指令來(lái)執(zhí)行B. 每一條機(jī)器指令由一段微指令編寫的微程序來(lái)解釋執(zhí)行C. 每一條機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行D. 一條微指令由若干條機(jī)器指令組成9.微程序控制器速度比硬布線控制器速度慢，主要是因?yàn)開。A.增加了從磁盤存儲(chǔ)器讀取微指令的時(shí)間B.增加了從主存儲(chǔ)器讀取微指令的時(shí)間C.增加了從指令寄存器讀取微指令的時(shí)間D.增加了從控制存儲(chǔ)器讀取微指令的時(shí)間10.存放微指令的控制存儲(chǔ)器隸屬_。A輔助存儲(chǔ)器 B 高速緩存 C 主存儲(chǔ)器 D CPU11.流水CPU 是由一系列叫做“段”的處理線路所組成，和具有m個(gè)并行部件的CPU相比，一個(gè) m段流水CPU_。A 具備同等水平的吞吐能力 B不具備同等水平的吞吐能力C 吞吐能力