2022年(中級) 網(wǎng)絡(luò)工程師軟件水平考試題庫-（共3部分-1）

1、2022年(中級)網(wǎng)絡(luò)工程師軟件水平考試題庫-（共3部分-1）一、單選題1.某機器字長為n，最高位是符號位，其定點整數(shù)的最大值為（）。A、AB、BC、CD、D答案：B解析：在計算機中為了方便計算，數(shù)值并不是完全以真值形式的二進制碼來表示。計算機中的數(shù)大致可以分為定點數(shù)和浮點數(shù)兩類。所謂定點，就是指機器數(shù)中的小數(shù)點的位置是固定的。根據(jù)小數(shù)點固定的位置不同可以分為定點整數(shù)和定點小數(shù)。定點整數(shù)：指機器數(shù)的小數(shù)點位置固定在機器數(shù)的最低位之后。定點小數(shù)：指機器數(shù)的小數(shù)點位置固定在符號位之后，有效數(shù)值部分在最高位之前。某機器字長為n，最高位是符號位，其定點整數(shù)的最大值為2（n-1）-1。例如字長為8，那么

2、0111111，就是最大值。2.內(nèi)存單元按四字節(jié)編址，地址000000000H0001BFFFH，現(xiàn)有規(guī)格為4K*4bit內(nèi)存芯片組成此存儲器，需要()片芯片。A、28B、56C、112D、224答案：D解析：用內(nèi)存地址計算代入公式可知：1B-00+1=28，因此總?cè)萘渴?8*FFFH=28*4=112K。但是因為其單元是按照四字節(jié)編址，因此總的bit數(shù)為112K*32bit，而單顆內(nèi)存芯片的規(guī)格為4K*4bit，因此總的芯片數(shù)量N=112K*32bit/4K*4bit=28*8=224片。3.設(shè)某一個任務(wù)需要8個加工部件加上才能完成每個加工部件加工需要時間為T，現(xiàn)采用流水線加工方式，完成10

3、0個任務(wù)。共需要（）時間。A、8TB、100TC、108TD、107T答案：D解析：所需時間為8T+（100-1）T=107T。4.以下關(guān)于流水線技術(shù)的說法中，錯誤的是（）A、效率是指流水線中各個部件的利用率。B、流水線的效率總是小于1C、計算效率可以用加速比除以段數(shù)D、加速比數(shù)值越大,流水線安排越不合理答案：D解析：效率是指流水線中各個部件的利用率。理想情況下，在同一個時刻最大可以有所有部件同時工作。事實上做不到，由于流水線在開始工作時存在建立時間，在結(jié)束時存在排空時間。加速比數(shù)值越大，說明這條流水線的工作安排方式越好5.操作數(shù)所處的位置，可以決定指令的尋址方式。操作數(shù)包含在指令中，尋址方式

4、（）；操作數(shù)在寄存器中，尋址方式為（）；操作數(shù)的地址在寄存器中，尋址方式為（請作答此空）。A、相對尋址B、直接尋址C、寄存器尋址D、寄存器間接尋址答案：D解析：操作數(shù)作為指令的一部分而直接寫在指令中，這種尋址方式稱為立即數(shù)尋址方式。指令所要的操作數(shù)已存儲在某寄存器中，或把目標操作數(shù)存入寄存器，把在指令中指出所使用寄存器的尋址方式稱為寄存器尋址方式。操作數(shù)在存儲器中，操作數(shù)的有效地址用SI、DI、BX和BP四個寄存器之一來指定，稱這種尋址方式為寄存器間接尋址方式。指令所要的操作數(shù)存放在內(nèi)存中，在指令中直接給出該操作數(shù)的有效地址，這種尋址方式為直接尋址方式。6.E1共劃分為（）個相等的時隙，每個子

5、信道的速度為64Kbps。E1的總速度為（請作答此空）。A、1.536mbpsB、1.544mbpsC、1.920mbpsD、2.048Mbps答案：D解析：這是一個基礎(chǔ)概念，除了E1還有T1的基本速率都要記住。7.CPU的操作指令中，若指令的操作數(shù)在寄存器中，尋址方式為（10）；A、立即尋址B、相對尋址C、寄存器尋址D、寄存器間接尋址答案：C解析：指令所要的操作數(shù)已存儲在某寄存器中，或把目標操作數(shù)存入寄存器，把在指令中指出所使用寄存器的尋址方式稱為寄存器尋址方式。若操作數(shù)在存儲器中，操作數(shù)的有效地址用SI、DI、BX和BP四個寄存器之一來指定，稱這種尋址方式為寄存器間接尋址方式。8.計算機的

6、存儲器采用分級方式是為了（）A、解決主機的體積B、解決容量、價格、速度三者之間的矛盾C、操作便利D、保存大數(shù)據(jù)方便答案：B解析：計算機的存儲器采用分級方式是為了解決容量、價格、速度三者之間的矛盾。9.采用Cache技術(shù)可以提高計算機性能，（）屬于Cache的特征。A、全部用軟件實現(xiàn)B、顯著提高CPU數(shù)據(jù)輸入輸出的速率C、可以顯著提高計算機的主存容量D、對程序員是不透明的答案：B解析：高速緩沖存儲器（Cache）：在計算機存儲系統(tǒng)的層次結(jié)構(gòu)中，介于中央處理器和主存儲器之間的高速小容量存儲器。它和主存儲器一起構(gòu)成一級的存儲器。高速緩沖存儲器和主存儲器之間信息的調(diào)度和傳送是由硬件自動進行的。Cach

7、e的容量一般只有主存儲器的幾百分之一，但它的存取速度能與中央處理器相匹配。根據(jù)程序局部性原理，正在使用的主存儲器某一單元鄰近的那些單元將被用到的可能性很大。因而，當中央處理器存取主存儲器某一單元時，計算機硬件就自動地將包括該單元在內(nèi)的那一組單元內(nèi)容調(diào)入高速緩沖存儲器，中央處理器即將存取的主存儲器單元很可能就在剛剛調(diào)入到高速緩沖存儲器的那一組單元內(nèi)。于是，中央處理器就可以直接對高速緩沖存儲器進行存取。在整個處理過程中，如果中央處理器絕大多數(shù)存取主存儲器的操作能為存取高速緩沖存儲器所代替，計算機系統(tǒng)處理速度就能顯著提高。顯然，Cache可以顯著提高CPU數(shù)據(jù)輸入輸出的速率。10.在CPU中用于跟蹤

8、指令地址的寄存器是（）。A、地址寄存器（MAR）B、數(shù)據(jù)寄存器（MDR）C、程序計數(shù)器（PC）D、指令寄存器（IR）答案：C解析：程序計數(shù)器是用于存放下一條指令所在單元的地址的地方。11.在網(wǎng)絡(luò)運行中，發(fā)現(xiàn)設(shè)備CPU長時間占用過高，經(jīng)檢查發(fā)現(xiàn)下圖中的"Numberoftopologychanges"值頻繁變化，可能的原因是（）。A、網(wǎng)絡(luò)上某個端口鏈路屬性頻繁變化B、廣播風(fēng)暴造成大量協(xié)議報文C、設(shè)備受到DHCP協(xié)議報文攻擊D、在部分硬件故障時會上報大量中斷答案：A12.屬于CPU中算數(shù)邏輯單元的部件是（）。A、程序計數(shù)器B、加法器C、指令寄存器D、指令譯碼器答案：B解析：運算

9、器又稱算數(shù)邏輯單元ALU，是用來完成算數(shù)運算、邏輯判斷、邏輯運算和信息傳遞的部件，或者說是數(shù)據(jù)處理的部件。它由加法器、移位電路、邏輯運算部件、寄存器等構(gòu)成。由于任何數(shù)學(xué)運算最終可用加法和移位這兩種基本操作來完成，因而加法器是ALU的核心部件，寄存器作用是暫時存放參與運算的操作數(shù)和運算的結(jié)果，目前使用的累加器也可看成是由加法器與寄存器組成。13.設(shè)計算機系統(tǒng)由CPU、存儲器、I/O三部分組成，其可靠性分別為0.9、0.5和0.6，則計算機系統(tǒng)的可靠性為（）。A、0.27B、0.5C、0.6D、0.8答案：A解析：本題考查串行系統(tǒng)的可靠性知識點。這個題目沒有明顯的告訴大家是串行還是并行系統(tǒng)，但是這

10、三個部件工作時，缺一不可，因此是串行工作。在套用可靠性基本公式即可。這是計算機系統(tǒng)中最基本的知識，一定要牢固掌握。解：R=R1×R2×R3=0.9×0.5×0.6=0.27，計算機系統(tǒng)的可靠性為0.27。答案：A14.寄存器間接尋址方式中，操作數(shù)處在（）A、通用寄存器B、主存單元C、程序計數(shù)器D、堆錢答案：B解析：寄存器間接尋址方式中，操作數(shù)地址存放在寄存器中，但是操作數(shù)存放在主存中。15.在主存和CPU之間增加cache的目的是（）A、增加內(nèi)存容量B、提高內(nèi)存的可靠性C、解決CPU與內(nèi)存之間的速度匹配問題D、增加內(nèi)存容量，同時加快存取速度答案：C解析：

11、在主存和CPU之間增加cache的目的是解決CPU與內(nèi)存之間的速度匹配問題。16.內(nèi)存單元按字節(jié)編址，地址0003A000H0005BFFFH共有()個存儲單元。A、96KB、100KC、128KD、136K答案：D解析：0005BFFFH-0003A000H-21FFFHFFF=4K21（16）=2*161+1*160=33(33+1)*4K=136K（16）表示的是16進制17.以下關(guān)于中斷的說法中，錯誤的是（）A、中斷響應(yīng)時間是指計算機接收到中斷信號到操作系統(tǒng)作出響應(yīng)，并完成轉(zhuǎn)入中斷服務(wù)程序的時間B、中斷響應(yīng)時間包含硬件對中斷信號的反應(yīng)時間和軟件對中斷信號的反應(yīng)時間C、中斷響應(yīng)時間是衡量

12、指定處理器在不同操作系統(tǒng)的性能優(yōu)劣指標D、中斷響應(yīng)時間是CPU發(fā)出中斷查詢信號所需要的時間答案：D解析：中斷響應(yīng)時間是指計算機接收到中斷信號到操作系統(tǒng)作出響應(yīng)，并完成切換轉(zhuǎn)入中斷服務(wù)程序的時間，中斷響應(yīng)時間是衡量不同處理器或指定處理器上不同操作系統(tǒng)的性能優(yōu)劣的一個標準。其包含硬件對中斷信號的反應(yīng)時間和軟件對中斷信號的反應(yīng)時間。18.計算機中表示地址時使用（）A、無符號數(shù)B、原碼C、反碼D、補碼答案：A解析：計算機中表示地址時使用無符號數(shù)。19.相聯(lián)存儲器按()訪問。A、地址B、先入后出的方式C、內(nèi)容D、先入先出的方式答案：C解析：常識。20.E1共劃分為（請作答此空）個相等的時隙，每個子信道的

13、速度為64Kbps。其總速度為（）。A、23B、24C、30D、32答案：D解析：這是一個基礎(chǔ)概念，除了E1還有T1的基本速率都要記住。21.屬于CPU中算術(shù)邏輯單元的部件是在（）。A、程序計數(shù)器B、加法器C、指令寄存器D、指令譯碼器答案：B解析：算術(shù)邏輯運算單元ALU(ArithmeticandLogicUnit)ALU主要完成對二進制數(shù)據(jù)的定點算術(shù)運算(加減乘除)、邏輯運算(與或非異或)以及移位操作。22.假設(shè)某計算機系統(tǒng)由CPU、存儲器、I/O三部分組成，其可靠性分別為0.9、0.8和0.7，則計算機系統(tǒng)的可靠性為（）。A、0.3B、0.5C、0.7D、0.9答案：B解析：本題考查串行系

14、統(tǒng)的可靠性知識點。這是計算機系統(tǒng)在工作時，必須要這三個部件串行工作。解：R=R1×R2×R3=0.9×0.8×0.7=0.504，計算機系統(tǒng)的可靠性約為0.5。23.內(nèi)存單元按字節(jié)編址，地址0000A000H0000BFFFH共有()個存儲單元。A、8192KB、1024KC、13KD、8K答案：D解析：根據(jù)快速計算公式，BfffH-A000H=1，化為十進制數(shù)字還是1.代入公式（1+1）*fffh=2*4K=8K。24.若CPU要執(zhí)行的指令為：MOVR1，#45（即將數(shù)值45傳送到寄存器R1中），則該指令中采用的尋址方式為()。A、直接尋址和立即尋址B

15、、寄存器尋址和立即尋址C、相對尋址和直接尋址D、寄存器間接尋址和直接尋址答案：B解析：寄存器尋址是指操作數(shù)在寄存器中，由指令操作碼中的rrr三位的值和PSW中RS1及RS0的狀態(tài)，選中某個工作寄存器區(qū)的某個寄存器，然后進行相應(yīng)的指令操作。立即尋址就是指令當中自帶數(shù)據(jù)，直接讀取，最快；直接尋址就是指令中存放的是地址，直接解析這個地址；間接尋址就只指令中存放的是地址的地址，或者是存放地址的寄存器，最慢。25.某計算機系統(tǒng)由下圖所示的部件構(gòu)成，假定每個部件的千小時可靠度為R，則該系統(tǒng)的千小時可靠度為（）。A、R+2R/3B、R+R2/3C、R+(1-(1-R)2)D、R(1-(1-R)2)答案：D解

16、析：并行的可靠度=1-(1-R)(1-R)=1-（1-R）2并行之后當做單個部件，再串聯(lián)?？偪煽慷?(1-(1-R)2)*R26.主存和CPU之間增加高速緩存的目的是_。A、解決CPU和主存之間的速度匹配問題B、擴大主存容量C、既擴大主存容量，又提高了存取速度D、擴大輔存容量答案：A解析：通常CPU的速度要比主存的速度高很多，為了解決他們之間的速度差的問題。27.計算機運行過程中，CPU需要與外設(shè)進行數(shù)據(jù)交換。采用（）控制技術(shù)時，CPU與外設(shè)可并行工作。A、程序查詢方式和中斷方式B、中斷方式和DMA方式C、程序查詢方式和DMA方式D、程序查詢方式、中斷方式和DMA方式答案：B解析：DMA（DI

17、RECTMEMORYACCESS）即直接存儲器存取，是指外部設(shè)備不通過CPU而直接與系統(tǒng)內(nèi)存交換數(shù)據(jù)的接口技術(shù)。要把外設(shè)的數(shù)據(jù)讀入內(nèi)存或把內(nèi)存的數(shù)據(jù)傳送到外設(shè)，一般都要通過CPU控制完成，如CPU程序查詢或中斷方式。利用中斷進行數(shù)據(jù)傳送，可以大大提高CPU的利用率。2:中斷方式是由CPU通過中斷服務(wù)程序來傳送，每次要保護斷點，保護現(xiàn)場需要多條指令，每條指令要有取指和執(zhí)行時間。為了充分利用CPU的高速性能和實時操作的要求，一般中斷服務(wù)程序要求是盡量的簡短。CPU與外設(shè)可以并行工作。3程序查詢方式：完全由CPU執(zhí)行程序來完成，因此CPU和外設(shè)不能同時工作，效率較低。參考答案：B28.DMA工作方式

18、下，在（）之間建立了直接的數(shù)據(jù)通路。A、CPU與外設(shè)B、CPU與主存C、主存與外設(shè)D、外設(shè)與外設(shè)答案：C解析：在DMA控制方式下，若CPU處理I/O事件時有大量數(shù)據(jù)需要處理時，通常不使用中斷，而采用DMA方式，所謂的DMA方式，是指在傳輸數(shù)據(jù)時將從一個地址空間復(fù)制到另一個地址空間的過程中，只要CPU初始化這個傳輸動作，傳輸動作的具體操作由DMA控制器來實行和完成，這個過程中不需要CPU參與，數(shù)據(jù)傳送完畢后再把信息反饋給CPU，這樣就極大地減輕了CPU的負擔(dān)，節(jié)省系統(tǒng)資源，提高I/O系統(tǒng)處理數(shù)據(jù)的能力，并減少CPU的周期浪費。29.以下關(guān)于中斷的說法中正確的是（）A、中斷響應(yīng)時間是指計算機接收到

19、中斷信號到操作系統(tǒng)作出響應(yīng)，并完成轉(zhuǎn)入中斷服務(wù)程序的時間B、中斷控制由專門的中斷控制器進行處理，無需CPU參與C、中斷向量是的中斷服務(wù)程序執(zhí)行成功與否的狀態(tài)標記D、中斷響應(yīng)時間是CPU發(fā)出中斷查詢信號所需要的時間答案：A解析：中斷響應(yīng)時間是指計算機接收到中斷信號到操作系統(tǒng)作出響應(yīng)，并完成切換轉(zhuǎn)入中斷服務(wù)程序的時間，中斷響應(yīng)必須由處理器進行現(xiàn)場保存和恢復(fù)操作。其包含硬件對中斷信號的反應(yīng)時間和軟件對中斷信號的反應(yīng)時間。30.內(nèi)存按字節(jié)編址。若用存儲容量為32Kx8bit的存儲器芯片構(gòu)成地址從A0000H到DFFFFH的內(nèi)存，則至少需要（）片芯片。A、4B、8C、16D、32答案：B解析：學(xué)會用快速

20、計算，代入公式即可。DFFFFH-A0000H=3FFFFH，對應(yīng)FFFF是64KB，因此代入公式（3+1）*64KB=256K*8bit（一字節(jié)=8bit）。256K*8bit/32k*8bit=831.某計算機系統(tǒng)的可靠性結(jié)構(gòu)是如下圖所示的雙重串并聯(lián)結(jié)構(gòu)，若所構(gòu)成系統(tǒng)的每個部件的可靠度為09，即R=09，則系統(tǒng)的可靠度為（）。A、0.9997B、0.9276C、0.9639D、0.6561答案：C解析：兩個部件串聯(lián)的可靠性R2=R×R=0.81，再將兩組串聯(lián)部件并聯(lián)的可靠性是：-(1-R2)(1-R2)=1-0.19×0.19=0.9639。32.某四級指令流水線分別完

21、成取指、取數(shù)、運算、保存結(jié)果四步操作。若完成上述操作的時間依次為8ns、9ns、4ns、8ns，則該流水線的操作周期應(yīng)至少為()nsA、4B、8C、9D、33答案：C解析：流水線的操作周期是指令中操作時間最長的那一段。33.某計算機系統(tǒng)的顯示分辨率為1024×1024，24位真彩色，則刷新存儲器的存儲容量是_。A、1MBB、2MBC、3MBD、24MB答案：C解析：顯示系統(tǒng)的每一副圖像的分辨率為1024*1024，也就是有1024*1024個像素點，每一個像素點的顏色是24bit，也就是24/8=3字節(jié),因此一副圖像的大小至少有3*1024*1024=3MB。34.為了便于實現(xiàn)多級中

22、斷，使用（）來保護斷點和現(xiàn)場最有效。A、ROMB、中斷向量表C、通用寄存器D、堆棧答案：D解析：在多級中斷中也使用中斷堆棧保存現(xiàn)場信息。使用堆棧保存現(xiàn)場的好處是：（1）控制邏輯簡單，保存和恢復(fù)現(xiàn)場的過程按先進后出順序進行；（2）每一級中斷不必單獨設(shè)置現(xiàn)場保護區(qū)，各級中斷現(xiàn)場可按其順序放在同一個棧里。35.內(nèi)存按字節(jié)編制從A5000H到DCFFFH的區(qū)域其存儲容量為（）。A、123KBB、180KBC、223KBD、224KB答案：D解析：該題可全部化為2進制計算或直接使用十六進制計算，下面以十六進制為例：1求二者之間容量，前后相減，由于首尾字節(jié)本身要占用位置，因此注意要加個1，結(jié)果為十六進制。

23、DCFFFH-A5000H+1=38000H，2.十六進制轉(zhuǎn)十進制。3*164+8*163=56*163=56*212=224*210.3.第二步結(jié)果為字節(jié)B，需要轉(zhuǎn)換為KB，因此除以1024，也就是210，最終得224KB。（38000H化成二進制為：111000000000000000=215+216+217=210（32+64+128）=224kB）36.使用圖像掃描儀以300DPI的分辨率掃描一幅3x4英寸的圖片，可以得到（）像素的數(shù)字圖像。A、300x300B、300x400C、900x4D、900x1200答案：D37.在程序運行過程中，CPU需要將指令從內(nèi)存中取出并加以分析和執(zhí)行

24、。CPU依據(jù)（）來區(qū)分在內(nèi)存中以二進制編碼形式存放的指令和數(shù)據(jù)。A、指令周期的不同階段B、指令和數(shù)據(jù)的尋址方式C、指令操作碼的譯碼結(jié)果D、指令和數(shù)據(jù)所在的存儲單元答案：A解析：馮諾依曼計算機中根據(jù)指令周期的不同階段來區(qū)分從存儲器取出的是指令還是數(shù)據(jù)，取指周期取出的是指令，執(zhí)行周期取出的是數(shù)據(jù)。38.在CPU中，（）可用于傳送和暫存用戶數(shù)據(jù)，為ALU執(zhí)行算術(shù)邏輯運算提供工作區(qū)。A、程序計數(shù)器B、累加寄存器C、程序狀態(tài)寄存器D、地址寄存器答案：B解析：為了保證程序(在操作系統(tǒng)中理解為進程)能夠連續(xù)地執(zhí)行下去，CPU必須具有某些手段來確定下一條指令的地址。而程序計數(shù)器正是起到這種作用，所以通常又稱為

25、指令計數(shù)器。在程序開始執(zhí)行前，必須將它的起始地址，即程序的一條指令所在的內(nèi)存單元地址送入PC，因此程序計數(shù)器（PC）的內(nèi)容即是從內(nèi)存提取的第一條指令的地址。當執(zhí)行指令時，CPU將自動修改PC的內(nèi)容，即每執(zhí)行一條指令PC增加一個量，這個量等于指令所含的字節(jié)數(shù)，以便使其保持的總是將要執(zhí)行的下一條指令的地址。狀態(tài)寄存器：用來標識協(xié)處理器中指令執(zhí)行情況的，它相當于CPU中的標志位寄存器。累加寄存器：主要用來保存操作數(shù)和運算結(jié)果等信息，從而節(jié)省讀取操作數(shù)所需占用總線和訪問存儲器的時間。地址寄存器：可作為存儲器指針。39.由于內(nèi)網(wǎng)P2P、視頻流媒體、網(wǎng)絡(luò)游戲等流量占用過大，影響網(wǎng)絡(luò)性能，可以采用（）來保障

26、正常的Web及郵件流量需求。A、使用網(wǎng)閘B、升級核心交換機C、部署流量控制設(shè)備D、部署網(wǎng)絡(luò)安全審計設(shè)備答案：C40.計算機采用分級存儲體系的主要目的是為了解決（3）的問題。A、主存儲容量不足B、存儲器讀寫可靠性C、外設(shè)訪問效率D、存儲容量、成本和速度之間的矛盾答案：D解析：計算機分級存儲體系目前最常用的是三級存儲體系，CPU-CaChe（高速緩存）-主存-輔存，其中CaChe是用于解決存取速度不夠快，輔存是用于解決存儲容量不夠大，二者結(jié)合可在容量和速度實現(xiàn)提升的情況下盡可能的減少價格和成本。41.某指令流水線由5段組成，第1、3、5段所需時間為t，第2、4段所需時間分別為3t、2t，如下圖所示

27、，那么連續(xù)輸入n條指令時的吞吐率（單位時間內(nèi)執(zhí)行的指令個數(shù)）TP為（）。A、AB、BC、CD、D答案：B解析：TP=指令總數(shù)÷執(zhí)行這些指令所需要的總時間。執(zhí)行這些指令所需要的總時間=（t+3t+t+2t+t）+3（n-1)t42.以下關(guān)于CPU的敘述中，錯誤的是（）。A、CPU產(chǎn)生每條指令的操作信號并將操作信號送往相應(yīng)的部件進行控制B、程序控制器PC除了存放指令地址，也可以臨時存儲算術(shù)/邏輯運算結(jié)果C、CPU中的控制器決定計算機運行過程的自動化D、指令譯碼器是CPU控制器中的部件答案：B解析：PC不可以存儲算術(shù)/邏輯運算結(jié)果。43.在存儲體系中位于主存與CPU之間的高速緩存(Cach

28、e)用于存放主存中部分信息的副本，主存地址與Cache地址之間的轉(zhuǎn)換工作()。A、由系統(tǒng)軟件實現(xiàn)B、由硬件自動完成C、由應(yīng)用軟件實現(xiàn)D、由用戶發(fā)出指令完成答案：B解析：cache地址映射由硬件完成。44.寄存器間接尋址方式中，操作數(shù)處在()。A、通用寄存器B、貯存單元C、程序計數(shù)器D、堆棧答案：B解析：寄存器間接尋址是將指定的寄存器內(nèi)容為地址，由該地址所指定的單元內(nèi)容作為操作數(shù)。因此操作數(shù)在存儲單元中。45.在指令系統(tǒng)的各種尋址方式中，獲取操作數(shù)最快的方式是()A、直接尋址B、間接尋址C、立即尋址D、寄存器尋址答案：C解析：立即數(shù)尋址執(zhí)行速度最快，因為這種尋址方式，取指令時操作數(shù)也一起取出，不

29、需要再次取操作數(shù)，所以執(zhí)行速度最快。46.下列關(guān)于流水線方式執(zhí)行指令的敘述中，不正確的是()。A、流水線方式可提高單條指令的執(zhí)行速度B、流水線方式下可同時執(zhí)行多條指令C、流水線方式提高了各部件的利用率D、流水線方式提高了系統(tǒng)的吞吐率答案：A解析：單條指令的執(zhí)行速度是不變的，必須進過幾個指令的執(zhí)行過程，但是可以同時執(zhí)行多條指令提高速度。47.以下關(guān)于采用一位奇校驗方法的敘述中，正確的是()。A、若所有奇數(shù)位出錯，則可以檢測出該錯誤但無法糾正錯誤B、若所有偶數(shù)位出錯，則可以檢測出該錯誤并加以糾正C、若有奇數(shù)個數(shù)據(jù)位出錯，則可以檢測出該錯誤但無法糾正錯誤D、若有偶數(shù)個數(shù)據(jù)位出錯，則可以檢測出該錯誤并

30、加以糾正答案：C解析：用于判斷接收的數(shù)據(jù)中1的位數(shù)是否為奇數(shù)。48.若每一條指令都可以分解為取指、分析和執(zhí)行三步。已知取指時間t取指=5t，分析時間t分析=2t，執(zhí)行時間t執(zhí)行=5t。則執(zhí)行500條指令時的加速比是（）A、2B、2.21C、2.39D、3答案：C解析：流水線的加速比是指完成同樣一批任務(wù)，不使用流水線即順序執(zhí)行所用的時間與使用流水線所用的時間之比。如果不使用流水線所用的時間為T0，使用流水線的執(zhí)行時間為Tk，則流水線的加速比為：S=T0/Tk不使用流水線所用的時間為T0=500*（5+2+5）=6000t。使用流水線的執(zhí)行時間為Tk=500*5t+5t+2t=2507t加速比：=

31、6000t/2507t=2.3949.若每一條指令都可以分解為取指、分析和執(zhí)行三步。已知取指時間t取指=5t，分析時間t分析=2t，執(zhí)行時間t執(zhí)行=5t。則執(zhí)行500條指令時的加速比是（）A、2B、2.21C、2.39D、3答案：C解析：流水線的加速比是指完成同樣一批任務(wù)，不使用流水線即順序執(zhí)行所用的時間與使用流水線所用的時間之比。如果不使用流水線所用的時間為T0，使用流水線的執(zhí)行時間為Tk，則流水線的加速比為：S=T0/Tk不使用流水線所用的時間為T0=500*（5+2+5）=6000t。使用流水線的執(zhí)行時間為Tk=500*5t+5t+2t=2507t加速比：=6000t/2507t=2.3

32、950.頁式虛擬存儲系統(tǒng)的邏輯地址是由頁號和頁內(nèi)地址兩部分組成，地址變換過程如下圖所示。假定頁面的大小為8K，圖中所示的十進制邏輯地址9612經(jīng)過地址變換后，形成的物理地址a應(yīng)為十進制（）A、42380B、25996C、9612D、8192答案：B解析：每頁8K（十六進制）=8192（十進制），9612（十進制）=8192（十進制）+1420（十進制）。從地址映射表可以看到頁1對應(yīng)物理塊3，因此地址9612（十進制）的物理存儲位置=8192（十進制）×3+1420（十進制）=25996。51.CPU響應(yīng)中斷的時間是（）。A、程序執(zhí)行結(jié)束B、取指周期結(jié)束C、執(zhí)行周期結(jié)束D、間址周期結(jié)束

33、答案：C解析：CPU在同時滿足下列兩個條件時，響應(yīng)中斷：IF=1(對非屏蔽中斷，沒有此項要求)；現(xiàn)行指令執(zhí)行完。CPU在每一個指令周期的最終一個總線周期的最終一個時鐘周期的開始采樣中斷請求輸入線，若有中斷請求，則下一步不進入取指令周期，而進入中斷響應(yīng)周期。之所以把一條指令執(zhí)行完作為響應(yīng)中斷的條件，是因為中斷響應(yīng)周期以及中斷服務(wù)程序要占用CPU資源。如果在執(zhí)行一條指令的中間響應(yīng)中斷，則指令的當前狀態(tài)既不能保存也無法加以恢復(fù)。與此相對比，DMA操作是在DMA控制器的作用下進行的，不占用CPU資源，所以在一條指令執(zhí)行中間、當前總線周期結(jié)束即可進入DMA周期。這兩個時間是軟考中經(jīng)?？嫉降母拍?。52.采

34、用n位補碼(包含一個符號位)表示數(shù)據(jù)，可以直接表示數(shù)值()。A、2nB、-2nC、2n-1D、-2n-1答案：D解析：正數(shù)的補碼與原碼一樣；負數(shù)的補碼是對其原碼（除符號位外）按各位取反，并在末位補加1而得到的。因此N位（含1bit符號位）的補碼表示的范圍：-2(n-1)2(n-1)-1，本題中53.操作數(shù)所處的位置，可以決定指令的尋址方式。操作數(shù)包含在指令中，尋址方式（請作答此空）；操作數(shù)在寄存器中，尋址方式為（）；操作數(shù)的地址在寄存器中，尋址方式為（）。A、立即尋址B、直接尋址C、寄存器尋址D、寄存器間接尋址答案：A解析：操作數(shù)作為指令的一部分而直接寫在指令中，這種尋址方式稱為立即數(shù)尋址方式

35、。指令所要的操作數(shù)已存儲在某寄存器中，或把目標操作數(shù)存入寄存器，把在指令中指出所使用寄存器的尋址方式稱為寄存器尋址方式。操作數(shù)在存儲器中，操作數(shù)的有效地址用SI、DI、BX和BP四個寄存器之一來指定，稱這種尋址方式為寄存器間接尋址方式。指令所要的操作數(shù)存放在內(nèi)存中，在指令中直接給出該操作數(shù)的有效地址，這種尋址方式為直接尋址方式。54.操作數(shù)所處的位置，可以決定指令的尋址方式。操作數(shù)包含在指令中，尋址方式（）；操作數(shù)在寄存器中，尋址方式為（請作答此空）；操作數(shù)的地址在寄存器中，尋址方式為（）。A、立即尋址B、相對尋址C、寄存器尋址D、寄存器間接尋址答案：C解析：操作數(shù)作為指令的一部分而直接寫在指

36、令中，這種尋址方式稱為立即數(shù)尋址方式。指令所要的操作數(shù)已存儲在某寄存器中，或把目標操作數(shù)存入寄存器，把在指令中指出所使用寄存器的尋址方式稱為寄存器尋址方式。操作數(shù)在存儲器中，操作數(shù)的有效地址用SI、DI、BX和BP四個寄存器之一來指定，稱這種尋址方式為寄存器間接尋址方式。指令所要的操作數(shù)存放在內(nèi)存中，在指令中直接給出該操作數(shù)的有效地址，這種尋址方式為直接尋址方式。55.計算機指令一般包括操作碼和地址碼兩部分，為分析執(zhí)行一條指令，其（）A、A.操作碼應(yīng)存入指令寄存器（IR），地址碼應(yīng)存入程序計數(shù)器(PC)。B、操作碼應(yīng)存入程序計數(shù)器(P地址碼應(yīng)存入指令寄存器（IR）。C、操作碼和地址碼都應(yīng)存入指

37、令寄存器。D、操作碼和地址碼都應(yīng)存入程序計數(shù)器。答案：C解析：指令寄存器（IR）用來保存當前正在執(zhí)行的一條指令。當執(zhí)行一條指令時，先把它從內(nèi)存取到數(shù)據(jù)寄存器（DR）中，然后再傳送至IR。指令劃分為操作碼和地址碼字段，由二進制數(shù)字組成。為了執(zhí)行任何給定的指令，必須對操作碼進行測試，以便識別所要求的操作。指令譯碼器就是做這項工作的。指令寄存器中操作碼字段的輸出就是指令譯碼器的輸入。操作碼一經(jīng)譯碼后，即可向操作控制器發(fā)出具體操作的特定信號。56.CPU的操作指令中，若操作數(shù)包含在指令中，則對應(yīng)的尋址方式（）A、立即尋址B、直接尋址C、寄存器尋址D、寄存器間接尋址答案：A解析：操作數(shù)作為指令的一部分而

38、直接寫在指令中，這種尋址方式稱為立即數(shù)尋址方式。57.計算機在一個指令周期的過程中，為從內(nèi)存讀取指令操作碼，首先要將（）的內(nèi)容送到地址總線上。A、通用寄存器（GR）B、程序計數(shù)器（PC、.指令寄存器（IR）D、狀態(tài)寄存器（PSW）答案：B解析：計算機執(zhí)行指令都有三個階段。即取指令-分析指令-執(zhí)行指令。其中取指令的任務(wù)是：根據(jù)程序計數(shù)器PC中的值從程序存儲器讀出該行指令，送到指令寄存器。58.若某系統(tǒng)的內(nèi)存按雙字節(jié)編址（每個字節(jié)16bit），地址從B5000H到DCFFFH共有多少雙字節(jié)？若用存儲容量為16K×8bit的存儲芯片構(gòu)成該內(nèi)存，至少需要（）片芯片？A、5B、8C、10D、2

39、0答案：D解析：這種題實際上是考察考生對內(nèi)存地址表示的理解，屬于套用公式的計算型題目。內(nèi)存容量=DCFFFB5000+1就可以得出具體的容量大小，再除以1024化為K，也可以用（DC-B5+1）*4K=（28）（注意28是16進制數(shù)）*4K，將16進制數(shù)28化為10進制，就是40.應(yīng)付共有160K×16bit。因為芯片是按照雙字節(jié)編址的，而芯片的容量是16K×8bit，所以只要（160×16）/（16×8）=20片才能實現(xiàn)。59.如果主存容量為4GB，且按字節(jié)編址，表示該主存地址至少應(yīng)需要（）位。A、16B、20C、24D、32答案：D解析：4GB=2的

40、32次方。60.（）不屬于計算機控制器中的部件。A、指令寄存器IRB、程序計數(shù)器PCC、算術(shù)邏輯單元ALUD、程序狀態(tài)字寄存器PSW答案：C解析：ALU屬于運算器，不屬于控制器。61.虛擬存儲體系是由（）兩級存儲器構(gòu)成A、主存輔存B、寄存器CacheC、寄存器主存D、Cache主存答案：A62.在CPU與主存之間設(shè)置高速緩沖存儲器Cache，其目的是為了（）A、擴大主存的存儲容量B、提高CPU對主存的訪問效率C、既擴大主存容量又提高存取速度D、提高外存儲器的速度答案：B解析：Cache是不具有擴大主存容量功能的，更不可能提高外存的訪問速度。但Cache的訪問速度是在CPU和內(nèi)存之間，可以提高C

41、PU對內(nèi)存的訪問效率。63.內(nèi)存按字節(jié)編址，地址從B4000H到DBFFFH，共有（）個字節(jié)。A、80KB、96KC、160KD、192K答案：C解析：DBFFFH-B4000H+1=28000H=160K。64.集線器與網(wǎng)橋的區(qū)別是（）A、集線器不能檢測發(fā)送沖突，而網(wǎng)橋可以檢測沖突B、集線器是物理層設(shè)備，而網(wǎng)橋是數(shù)據(jù)鏈路層設(shè)備C、網(wǎng)橋只有兩個端口，而集線器是一種多端口網(wǎng)橋D、網(wǎng)橋是物理層設(shè)備，二集線器是數(shù)據(jù)鏈路層設(shè)備答案：B解析：網(wǎng)橋是兩個端口，一般基于軟件實現(xiàn)，基于Mac地址過濾幀，是數(shù)據(jù)鏈路層設(shè)備；集線器是多端口的中繼器，是物理層的設(shè)備，集線器只是簡單的轉(zhuǎn)發(fā)比特流，從一個端口接收的比特流

42、，會向所有其它端口轉(zhuǎn)發(fā)。65.CPU響應(yīng)DMA請求是在（）結(jié)束時。A、一條指令執(zhí)行B、一段程序C、一個時鐘周期D、一個總線周期答案：D解析：DMA（DirectMemoryAccess）方式，也稱為成組數(shù)據(jù)傳送方式，或直接內(nèi)存操作。一個設(shè)備接口試圖通過總線直接向另一個設(shè)備發(fā)送數(shù)據(jù)（一般是大批量的數(shù)據(jù)）的步驟包括：1)外設(shè)通過DMA的一種專門接口電路DMA控制器（DMAC）向CPU提出接管總線控制權(quán)的總線請求2)CPU收到該請求，在當前的總線周期結(jié)束后，會按DMA信號的優(yōu)先級和提出DMA請求的先后順序響應(yīng)DMA信號，并讓出總線控制權(quán)3)外設(shè)獲得總線控制權(quán)，并在DMA控制器的管理下實現(xiàn)外設(shè)和存儲器

43、數(shù)據(jù)的直接交換，而不需CPU干預(yù)4)數(shù)據(jù)傳送完畢后，外設(shè)接口向CPU發(fā)送DMA結(jié)束信號，并交還總線控制權(quán)。66.內(nèi)存按字節(jié)編址，地址從B4000H到DBFFFH，共有160K個字節(jié)。若用存儲容量為32K×8bit的存儲芯片構(gòu)成該內(nèi)存，至少需要（）片。A、2B、5C、8D、10答案：B解析：160K/32K=5。67.DMA工作方式下，在（）之間建立了直接的數(shù)據(jù)通路。A、CPU與外設(shè)B、CPU與主存C、主存與外設(shè)D、外設(shè)與外設(shè)答案：C68.常用的虛擬存儲器由（）兩級存儲器組成A、主存輔存B、Cache主存C、Cache輔存D、主存硬盤答案：A解析：從虛存的概念可以看出，主存-輔存的訪問

44、機制與cache-主存的訪問機制是類似的。這是由cache存儲器、主存和輔存構(gòu)成的三級存儲體系中的兩個層次。cache和主存之間以及主存和輔存之間分別有輔助硬件和輔助軟硬件負責(zé)地址變換與管理，以便各級存儲器能夠組成有機的三級存儲體系。cache和主存構(gòu)成了系統(tǒng)的內(nèi)存，而主存和輔存依靠輔助軟硬件的支持構(gòu)成了虛擬存儲器。69.DMA工作方式下，在（）之間建立了直接的數(shù)據(jù)通路。A、CPU與外設(shè)B、CPU與主存C、主存與外設(shè)D、外設(shè)與外設(shè)答案：C解析：在DMA控制方式下，若CPU處理I/O事件時有大量數(shù)據(jù)需要處理時，通常不使用中斷，而采用DMA方式，所謂的DMA方式，是指在傳輸數(shù)據(jù)時將從一個地址空間復(fù)

45、制到另一個地址空間的過程中，只要CPU初始化這個傳輸動作，傳輸動作的具體操作由DMA控制器來實行和完成，這個過程中不需要CPU參與，數(shù)據(jù)傳送完畢后再把信息反饋給CPU，這樣就極大地減輕了CPU的負擔(dān)，節(jié)省系統(tǒng)資源，提高I/O系統(tǒng)處理數(shù)據(jù)的能力，并減少CPU的周期浪費。70.在（）校驗方法中，采用模2運算來構(gòu)造校驗位A、水平奇偶B、垂直奇偶C、海明碼D、循環(huán)冗余答案：D解析：只有CRC運算中使用了模2除運算。71.若CPU要執(zhí)行的指令為：MOVR1,#45（即將數(shù)值45傳送到寄存器R1中），則該指令中采用的尋址方式為（）。A、直接尋址和立即尋址B、寄存器尋址和立即尋址C、相對尋址和直接尋址D、寄

46、存器間接尋址和直接尋址答案：B解析：這題我們上課剛好講過幾個不同尋址的特點。72.計算機中主存儲器主要由存儲體、控制線路、地址寄存器、數(shù)據(jù)寄存器和（）組成A、地址譯碼電路B、地址和數(shù)據(jù)總線C、微操作形成部件D、指令譯碼器答案：A解析：主存儲器一般由地址寄存器、數(shù)據(jù)寄存器、存儲體、控制線路和地址譯碼電路等部分組成。（1）地址寄存器（MAR）：用來存放要訪問的存儲單元的地址碼，其位數(shù)決定了其可尋址的存儲單元的個數(shù)M，即M=2N。（2）數(shù)據(jù)寄存器（MDR）：用來存放要寫入存儲體中的數(shù)據(jù)或從存儲體中讀取的數(shù)據(jù)。（3）存儲體：存放程序和數(shù)據(jù)的存儲空間。（4）譯碼電路：根據(jù)地址譯碼器中的地址碼在存儲體中找

47、到相應(yīng)的存儲單元。（5）控制線路：根據(jù)讀寫命令控制主存儲器各部分的相應(yīng)操作。73.總線復(fù)用方式可以（）。A、提高總線的傳輸帶寬B、增加總線的功能C、減少總線中信號線的數(shù)量D、提高CPU利用率答案：C解析：總線（Bus）是連接計算機有關(guān)部件的一組信號線，是計算機中用來傳送信息的公共通道。通過總線，計算機內(nèi)的各部件之間可以相互通信，而不是任意兩個部件之間直連，從而大大提高系統(tǒng)的可擴展性?？偩€復(fù)用，指的是數(shù)據(jù)和地址在同一個總線上傳輸?shù)姆绞?。這種方式可以減少總線中信號線的數(shù)量。74.若某條無條件轉(zhuǎn)移匯編指令采用直接尋址，則該指令的功能是將指令中的地址碼送入（）。A、PC（程序計數(shù)器）B、AR（地址寄存

48、器）C、AC（累加器）D、ALU（算邏運算單元）答案：A解析：上課專門有講過PC的左右，IR的作用，必須要記住的。這里不要被題目中的無條件轉(zhuǎn)移指令迷惑，不管什么指令，指令的地址都在PC中。75.指令系統(tǒng)中采用不同尋址方式的目的是（）。A、提高從內(nèi)存獲取數(shù)據(jù)的速度B、提高從外存獲取數(shù)據(jù)的速度C、降低操作碼的譯碼難度D、擴大尋址空間并提高編程靈活性答案：D解析：指令系統(tǒng)中采用不同尋址方式的優(yōu)點是縮短指令長度、提高編程靈活性、擴大尋址空間。76.在CPU中，（）不僅要保證指令的正確執(zhí)行，還要能夠處理異常事件。A、運算器B、控制器C、寄存器組D、內(nèi)部總線答案：B解析：在CPU中，控制器由程序計數(shù)器、指

49、令寄存器、指令譯碼器、時序產(chǎn)生器和操作控制器組成，它是發(fā)布命令的“決策機構(gòu)”，即完成協(xié)調(diào)和指揮整個計算機系統(tǒng)的操作。不僅要保證指令的正確執(zhí)行，還要能夠處理異常事件。77.為了便于實現(xiàn)多級中斷，使用（）來保護斷點和現(xiàn)場最有效。A、ROMB、中斷向量表C、通用寄存器D、堆棧答案：D解析：在多級中斷中也使用中斷堆棧保存現(xiàn)場信息。使用堆棧保存現(xiàn)場的好處是：（1）控制邏輯簡單，保存和恢復(fù)現(xiàn)場的過程按先進后出順序進行；（2）每一級中斷不必單獨設(shè)置現(xiàn)場保護區(qū)，各級中斷現(xiàn)場可按其順序放在同一個棧里。78.位于CPU與主存之間的高速緩沖存儲器Cache用于存放部分主存數(shù)據(jù)的拷貝，主存地址與Cache地址之間的轉(zhuǎn)

50、換工作由（）完成。A、硬件B、軟件C、用戶D、程序員答案：A解析：緩存是位于CPU與內(nèi)存之間的高速存儲器，通常其容量比內(nèi)存小，但速度卻比內(nèi)存快，甚至接近CPU的工作速度。緩存主要是為了解決CPU運行速度與內(nèi)存讀寫速度之間不匹配的問題。緩存容量的大小是CPU性能的重要指標之一。緩存的結(jié)構(gòu)和大小對CPU速度的影響非常大。主存地址與緩存地址之間的轉(zhuǎn)換工作由硬件完成。79.內(nèi)存按字節(jié)編址從A5000H到DCFFFH的區(qū)域其存儲容量為（）A、123KBB、180KBC、223KBD、224KB答案：D解析：這種題實際上是考察考生對內(nèi)存地址表示的理解，屬于套用公式的計算型題目。內(nèi)存容量=DCFFFA500

51、0+1就可以得出具體的容量大小，結(jié)果為38000H，再轉(zhuǎn)換為二進制為00111000000000000000，轉(zhuǎn)換為十進制為215+216+217。因為210=1024=1K，所以最終結(jié)果為（25+26+27）K=224K。也可以用快速計算方式進行。具體計算如下題所示。80.Flynn分類法基于信息流特征將計算機分成（）只有理論意義而無實例A、SISDB、MISDC、SIMDD、MIMD答案：B解析：Flynn于1972年提出了計算平臺的Flynn分類法，主要根據(jù)指令流和數(shù)據(jù)流來分類，共分為四種類型的計算平臺。（1）單指令流單數(shù)據(jù)流機器（SISD）SISD機器是一種傳統(tǒng)的串行計算機，它的硬件不

52、支持任何形式的并行計算，所有的指令都是串行執(zhí)行。并且在某個時鐘周期內(nèi)，CPU只能處理一個數(shù)據(jù)流。因此這種機器被稱作單指令流單數(shù)據(jù)流機器。早期的計算機都是SISD機器，如馮諾.依曼架構(gòu)，如IBMPC機，早期的巨型機和許多8位的家用機等。（2）單指令流多數(shù)據(jù)流機器（SIMD）SIMD是采用一個指令流處理多個數(shù)據(jù)流。這類機器在數(shù)字信號處理、圖像處理、以及多媒體信息處理等領(lǐng)域非常有效。Intel處理器實現(xiàn)的MMXTM、SSE（StreamingSIMDExtensions）、SSE2及SSE3擴展指令集，都能在單個時鐘周期內(nèi)處理多個數(shù)據(jù)單元。也就是說我們現(xiàn)在用的單核計算機基本上都屬于SIMD機器。（3

53、）多指令流單數(shù)據(jù)流機器（MISD）MISD是采用多個指令流來處理單個數(shù)據(jù)流。由于實際情況中，采用多指令流處理多數(shù)據(jù)流才是更有效的方法，因此MISD只是作為理論模型出現(xiàn)，沒有投入到實際應(yīng)用之中。（4）多指令流多數(shù)據(jù)流機器（MIMD）MIMD機器可以同時執(zhí)行多個指令流，這些指令流分別對不同數(shù)據(jù)流進行操作。最新的多核計算平臺就屬于MIMD的范疇，例如Intel和AMD的雙核處理器等都屬于MIMD。這道題上課直播沒有講，建議大家看看分析，能區(qū)分就ok。81.以下關(guān)于RISC（精簡指令系統(tǒng)計算機）技術(shù)的敘述中，錯誤的是（）A、指令長度固定、指令種類盡量少B、指令功能強大、尋址方式復(fù)雜多樣C、增加寄存器數(shù)

54、目以減少訪存次數(shù)D、用硬布線電路實現(xiàn)指令解碼,快速完成指令譯碼答案：B解析：設(shè)計思路對指令數(shù)目和尋址方式都做了精簡，使其實現(xiàn)更容易，指令并行執(zhí)行程度更好，編譯器的效率更高,特點是所有指令的格式都是一致的，所有指令的指令周期也是相同的，并且采用流水線技術(shù)。在中高檔服務(wù)器中采用RISC指令的CPU82.計算機執(zhí)行指令的過程中，需要由（）產(chǎn)生每條指令的操作信號并將信號送往相應(yīng)的部件進行處理，以完成指定的操作A、CPU的控制器B、CPU的運算器C、DMA控制器D、Cache控制器答案：A解析：控制器由程序計數(shù)器、指令寄存器、指令譯碼器、時序產(chǎn)生器和操作控制器組成，它是發(fā)布命令的“決策機構(gòu)”，即完成協(xié)調(diào)

55、和指揮整個計算機系統(tǒng)的操作。它的主要功能有：從內(nèi)存中取出一條指令，并指出下一條指令在內(nèi)存中的位置；對指令進行譯碼或測試，并產(chǎn)生相應(yīng)的操作控制信號，以便啟動規(guī)定的動作；83.DMA控制方式是在（）之間直接建立數(shù)據(jù)通路進行數(shù)據(jù)的交換處理A、CPU與主存B、CPU與外設(shè)C、主存與外設(shè)D、外設(shè)與外設(shè)答案：C解析：DMA模式下，CPU只須向DMA控制器下達指令，讓DMA控制器來處理數(shù)的傳送，數(shù)據(jù)傳送完畢再把信息反饋給CPU，這樣就很大程度上減輕了CPU資源占有率。DMA控制外設(shè)與主存之間的數(shù)據(jù)傳送，無需CPU的干預(yù)，DMA只是借用了一點CPU的時間而已.DMA傳送方式的優(yōu)先級高于程序中斷84.在CPU中，執(zhí)行數(shù)邏運算時必須測試中間結(jié)果的正確性，如被零除時必須報錯。CPU是通過（）記錄程序的中間狀態(tài)。A、PCB、PSWC、AXD、IR答案：B解析：CPU中的寄存器通常分為存放數(shù)據(jù)的寄存器、存放地址的寄存器、存放控制信息的寄存器、存放狀態(tài)信息的寄存器和其他寄存器等類型。程序計數(shù)器用于存放指令的地址。令當程序順序執(zhí)行時，每取出一條指令，PC內(nèi)容自動增加一個值，指向下一條要取的指令。當程序出現(xiàn)轉(zhuǎn)移時，則將轉(zhuǎn)移地址送入PC，然后由PC指向新的程序地址。程序狀態(tài)寄存器用于記錄運算中產(chǎn)生的標志信息，典型的標志為有進位標志位、0標志位、符號標志位、溢出標志位和奇偶標志等。地址寄存器包括程序計數(shù)器