主板各種信號(hào)說(shuō)明非常有用

1、主板上各種信號(hào)說(shuō)明一、CPU接口信號(hào)說(shuō)明1. A31:3#I/OAddress（地址總線）V這組地址信號(hào)定義了CPU的最大內(nèi)存尋址空間為4GB.在地址周期的第一個(gè)子周期中，這些Pin傳輸?shù)氖墙灰椎牡刂?，在地址周期的第二個(gè)子周期中，這些Pin傳輸?shù)氖沁@個(gè)交易的信息類型.2. A20M#IAdress-20Mask（地址位20屏蔽）V此信號(hào)由ICH（南橋）輸出至CPU的信號(hào).它是讓CPU在RealMode（真實(shí)模式）時(shí)仿真8086只有1MByte（1兆字節(jié)）地址空間，當(dāng)超過(guò)1Mbyte位空間時(shí)A20M#為L(zhǎng)ow,A20被驅(qū)動(dòng)為0而使地址自動(dòng)折返到第一個(gè)1Mbyte地址空間上.3. ADS#I/OA

2、ddressStrobe（地址選通）v當(dāng)這個(gè)信號(hào)被宣稱時(shí)說(shuō)明在地址信號(hào)上的數(shù)據(jù)是有效的.在一個(gè)新的交易中，所有Bus上的信號(hào)都在監(jiān)控ADS#是否有效，一但ADS#有效，它們將會(huì)作一些相應(yīng)的動(dòng)作，如:奇偶檢查、協(xié)義檢查、地址譯碼等操作.4. ADSTB1:0#I/OAddressStrobesV這兩個(gè)信號(hào)主要用于鎖定A31:3#和REQ4:0#在它們的上升沿和下降沿.相應(yīng)的ADSTB0#負(fù)責(zé)REQ4:0#和A16:3#,ADSTB1#負(fù)責(zé)A31:17#.5. AP1:0#I/OAddressParity（地址奇偶校驗(yàn)）V這兩個(gè)信號(hào)主要用對(duì)地址總線的數(shù)據(jù)進(jìn)行奇偶校驗(yàn).6. BCLK1:0IBusC

3、lock（總線時(shí)鐘）1這兩個(gè)Clock主要用于供應(yīng)在HostBus上進(jìn)行交易所需的Clock.v7.BNR#I/OBlockNextRequest（下一塊請(qǐng)求）v這個(gè)信號(hào)主要用于宣稱一個(gè)總線的延遲通過(guò)任一個(gè)總線代理，在這個(gè)期間，當(dāng)前總線的擁有者不能做任何一個(gè)新的交易.8. BPRI#IBusPriorityRequest（總線優(yōu)先權(quán)請(qǐng)求）V這個(gè)信號(hào)主要用于對(duì)系統(tǒng)總線使用權(quán)的仲裁,它必須被連接到系統(tǒng)總線的適當(dāng)Pin.當(dāng)BPRI#有效時(shí)，所有其它的設(shè)備都要停止發(fā)出新的請(qǐng)求,除非這個(gè)請(qǐng)求正在被鎖定.總線所有者要始終保持BPRI#為有效，直到所有的請(qǐng)求都完成才釋放總線的控制權(quán).9. BSEL1:0I/

4、OBusSelect（總線選擇）V這兩組信號(hào)主要用于選擇CPU所需的頻率，下表定義了所選的頻率：10. D63:0#I/OData（數(shù)據(jù)總線）v這些信號(hào)線是數(shù)據(jù)總線主要負(fù)責(zé)傳輸數(shù)據(jù).它們提供了CPU與NB（北橋）之間64Bit的通道.只有當(dāng)DRDY#為L(zhǎng)ow時(shí),總在線的數(shù)據(jù)才為有效，否則視為無(wú)效數(shù)據(jù).11. DBI3:0#I/ODataBusInversion（數(shù)據(jù)總線倒置）v這些信號(hào)主要用于指示數(shù)據(jù)總線的極性,當(dāng)數(shù)據(jù)總在線的數(shù)據(jù)反向時(shí),這些信號(hào)應(yīng)為L(zhǎng)ow.這四個(gè)信號(hào)每個(gè)各負(fù)責(zé)16個(gè)數(shù)據(jù)總線，見(jiàn)下表：12. DBSY#I/ODataBusBusy（數(shù)據(jù)總線忙）V當(dāng)總線擁有者在使用總線時(shí)，會(huì)驅(qū)動(dòng)

5、DBSY#為L(zhǎng)ow表示總線在忙.當(dāng)DBSY#為High時(shí)，數(shù)據(jù)總線被釋放.13.DP3:0#I/ODataParity（數(shù)據(jù)奇偶校驗(yàn)）V這四個(gè)信號(hào)主要用于對(duì)數(shù)據(jù)總在線的數(shù)據(jù)進(jìn)行奇偶校驗(yàn).14. DRDY#I/ODataReady（數(shù)據(jù)準(zhǔn)備）V當(dāng)DRDY#為L(zhǎng)ow時(shí)，指示當(dāng)前數(shù)據(jù)總在線的數(shù)據(jù)是有效的，若為High時(shí)，則總在線的數(shù)據(jù)為無(wú)效.15. DSTBN3:0#I/ODataStrobeDatastrobeusedtolatchinD63:0#:16. DSTBP3:0#I/ODataStrobeDatastrobeusedtolatchinD63:0#:17. FERR#OFloatingP

6、ointError（浮點(diǎn)錯(cuò)誤）v這個(gè)信號(hào)為一CPU輸出至ICH（南橋）的信號(hào).當(dāng)CPU內(nèi)部浮點(diǎn)運(yùn)算器發(fā)生一個(gè)不可遮蔽的浮點(diǎn)運(yùn)算錯(cuò)誤時(shí)，F(xiàn)ERR#被CPU驅(qū)動(dòng)為L(zhǎng)ow.18. GTLREFIGTLReference（GTL參考電壓）這個(gè)信號(hào)用于設(shè)定GTLvBus的參考電壓，這個(gè)信號(hào)一般被設(shè)為Vcc電壓的三分之二.19. IGNNE#IIgnoreNumericError（忽略數(shù)值錯(cuò)誤）V這個(gè)信號(hào)為一ICH輸出至CPU的信號(hào).當(dāng)CPU出現(xiàn)浮點(diǎn)運(yùn)算錯(cuò)誤時(shí)需要此信號(hào)響應(yīng)CPU.IGNNE#為L(zhǎng)ow時(shí),CPU會(huì)忽略任何已發(fā)生但尚未處理的不可遮蔽的浮點(diǎn)運(yùn)算錯(cuò)誤.但若IGNNE#為High時(shí)，又有錯(cuò)誤存在時(shí)

7、,若下一個(gè)浮點(diǎn)指令是FINIT、FCLEXFSAVE等浮點(diǎn)指令中之一時(shí)，CPU會(huì)繼續(xù)執(zhí)行這個(gè)浮點(diǎn)指令但若指令不是上述指令時(shí)CPU會(huì)停止執(zhí)行而等待外部中斷來(lái)處理這個(gè)錯(cuò)誤.20. INIT#IInitialization初始化）3V這個(gè)信號(hào)為一由ICH輸出至CPU的信號(hào)，與Reset功能上非常類似,但與Reset不同的是CPU內(nèi)部L1Cache和浮點(diǎn)運(yùn)算操作狀態(tài)弁沒(méi)被無(wú)效化.但TLB（地址轉(zhuǎn)換參考緩存器）與BTB（分歧地址緩存器）內(nèi)數(shù)據(jù)則被無(wú)效化了.INIT#另一點(diǎn)與Reset不同的是CPU必須等到在指令與指令之間的空檔才會(huì)被確認(rèn)，而使CPU進(jìn)入啟始狀態(tài).21. INTRIProcessorInt

8、errupt（可遮蔽式中斷）n這個(gè)信號(hào)為一由ICH輸出對(duì)CPU提出中斷要求的信號(hào)，外圍設(shè)備需要處理數(shù)據(jù)時(shí)，對(duì)中斷控制器提出中斷要求，當(dāng)CPU偵測(cè)到INTR為High時(shí),CPU先完成正在執(zhí)行的總線周期，然后才開(kāi)始處理INTR中斷要求.22. PROCHOT#I/OProcessorHot（CPU過(guò)溫指示）V當(dāng)CPU的溫度傳感器偵測(cè)到CPU的溫度超過(guò)它設(shè)定的最高度溫度時(shí)，這個(gè)信號(hào)將會(huì)變Low,相應(yīng)的CPU的溫度控制電路就會(huì)動(dòng)作.23. PWRGOODIPowerGood（電源OK）V這個(gè)信號(hào)通常由ICH（南橋）發(fā)給CPU,來(lái)告訴CPU電源已OK,若這個(gè)信號(hào)沒(méi)有供到CPU,CPU將不能動(dòng)作.24.

9、REQ4:0#I/OCommandRequest（命令請(qǐng)求）V這些信號(hào)由CPU接到NB（北橋），當(dāng)總線擁有者開(kāi)始一個(gè)新的交易時(shí)，由它來(lái)定義交易的命令.25. RESET#IReset（重置信號(hào)）V當(dāng)Reset為High時(shí)CPU內(nèi)部被重置到一個(gè)已知的狀態(tài)弁且開(kāi)始從地址0FFFFFFF0H讀取重置后的第一個(gè)指令.CPU內(nèi)部的TLB（地址轉(zhuǎn)換參考緩存器）、BTB（分歧地址緩存器）以及SDC（區(qū)段地址轉(zhuǎn)換高速緩存）當(dāng)重置發(fā)生時(shí)內(nèi)部數(shù)據(jù)全部都變成無(wú)效.26.RS2:0#ResponseStatus（響應(yīng)狀態(tài)）v這些信號(hào)由響應(yīng)方來(lái)驅(qū)動(dòng)，具體含義請(qǐng)看下表：27. STKOCC#OSocketOccupied

10、（CPU插入）v這個(gè)信號(hào)一般由CPU拉到地，在主機(jī)板上的作用主要是來(lái)告訴主機(jī)板CPU是不是第一次插入.若是第一次插入它會(huì)讓你進(jìn)CMOS對(duì)CPU進(jìn)行重新設(shè)定.28. SMI#ISystemManagementInterrupt（系統(tǒng)管理中斷）V此信號(hào)為一由ICH輸出至CPU的信號(hào)，當(dāng)CPU偵測(cè)到SMI#為L(zhǎng)ow時(shí),即進(jìn)入SMM模式（系統(tǒng)管理模式）弁到SMRAM（SystemManagementRAM）中讀取SMI#處理程序，當(dāng)CPU在SMM模式時(shí)NMI、INTR及SMI#中斷信號(hào)都被遮蔽掉，必需等到CPU執(zhí)行RSM（Resume）指令后SMI#、NMI及INTR中斷信號(hào)才會(huì)被CPU認(rèn)可.29.

11、STPCLK#IStopClock（停止時(shí)鐘）V當(dāng)CPU進(jìn)入省電模式時(shí)，ICH（南橋）將發(fā)出這個(gè)信號(hào)給CPU,讓它把它的Clock停止.28. TRDY#I/OTargetReady（目標(biāo)準(zhǔn)備）V當(dāng)TRDY#為L(zhǎng)ow時(shí),表示目標(biāo)已經(jīng)準(zhǔn)備好，可以接收數(shù)據(jù).當(dāng)為High時(shí),Target沒(méi)有準(zhǔn)備好.29. VID4:0OVoltageID（電壓識(shí)別）v這些訊號(hào)主要用于設(shè)定CPU的工作電壓，在主機(jī)板中這些信號(hào)必須被提升到最高3V二、VGA接口信號(hào)說(shuō)明1. HSYNCOCRTHorizontalSynchronization水平同步信號(hào)）5V這個(gè)信號(hào)主要提供CRT水平掃描的信號(hào).2. VSYNCOCRT

12、VerticalSynchronization（垂直同步信號(hào)）這個(gè)信號(hào)主要提供CRT垂直掃描的信號(hào).v3. REDOREDanalogvideooutput（紅色模擬信號(hào)輸出）V這個(gè)信號(hào)主要為CRT提供紅基色模擬視頻信號(hào).4. GREENOGreenanalogvideooutput（綠色模擬彳W號(hào)輸出）這個(gè)信號(hào)主要為CRT提供綠基色模擬視頻信號(hào).v5. BLUEOBlueanalogvideooutput（藍(lán)色模擬信號(hào)輸出）v這個(gè)信號(hào)主要為CRT提供藍(lán)基色模擬視頻信號(hào).6. REFSETIResistorSet（電阻設(shè)置）v這個(gè)信號(hào)將會(huì)連接一顆電阻到地，主要用于內(nèi)部顏色調(diào)色板DAC.這顆電阻

13、的阻值一般為169奧姆,精度為1%.7. DDCA_CLKI/OAnalogDDCClockv這個(gè)信號(hào)連接NB（北橋）與顯示器，這個(gè)Clock屬于I²C接口,它與DDCA_DATA組合使用，用于讀取顯示器的數(shù)據(jù).8. DDCA_DATAI/OAnalogDDCClockv這個(gè)信號(hào)連接NB（北橋）與顯示器，這個(gè)Data與Clock一樣也屬于I²C接口，它與DDCA_CLK組合使用，用于讀取顯示器的數(shù)據(jù).三、AGP接口信號(hào)說(shuō)明1.GPIPE#I/OPipelinedRead（流水線讀）v這個(gè)信號(hào)由當(dāng)前的Master來(lái)執(zhí)行，它可以使用在AGP2.0模式，但不能在A

14、GP3.0的規(guī)范使用.在AGP3.0的規(guī)范中這個(gè)信號(hào)由DBI_HI（DynamicBusInversionHI）代替.2.GSBA7:0SidebandAddress（邊帶地址）這組信號(hào)提供了一個(gè)附加的總線去傳輸?shù)刂泛兔顝腁GPMaster（顯示卡）到GMCH（北橋）.3. GRBF#IReadBufferFull（讀緩存區(qū)滿）這個(gè)信號(hào)說(shuō)明Master是否可以接受先前以低優(yōu)先權(quán)請(qǐng)求的要讀取的期數(shù)據(jù).當(dāng)RBF#為L(zhǎng)ow時(shí)，中裁器將停止以低優(yōu)先權(quán)去讀取數(shù)據(jù)到Master.4. GWBF#IWriteBufferFull（寫(xiě)緩存區(qū)滿）v這個(gè)信號(hào)說(shuō)明Master是否可以準(zhǔn)備接受從核心控制器的快寫(xiě)數(shù)據(jù)

15、當(dāng)WBF#為L(zhǎng)ow時(shí)，中裁器將停止這個(gè)快寫(xiě)數(shù)據(jù)的交易.5. ST2:0OStatusBus（總線狀態(tài)）V這組信號(hào)有三BIT,可以組成八組，每組分別表示當(dāng)前總線的狀態(tài).6. ADSTB0I/OADBusStrobe0（地址數(shù)據(jù)總線選通）這個(gè)信號(hào)可以提供2X的時(shí)序?yàn)锳GP它負(fù)責(zé)總線AD15:0."7. ADSTB0#I/OADBusStrobe0（地址數(shù)據(jù)總線選通）V這個(gè)信號(hào)可以提供4X的時(shí)序?yàn)锳GP它負(fù)責(zé)總線AD15:0.8. ADSTB1I/OADBusStrobe1（地址數(shù)據(jù)總線選通）這個(gè)信號(hào)可以提供2X的時(shí)序?yàn)锳GP它負(fù)責(zé)總線AD31:16.9. ADSTB1#I/OADBusS

16、trobe1（地址數(shù)據(jù)總線選通）V這個(gè)信號(hào)可以提供4X的時(shí)序?yàn)锳GP它負(fù)責(zé)線總AD31:16.10. SB_STBISideBandStrobe（SideBand選通）這個(gè)信號(hào)主要為SBA7:0提供時(shí)序，它總是由AGPMaster驅(qū)動(dòng).11. SB_STB#ISideBandStrobe（SideBand選通）這個(gè)信號(hào)為SBA7：n0提供時(shí)序只在AGP4X模式，它總是由AGPMaster4區(qū)動(dòng).12. CLKOCLOCK（頻率）V為AGP和PCI控制信號(hào)提供參考時(shí)序.13. PME#PowerManagementEvent（電源管理事件）這個(gè)信號(hào)在AGP"協(xié)議中不使用，但是它用在PC

17、I協(xié)議中由操作系統(tǒng)來(lái)管理.關(guān)于PME#的詳細(xì)定義請(qǐng)參加PCI協(xié)議規(guī)范.14. TYPEDET#TypeDetect（類型檢查）V從AGP發(fā)展來(lái)看，有1X、2X、4X和8X四種模式，每種模式所使用的電壓也不盡相同，那AGP控制器怎么知到你插的是什么樣的顯卡呢？就是通過(guò)這個(gè)信號(hào)來(lái)告訴AGPControl的.用這個(gè)信號(hào)來(lái)設(shè)定當(dāng)前顯卡所需的電壓.15. FRAME#I/OFrame（周期框架）在AGP管道傳輸時(shí)這個(gè)信號(hào)不使用，這個(gè)信號(hào)只用在AGP的快寫(xiě)方式.'.16. IRDY#I/OInitiatorReady（起始者備妥）這個(gè)信號(hào)說(shuō)明AGPvMaster已經(jīng)準(zhǔn)備好當(dāng)前交易所需的數(shù)據(jù)，它只用

18、在寫(xiě)操作,AGPMaster不允許插入等待狀態(tài).17. TRDY#I/OTargetReady（目標(biāo)備妥）這個(gè)信號(hào)說(shuō)明AGP"Target已經(jīng)準(zhǔn)備好整個(gè)交易所需要讀的數(shù)據(jù),這個(gè)Target可以插入等待狀態(tài).18. STOP#I/OStop（停止）V這個(gè)信號(hào)在AGP交易時(shí)不使用.對(duì)于快寫(xiě)方式，當(dāng)STOP#為L(zhǎng)ow時(shí),停止當(dāng)前交易.19. DEVSEL#I/ODeviceSelect（設(shè)備選擇）V在AGP交易時(shí)不使用.在快寫(xiě)方式，當(dāng)在一個(gè)交易不能完成時(shí)，它就會(huì)被使用.20. REQ#IRequest（請(qǐng)求）這個(gè)信號(hào)用于向中裁器請(qǐng)求當(dāng)前總線使用權(quán)為開(kāi)始一個(gè)PCIorvAGP交易.21. G

19、NT#OGrant（保證）v當(dāng)中裁器收到Initiator發(fā)出請(qǐng)求后，若當(dāng)前總線為空閑，中裁器就會(huì)通過(guò)GNT#把總線控制權(quán)交給Initiator.22. AD31:0I/OAddressDataBus（數(shù)據(jù)地址總線）v這些信號(hào)用來(lái)傳輸?shù)刂泛蛿?shù)據(jù).23. C/BE3:0#I/OCommand/ByteEnable（命令/位致能）當(dāng)一個(gè)交易開(kāi)始時(shí)，提供命令信息.在AGPMaster做寫(xiě)交易時(shí)，提供有效的位信息.四、Memory接口信號(hào)說(shuō)明1. SCMDCLK5:0ODifferentialDDRClock（時(shí)鐘輸出）vSCMDCLK與SCMDCLK#是差分時(shí)鐘輸出對(duì)，地址和控制信號(hào)都在這個(gè)兩個(gè)Cl

20、ock正負(fù)邊沿的交叉點(diǎn)采樣.每個(gè)DIMM共有三對(duì).2. SCMDCLK5:0#ODifferentialDDRClock（時(shí)鐘輸出）v這個(gè)Clock信號(hào)的意義同上.3. SCS3:0#OChipSelect（芯片選擇）當(dāng)這些信號(hào)有效時(shí)，表示一個(gè)Chip已被選擇了，每個(gè)信號(hào)對(duì)應(yīng)于SDRAM的一行,v4. SMA12:0OMemoryAddress（內(nèi)存地址）v這些信號(hào)主要用于提供多元的行列地址給內(nèi)存.5. SBA1:0OBankAddress（Bank選擇）v這個(gè)些信號(hào)定義了在每個(gè)內(nèi)存行中哪個(gè)Bank被選擇.Bank選擇信號(hào)和內(nèi)存地址信號(hào)聯(lián)合使用可尋址到內(nèi)存的任何單元.6. SRAS#ORowA

21、ddress（行地址）v行地址，它和SCAS#、SWE#一起使用，用來(lái)定義內(nèi)存的命令.7. SCAS#OColumnAddress（列地址）V列地址，它和SRAS#、SWE#一起使用，用來(lái)定義內(nèi)存的命令.8. SWE#OWriteEnable（寫(xiě)允許）寫(xiě)允許信號(hào)，它與SRAS#、SCAS#一起使用，用來(lái)定義內(nèi)存的命令）9. SDQ63:0I/ODataLines（數(shù)據(jù)線）V這些信號(hào)線用于傳輸數(shù)據(jù).10. SDM7:0ODataMask（數(shù)據(jù)屏蔽）當(dāng)在寫(xiě)周期有效時(shí)，在內(nèi)存中傳輸?shù)臄?shù)據(jù)被屏蔽,在這八個(gè)信號(hào)中每個(gè)信號(hào)負(fù)責(zé)八根數(shù)據(jù)線.11. SDQS7:0I/ODataStrobe（數(shù)據(jù)選通）期這些信

22、號(hào)主要用于捕獲數(shù)據(jù).這八個(gè)信號(hào)每個(gè)信號(hào)負(fù)責(zé)八根數(shù)據(jù)線12. SCKE3:0OClockEnable（時(shí)鐘允許）這個(gè)信號(hào)在上電時(shí)對(duì)內(nèi)存進(jìn)行初始化,它們也可以用于關(guān)閉不使用的內(nèi)存數(shù)據(jù)行.五、HUB接口信號(hào)說(shuō)明101. HL10:0I/OPacketData（數(shù)據(jù)包）這些信號(hào)主要用于HubInterface讀寫(xiě)操作時(shí)傳輸數(shù)據(jù)2. HISTRSI/OPacketStrobe（數(shù)據(jù)選通）3. HISTRFI/OPacketStrobeComplement這個(gè)信號(hào)與HISTRS一起在HUBvinteface上傳輸與接收數(shù)據(jù).六、LANLINK接口信號(hào)說(shuō)明1. LAN_CLKILanI/FClock（網(wǎng)絡(luò)時(shí)

23、鐘）這個(gè)信號(hào)由LanvChipset驅(qū)動(dòng)輸出，它的頻率范圍在550Mhz.2. LAN_RXD2:0IReceivedData（接收數(shù)據(jù)）這些信號(hào)是由LanChipset驅(qū)動(dòng)輸出到南橋.v3. LAN_TXD2:0OTransmitData（傳輸數(shù)據(jù)）這些信號(hào)是南橋驅(qū)動(dòng)輸出到LanChipset.v4. LAN_RSTSYNCOLanReset（LanChip復(fù)位信號(hào)）七、EEPROM接口信號(hào)說(shuō)明1. EE_SHCLKOEEPROMShiftClock（EEPROM時(shí)鐘）v這個(gè)信號(hào)由南橋驅(qū)動(dòng)輸出到EEPROM.2. EE_DINIEEPROMDataIn（EEPROM數(shù)據(jù)輸入）這個(gè)信號(hào)是由EE

24、PROM傳數(shù)據(jù)到南橋.v3. EE_DOUTOEEPROMDataOut（EEPROM數(shù)據(jù)輸出）V這個(gè)信號(hào)是由南橋傳數(shù)據(jù)到EEPROM.4. EE_CSOEEPROMChipSelect（片選信號(hào)）當(dāng)這個(gè)信號(hào)有效時(shí)EEPROM被選擇八、PCI接口信號(hào)說(shuō)明111. AD31:0I/OAddressDataBus（地址數(shù)據(jù)總線）v是用來(lái)傳送起始地址.在內(nèi)存或組態(tài)的交易期間，此地址的分辨率是一個(gè)雙字組（DoubleWord）（即地址可被四整除，在讀取或?qū)懭氲慕灰灼陂g，它是一個(gè)字節(jié)特定地址.2. PARI/OParitySignal（同位信號(hào)）v在地址階段完成后一個(gè)頻率，或是所有寫(xiě)入交易的數(shù)據(jù)階段期間

25、,在IDRY#被驅(qū)動(dòng)到僭態(tài)后一個(gè)頻率，由Initiator驅(qū)動(dòng).所有讀取交易的數(shù)據(jù)階段期間，在TRDY#被驅(qū)動(dòng)到僭態(tài)后一個(gè)頻率，它也會(huì)被目前所尋址的Target驅(qū)動(dòng).在地址階段完成后的一個(gè)頻率Initiator將PAR驅(qū)動(dòng)到高或低態(tài)以保證地址總線AD0:31與四條指令/位組致能線C/BE#0:3是偶同位（EvenParity）.3. C/BE3:0#I/OCommand/ByteEnable（指令或字節(jié)致能）由Initiator驅(qū)動(dòng)，在ADBus上傳輸?shù)刂窌r(shí)，用來(lái)表示當(dāng)前要?jiǎng)幼鞯闹噶?在ADvBus上傳輸數(shù)據(jù)時(shí)，用來(lái)表示在目前被尋址之Dword內(nèi)將要被傳輸?shù)淖止?jié),以及用來(lái)傳輸數(shù)據(jù)的數(shù)據(jù)路徑.4

26、. RST#OPCIReset（復(fù)位信號(hào)）當(dāng)重置信號(hào)被驅(qū)動(dòng)成低態(tài)時(shí)，它會(huì)強(qiáng)迫所有PCI組態(tài)緩存器yMaster及Target狀態(tài)機(jī)器與輸出驅(qū)動(dòng)器回到初始化狀態(tài).RST#可在不同步于PCICLK邊緣的狀況下，被驅(qū)動(dòng)或反驅(qū)動(dòng).RST#的設(shè)定也將其它的裝置特定功能初始化，但是這主題超出PCI規(guī)格的范圍.所有PCI輸出信號(hào)必須被驅(qū)動(dòng)成最初的狀態(tài).通常，這表示它們必須是三態(tài)的.5. FRAME#I/OCycleFrame（周期框架）V是由目前的Initiator驅(qū)動(dòng)，它表示交易的開(kāi)始（當(dāng)它開(kāi)始被驅(qū)動(dòng)到12低態(tài)時(shí)）與期間（在它被驅(qū)動(dòng)支低態(tài)期間）,為了碓定是否已經(jīng)取得總線擁有權(quán),Master必須在同一個(gè)PC

27、ICLK信號(hào)的上邊緣，取樣到FRAME#與IRDY#都被反驅(qū)動(dòng)到高態(tài)，且GNT#被驅(qū)動(dòng)到低態(tài).交易可以是由在目前的Initiator與目前所尋址的Target間一到多次數(shù)據(jù)傳輸組成.當(dāng)Initiator準(zhǔn)備完成最后一次數(shù)據(jù)階段時(shí)，F(xiàn)RAME#就會(huì)被反驅(qū)動(dòng)到高態(tài).6. IRDY#I/OInitiatorReady（備妥）Initiator期備妥被目前的BusMaster（交易的Initiator）驅(qū)動(dòng).在寫(xiě)入期間,IRDY#被驅(qū)動(dòng)表示Initiator準(zhǔn)備接收從目前所尋址的Target傳來(lái)的資料.為了確定Master已經(jīng)取得總線擁有權(quán)，它必須在同一個(gè)PCICLK信號(hào)的上升邊緣，取樣到FRAME#

28、與IRDY#都被反驅(qū)動(dòng)到高態(tài)，且GNT#被驅(qū)動(dòng)至U低態(tài).7. TRDY#I/OTargetReady（目標(biāo)備妥）vTarget備妥被目前所尋址的Target驅(qū)動(dòng).當(dāng)Target準(zhǔn)備完成目前的數(shù)據(jù)階段（數(shù)據(jù)傳輸）時(shí),它就會(huì)被驅(qū)動(dòng)到低態(tài).如果在同一個(gè)PCICLK信號(hào)的上升邊緣，Target驅(qū)動(dòng)TRDY#至弘氐態(tài)且Initiator驅(qū)動(dòng)IDRY#到低態(tài)的話，則此數(shù)據(jù)階段便告完成.在讀取期間,TRDY#被驅(qū)動(dòng)表示Target正在驅(qū)動(dòng)有效的數(shù)據(jù)到數(shù)據(jù)總線上.在寫(xiě)入期間,TRDY#被驅(qū)動(dòng)表示Target準(zhǔn)備接收來(lái)自Master的資料.等待狀態(tài)會(huì)被插入到目前的資料階段里，直到取樣到TRDY#與IRDY#者B

29、被耳區(qū)動(dòng)至心氐態(tài)為止.8. STOP#I/OStop（停止）vTarget驅(qū)動(dòng)STOP#到低態(tài)，表示希望Initiator停止目前正在進(jìn)行的交易.9. DEVSEL#I/ODeviceSelect（設(shè)備選擇信號(hào)）13V該信號(hào)有效時(shí)，表示驅(qū)動(dòng)它的設(shè)備已成為當(dāng)前防問(wèn)的目標(biāo)設(shè)備.換言之，該信號(hào)的有效說(shuō)明總在線某處的某一設(shè)備已被選中,如果一個(gè)主設(shè)備啟動(dòng)一個(gè)交易弁且在6個(gè)CLK周期內(nèi)設(shè)有檢測(cè)到DEVSEL#有效，它必須假定目標(biāo)設(shè)備沒(méi)能反應(yīng)或者地址不存在，從而實(shí)施主設(shè)備缺省.10. IDSELIInitializationDeviceSelect（初始化設(shè)備選擇）IDSEL是PCI裝置的一個(gè)輸入端，弁且在

30、存取某個(gè)裝置的組態(tài)緩存器期間，它用來(lái)選擇芯片.v11. LOCK#I/OLock（鎖定）v這是在一個(gè)單元（Atomic）交易序列期間（列如：在讀取/修改/寫(xiě)入操作期間Initiator用來(lái)鎖定（Lock）目前所尋址的Target的.12. REQ#IRequest（請(qǐng)求）V表示管理者要求使用總線，此為一對(duì)一之信號(hào)，每一管理者都有與其相對(duì)應(yīng)之REQ#信號(hào).13. GNT#OGrant（保證）v表示管理者對(duì)總線使用之要求已被同意，此為一對(duì)一之信號(hào)，每一管理者都有與其相對(duì)應(yīng)之GNT#信號(hào).九、SerialATA接口信號(hào)說(shuō)明1. SATA0TXPOSerialATA0Transmit（串行ATA0傳送

31、）2. SATA0TXNOSerialATA0Transmit（串行ATA0傳送）這個(gè)信號(hào)與SATA0TXP組成差分信號(hào)對(duì)，用于傳輸數(shù)據(jù)I3. SATA0RXPISerialATA0Receive（串行ATA0接收）4. SATA0RXNISerialATA0Receive（串行ATA0接收）V這個(gè)信號(hào)與SATA0RXP組成差分信號(hào)對(duì)，用于接收數(shù)據(jù)145. SATARBIASISerialATAResistorBias（串行ATA電阻偏置）6. SATARBIAS#ISerialATAResistorBias（串行ATA電阻偏置）這個(gè)信號(hào)與SATARBIAS一樣外接一顆與GND相接的電阻，為S

32、ATA提供一個(gè)電壓偏置.7. SATALED#ODSATADriveActivityIndicator（SATA讀寫(xiě)指示）V當(dāng)這個(gè)信號(hào)為L(zhǎng)ow時(shí)，表示當(dāng)前的SATA硬盤(pán)正在讀寫(xiě)數(shù)據(jù).十、IDE接口信號(hào)說(shuō)明1. DCS1#ODeviceChipSelect（設(shè)備芯片選擇）v這個(gè)信號(hào)為設(shè)備選擇信號(hào)ForRang100.2. DCS3#ODeviceChipSelect（設(shè)備芯片選擇）這個(gè)信號(hào)為設(shè)備選擇信號(hào)ForRang300.3. DA2:0ODeviceAddress（設(shè)備地址）這些信號(hào)用于傳輸?shù)刂沸盘?hào).4. DD15:0I/ODeviceData（設(shè)備數(shù)據(jù)）v這些信號(hào)用于傳輸數(shù)據(jù)信號(hào).5. D

33、REQIDeviceRequest（設(shè)備請(qǐng)求）當(dāng)IDEDevice要做一個(gè)DMA讀寫(xiě)動(dòng)作時(shí)，就會(huì)驅(qū)動(dòng)這個(gè)信號(hào)向南橋發(fā)DMg請(qǐng)求.6. DACK#ODeviceDMAAcknowledge（設(shè)備DMA確認(rèn)）當(dāng)IDE"Device已做了一個(gè)DMA請(qǐng)求后，若當(dāng)前總線空閑，南橋就會(huì)驅(qū)動(dòng)個(gè)信號(hào)，把控制權(quán)受權(quán)給IDEDevice.7. DIOR#ODiskI/ORead（磁盤(pán)I/O讀）V這個(gè)信號(hào)由南橋來(lái)驅(qū)動(dòng)，當(dāng)它有效時(shí)，表示要對(duì)磁盤(pán)進(jìn)行一個(gè)讀操15作.8. DIOW#這個(gè)信號(hào)由南橋來(lái)驅(qū)動(dòng)作.、9. IORDYIDiskI/OWrite（磁盤(pán)I/O寫(xiě)），當(dāng)它有效時(shí)，表示要對(duì)磁盤(pán)進(jìn)行一個(gè)寫(xiě)操I/OC

34、hannelReady（I/O通道備妥）這個(gè)信號(hào)由IDEvDevice來(lái)驅(qū)動(dòng)，當(dāng)它有效時(shí)，表示IDEDevice已經(jīng)準(zhǔn)備OK.H一、LPC接口信號(hào)說(shuō)明1. LAD3:0I/OLPCCommand、Address>Data這四信號(hào)線用來(lái)傳輸LPCBus的命令、地址和數(shù)據(jù).2. LFRAME#I/OLPCFrame（LPC框架）V當(dāng)這個(gè)信號(hào)有效時(shí)，指示開(kāi)始或結(jié)束一個(gè)LPC周期.3. LDRQ#IDMARequest（DMA請(qǐng)求）當(dāng)SuperI/O上的Device需要用DMAChannel時(shí)，就會(huì)驅(qū)動(dòng)這個(gè)信號(hào)向南橋發(fā)出請(qǐng)求.、十二、USB接口信號(hào)說(shuō)明1. USBP+I/OUSBSignal（U

35、SB信號(hào)）2. USBP-I/OUSBSignal（USB信號(hào)）V這個(gè)信號(hào)與USBP+組成差分信號(hào)對(duì)，組成一個(gè)USBPort,用來(lái)傳輸?shù)刂?、?shù)據(jù)和命令.3. OC#IOverCurrent（過(guò)電流保護(hù)）當(dāng)有USBVDevice過(guò)電流時(shí)，這個(gè)信號(hào)會(huì)拉Low,告知南橋有過(guò)電流發(fā)生.16十三、SMBus接口信號(hào)說(shuō)明1. SMBDATAI/OSMBusData（數(shù)據(jù)線）2. SMBCLKI/OSMBusClock（時(shí)鐘線）v上面兩個(gè)信號(hào)線為系統(tǒng)管理總線，以南橋?yàn)榭刂浦行?，?duì)主機(jī)板的一些Device進(jìn)行讀寫(xiě)操作，如時(shí)鐘IC、SPD等等.這兩個(gè)信號(hào)在外部必須通過(guò)電阻進(jìn)行PullHigh.十四、AC-Lin

36、k接口信號(hào)說(shuō)明1. RST#OReset（復(fù)位信號(hào)）這個(gè)訊信號(hào)由南橋驅(qū)動(dòng)，對(duì)AudiovChip進(jìn)行初始化.2. SYNCOSync（同步信號(hào)）3. BIT_CLKIBitClock（時(shí)鐘輸入）v這是一個(gè)由Codec產(chǎn)生一個(gè)12.288Mhz串行數(shù)據(jù)時(shí)鐘給南橋.4. SDOUTOSerialDataOut（串行數(shù)據(jù)輸出）由南橋發(fā)出數(shù)據(jù)到Codec.5. SDINISerialDataIn（串行數(shù)據(jù)輸入）V由Codec發(fā)出數(shù)據(jù)到南橋.十五、FDC接口信號(hào)說(shuō)明1. DRVDEN0ODDriveDensitySelectBit（驅(qū)動(dòng)器密度選擇位）期驅(qū)動(dòng)器密度選擇信號(hào).2. INDEX#IINDEX（索弓I）V止匕Pin為施密特觸發(fā)器輸入，當(dāng)這個(gè)為L(zhǎng)ow（有效時(shí)）,通過(guò)索引孔把磁頭定位起始磁道.3. MOA#ODMotorAOn（馬達(dá)A打開(kāi)）17當(dāng)此信號(hào)為L(zhǎng)ow時(shí)，馬達(dá)A起動(dòng)j4. DSA#ODDriveSelectA（驅(qū)動(dòng)A選擇）當(dāng)此信號(hào)為L(zhǎng)ow時(shí),驅(qū)動(dòng)器A被選擇“5. DIR#ODDIR（列目錄）V磁頭步進(jìn)馬達(dá)移動(dòng)方向，為High時(shí)，向外移動(dòng)，為L(zhǎng)ow時(shí)向內(nèi)移動(dòng).6. STEP#ODStep（步進(jìn)）步進(jìn)輸出脈沖，當(dāng)此信號(hào)為L(zhǎng)ow時(shí)，將產(chǎn)生一個(gè)脈沖移動(dòng)磁頭到另一個(gè)磁道.、.7. WD#ODWriteData（寫(xiě)數(shù)據(jù)）V寫(xiě)數(shù)據(jù)，當(dāng)