集成電路版圖的基本知識(shí)

1、集成電路版圖的基本知識(shí)Layout structuren集成電路加工的平面工藝集成電路加工的平面工藝 從平面工藝到立體結(jié)構(gòu)，需多層掩膜版從平面工藝到立體結(jié)構(gòu)，需多層掩膜版構(gòu)，需多層掩膜版，故版圖是分層次的，由多構(gòu)，需多層掩膜版，故版圖是分層次的，由多層圖形疊加而成！層圖形疊加而成！Understanding LayoutA simple CaseLayerLayout Flow硅柵硅柵CMOSCMOS工藝版圖和工藝的關(guān)系工藝版圖和工藝的關(guān)系1. N阱做N阱的封閉圖形處，窗口注入形成P管的襯底2. 有源區(qū)做晶體管的區(qū)域（G,D,S,B區(qū)），封閉圖形處是氮化硅掩蔽層，該處不會(huì)長場(chǎng)氧化層3. 多晶硅

2、做硅柵和多晶硅連線。封閉圖形處，保留多晶硅。4. 有源區(qū)注入P+,N+區(qū)。做源漏及阱或襯底連接區(qū)的注入5. 接觸孔多晶硅，擴(kuò)散區(qū)和金屬線1接觸端子。6. 金屬線1做金屬連線，封閉圖形處保留鋁7. 通孔兩層金屬連線之間連接的端子8. 屬線2做金屬連線，封閉圖形處保留鋁版圖流程N(yùn) well（1）版圖流程Active Area（2）版圖流程Polysilicon（3）版圖流程Active Area Implant（4）版圖流程Contact（5）版圖流程Metal 1（6） 反相器版圖與電原理圖CMOS工藝中的元件nMOS晶體管 版圖和結(jié)構(gòu) 電特性 隔離 串聯(lián)和并聯(lián)n連線n集成電阻n集成電容n寄生二

3、極管和三級(jí)管MOS晶體管nNMOS晶體管的n版圖和結(jié)構(gòu)NMOS晶體管剖面圖nPMOS晶體管的n版圖和結(jié)構(gòu)PMOS晶體管剖面圖典型的MOS管圖形目前流行的IC結(jié)構(gòu)及其版圖特征n目前流行最廣泛的是Si柵CMOS電路，主要是通信方面的電路。另一類是雙極電路，用于高速、高壓或強(qiáng)驅(qū)動(dòng)方面。第三類是BiCMOS，用于一些高要求的地方，比如電壓控制、光纖發(fā)送接收放大器、電平轉(zhuǎn)換等。n Si柵CMOS結(jié)構(gòu) （一般采用PSub，NWell結(jié)構(gòu)） 工藝尺寸：1u0.18um 65nm 45nm 32nmn金屬：?jiǎn)螌?、6,812層nPoly：?jiǎn)螌?層n這些CMOS結(jié)構(gòu)中一般可以兼容縱向PNP晶體管，用作帶隙參考的

4、二極管結(jié)構(gòu)。n硅柵CMOS的器件： NMOS制作在PSub上，PSub接Vss PMOS制作在NWell上，NWell接VddnPNP管C：PSub，E：P型有源區(qū)，B：NWelln電阻Poly電阻一般指高Poly電阻（幾十歐n到上百歐），P有源區(qū)電阻，N阱電阻n電容PolyPoly，Polyn+，Sandwichn 標(biāo)準(zhǔn)Bipolar結(jié)構(gòu) 基本構(gòu)造：PN結(jié)隔離，介質(zhì)（SiO2）隔離 PN結(jié)隔離：P襯底，N 外延, P 隔離槽 晶體管： NPN作于N島上 PNP橫向和縱向的 電阻：主要是P區(qū)電阻n NMOS和PMOS判斷 1. 對(duì)于數(shù)字電路，CMOS中的P管W/L大，N 管W/L小 2. 源極

5、接Vdd的一般為PMOS，接Vss的一般為NMOS 3. 模擬電路不完全服從以上規(guī)律?？山Y(jié)合電路結(jié)構(gòu)來分析。如差分放大器尾電流接Vss，則差分對(duì)及尾電流MOS器件為NMOS，負(fù)載管則可以基本判定為PMOSMOS晶體管n 在物理版圖中, 只要一條多晶硅跨過一個(gè)有源區(qū)就形成了一個(gè)MOS晶體管, 將其S, G, D, B四端用連線引出即可與電路中其它元件連接.nMOS晶體管的電特性 MOS晶體管是用柵電壓控制源漏電流的器件,重要的公式是薩方程(I-V方程):nIDS=kW/L(VG-VT-VS)2-(VG-VT-VD)2nMOS晶體管的電特性n VG, VS, VD分別是柵, 源, 漏端的電壓, V

6、T是開啟電壓. k是本征導(dǎo)電因子, k=Cox/2, 是表面遷移率, 屬于硅材料參數(shù), Cox是單位面積柵電容,屬于工藝參數(shù)n W, L分別是MOSFET的溝道寬度和長度,屬于物理參數(shù)n 管子的最小溝道長度Lmin標(biāo)志著工藝的水平特征尺寸, 如0.35um, 0.18um. W表示管子的大小, W越大則管子越大,導(dǎo)電能力越強(qiáng), 等效電阻越小.在集成電路中,兩個(gè)無關(guān)的晶體管都是用場(chǎng)氧隔離的將MOS1和MOS2隔離開MOS晶體管的并聯(lián)n晶體管的晶體管的D D端相連端相連, S, S端相連端相連. .n如果兩個(gè)晶體管中有一個(gè)晶體管導(dǎo)通如果兩個(gè)晶體管中有一個(gè)晶體管導(dǎo)通, ,從從D D到到S S就有電流

7、流過就有電流流過, , 若兩個(gè)晶體管都若兩個(gè)晶體管都導(dǎo)通導(dǎo)通, ,則則I=I1+I2.I=I1+I2.每只晶體管相當(dāng)于一個(gè)電阻每只晶體管相當(dāng)于一個(gè)電阻, ,它的并聯(lián)和電阻并聯(lián)的規(guī)律一樣它的并聯(lián)和電阻并聯(lián)的規(guī)律一樣, , 等效電阻減小等效電阻減小, , 電流增大電流增大. .nM1 D G S B MN L=5u W=100u M=2MOS晶體管的串聯(lián)n串聯(lián): 晶體管的S端和另外一個(gè)晶體管的D端相連.n晶體管的串聯(lián)和電阻的串聯(lián)規(guī)律相同, 等效電阻增大, 電流不變: I=I1=I2.MOS晶體管nMOS晶體管的串聯(lián)和并聯(lián)n* 串聯(lián)和并聯(lián)的物理實(shí)現(xiàn)P1和P2并聯(lián)，N1和N2串聯(lián)連線n連線 * 電路由

8、元件和元件間的連線構(gòu)成 * 理想的連線在實(shí)現(xiàn)連接功能的同時(shí)，不帶來額外的寄生效應(yīng) * 在版圖設(shè)計(jì)中，可用來做連線的層有： 金屬，擴(kuò)散區(qū)，多晶硅金屬，擴(kuò)散區(qū)，多晶硅連線n連線寄生模型 * 串聯(lián)寄生電阻 * 并聯(lián)寄生電容n串聯(lián)寄生電阻典型值n串聯(lián)寄生電阻和并聯(lián)寄生電容的影響n 電源地上，電阻造成直流和瞬態(tài)壓降n 長信號(hào)線上，分布電阻電容帶來延遲n 在導(dǎo)線長距離并行或不同層導(dǎo)線交叉時(shí)，帶來相互串?dāng)_問題nMOS集成電路是以MOS晶體管(MOSFET)為n主要元件構(gòu)成的電路，以及將這些晶體管連接n起來的連線，此外，集成電阻，電容，以及n寄生三極管，二極管，等也是MOS集成電路n中的重要元件.n集成電阻n

9、 電阻 * 兩端元件V=RI * 最基本的無源元件之一，是輸入輸出靜電保護(hù)電路， 模擬電路中必不可少的元件 * 方塊電阻，線性，寄生效應(yīng)集成電阻n多晶硅電阻多晶硅電阻 * * 多晶硅電阻做在場(chǎng)區(qū)上多晶硅電阻做在場(chǎng)區(qū)上. . * * 其方塊電阻較大其方塊電阻較大, , 因此可以作為電阻因此可以作為電阻. . 如在作電阻的多晶硅處注入雜質(zhì)如在作電阻的多晶硅處注入雜質(zhì), , 使其方塊電阻變大使其方塊電阻變大, , 可制作阻值很大的電阻可制作阻值很大的電阻. .nNWELL電阻 * 因?yàn)橼迨堑蛽诫s的, 方塊電阻較大, 因此大阻值的電阻亦可以用阱來做nMOS管電阻 * 工作在線性區(qū)的MOS管可用作電阻

10、* 它是一個(gè)可變電阻, 其變化取決于各極電壓的變化：集成電容n電容n* 兩端元件，電荷的容器Q=CVn* 最基本的無源元件之一，是電源濾波電路，信號(hào)濾波電路，開關(guān)電容電路中必不可少的元件n* 單位面積電容，線性，寄生效應(yīng)n多晶硅-擴(kuò)散區(qū)電容 * 電容作在擴(kuò)散區(qū)上, 它的上極板是第一層多晶硅，下極板是擴(kuò)散區(qū), 中間的介質(zhì)是氧化層 * 需要額外加一層版nMOS電容： * 結(jié)構(gòu)和MOS晶體管一樣, 是一個(gè)感應(yīng)溝道電容,當(dāng)柵上加電壓形成溝道時(shí)電容存在. 一極是柵,另一極是溝道, 溝道這一極由S(D)端引出.Analog circuit layout n一、MOS器件的對(duì)稱性 1.把匹配器件相互靠近放置 2.保持器件相同方向n3.增加虛擬器件提高對(duì)稱性