存儲器與編程邏輯器件

1、第10章存儲器與可編程邏輯器件課題第10章存儲器與編程邏輯器件理論課時4實驗課時0教學(xué)目的1 .掌握隨機(jī)存取存儲器工作原理及存儲容量的計算；2 .掌握只讀存儲器及其在組合電路中的應(yīng)用；3 .掌握可編程邏輯器件的應(yīng)用。重點與難點重點：存儲器與編程邏輯器件原理及其應(yīng)用；難點：存儲器與編程邏輯器件的應(yīng)用。教學(xué)方法講授法、演示法：多媒體課件講授、配合板書。教學(xué)內(nèi)容1 .隨機(jī)存取存儲器；2 .只讀存儲器；3 .可編程邏輯器件；4 .組合邏輯電路設(shè)計方法總結(jié)。課后作業(yè)習(xí)題十一、二、三、四10.1隨機(jī)存取存儲器存儲器是數(shù)字系統(tǒng)中用以存儲大量信息的設(shè)備或部件，是計算機(jī)和數(shù)字設(shè)備中的重要組成部分，存儲器可分為隨

2、機(jī)存取存儲器（RAM）和只讀存儲器（ROM）兩大類。隨機(jī)存儲器RAM既可向指定單元存入信息又可從指定單元讀出信息，任彳sjRAM中存儲的信息在斷電后均要丟失，所以RAM是易失性存儲器。ROM為只讀存儲器，除了固定存儲數(shù)據(jù)、表格、固化程序外，在組合邏輯電路中也有著廣泛用途。10.1.1RAM的結(jié)構(gòu)及存儲容量圖10.1為RAM的一般結(jié)構(gòu)形式，圖中有三大類總線，即地址總線ABUS數(shù)據(jù)總線DBUS和控制總線CBUS,其中地址輸入線有n條，經(jīng)過地址譯碼器譯碼輸出的線稱為字線，因為每條字線對應(yīng)一個n輸入地址變量的一個最小項，所以有以、W、W2、叱n。共2n條字線也就有2n個最小項，每條字線只能選通存儲矩陣

3、中的一個存儲單元，故存儲矩陣中共有2n個存儲單元，每個存儲單元也叫一個“字”，它由M個可以存放一位二進(jìn)制信息（0或1）的基本存儲電路組成，一個存儲單元所含有的基本存儲電路的個數(shù)，也即能存放的二進(jìn)制數(shù)的位數(shù)稱為存儲器的“字長”，顯然，字長=M,也可以說字長為M位，通常所說的十六位機(jī)、三十二位機(jī)指得就是它的字長M為16位和32位。D0DiDm-iJM位數(shù)據(jù)總線圖圖電1RAM的=膨物膨微由以上分析看出，對于有n位地址和M位字長的存儲器來說，其存儲容量可以表示為存儲容量=N個字xM位=2nxM（10-1）即，存儲容量為2nxM位二進(jìn)制數(shù)位。圖10.1中，n位地址經(jīng)譯碼后，每次僅有2n條字線中的一條有效

4、，這條有效字線選中存儲矩陣中對應(yīng)的一個存儲單元（一個字），將通過M位數(shù)據(jù)總線D0D1Dm對該存儲單元進(jìn)行讀出數(shù)據(jù)的操作或?qū)懭胄聰?shù)據(jù)的操作。讀/寫控制器既用作對電路的工作狀態(tài)進(jìn)行控制，又用作各存儲單元的輸入/輸出緩沖器，讀/寫控制器受外界片選CS信號和R/W信號的控制，因而CS、R/W這類線又常稱為控制總線。當(dāng)CS=1時，若R/W=1,電路執(zhí)行讀出操作，若R/W=0,電路執(zhí)行寫入操作；當(dāng)CS=0時，讀/寫控制器不工作，數(shù)據(jù)輸入/輸出總線呈高阻狀態(tài)，即此時該片集成電路RAM被禁止讀/寫操作，使得它讓出整機(jī)的數(shù)據(jù)總線以便對其他集成的RAM片進(jìn)行操作，請注意有些集成電路中用CS表示片選信號，即該端為0

5、有效。在計算內(nèi)存容量時，常把210=1024簡稱為1K,對于一個內(nèi)存為64K的計算機(jī)來說，若字長M=16位，由式（10-1）可得10n64K=64X2=2x16由此可求出n=12,即該機(jī)有12條地址輸入線，這時由地址譯碼器譯出的字線數(shù)N=212=40106條，這對地址譯碼器要求就太高了，為此，計算機(jī)常采用的地址譯碼器是由行線譯碼器和列線譯碼器組成，如圖10.2所示，只有被行和列同時選中的存儲單元才能被進(jìn)行讀/寫操作。Ai務(wù)Ai+i"2條ia2TTn/2條列線地址譯碼器行線地址譯碼器CSR/W存儲矩陣容量=2nxM位圖可夠剜加、歹階領(lǐng)黜的RRAMB勾同樣是12個地址輸入變量，采用行、列

6、分別譯碼，則總的字線條數(shù)僅有26+26=64+64=128條，這個數(shù)字比上面提到的40106要小的多，因此，計算機(jī)大都采用圖10.2的RAM結(jié)構(gòu)。無論是圖10.1還是圖10.2,內(nèi)存容量的計算仍然使用式（10-1）?！纠?0-1】有16條地址總線和16條數(shù)據(jù)總線的RAM,其存儲容量是多少位？解：由式（10-1）知道：n=16,M=16,故存儲容量為21616=21624=22°=210210=210k因為210=1K,故按通常的說法，它的存儲容量為1000K或1M。【例10-2】容量為16Kx8的RAM芯片，有多少根地址輸入線？解：由式（10-1）得，16Kx8中的數(shù)據(jù)輸出位線M=8

7、,而一一10-4一10-1416K=162=22=2故地址輸入線為n=14條?！纠?0-3】試將容量為1KX4的RAM擴(kuò)展成容量為1KX8的RAM。解：1K指得是字線數(shù)，由2n=1K=210知道，地址輸入線n=10條，即為兒。1KX4說明它的位線M=4位，現(xiàn)要將M擴(kuò)展成8位，可將兩片1KX4的RAM地址線對應(yīng)相連，如圖10.3所示，將片選線CS對應(yīng)相連、讀/寫線R/W對應(yīng)相連即可，請注意圖10.3地址總線的畫法，其含意是片（1）的A0與片（2）的A0接在一起、片（1）的A與片（2）的A1接在一起、片（1）的A與片（2）的人接在一起。DoD1D2D3D4D5D6D7I1IJ1111DODD2D3

8、1KX4片(1)R/WCSAoDOD1D2D31KX4片(2)R/WCSA1Ag¥If*R/W第0.31KW4OTF1/酸80【例10-4】試將容量為1KX8的集成電路RAM擴(kuò)展成容量為4Kx8的RAM。解：本題并未要求擴(kuò)展位，即擴(kuò)展后的RAM仍為8位輸出，例10-3屬于位擴(kuò)展，而本題則屬于字?jǐn)U展。因1K=/,所以1KX8的RAM的輸入地址總線為10條，即A0A，現(xiàn)在要擴(kuò)展為4K,即4X210=212,這就要求地址輸入線為12條，即從41,因此可用四片1KX8的RAM,通過兩條高位地址線A1、A。去作為2-4譯碼器的輸入端，用2-4譯碼器的輸出Y0=A1、E=a?Ao、=%以、Y3=

9、A歷去分別控制四片1KX8RAM的片選端的，并將八條輸圖10.41KX8RAM擴(kuò)展為4KX8RAM其工作工程如下：將12位地址用十六進(jìn)制數(shù)表示為（000）16（FFF）16MA=00時，2-4譯碼器的乂輸出低電位，使片（1）的CS有效，此時片（1）工作，可對地址為（000）16（35已16的RAM中的八位數(shù)據(jù)進(jìn)行讀/寫操作；當(dāng)AiA0=01時，2-4譯碼器的Y1使片（2）的CS有效，此時片（2）工作，可對地址為（400）16（7FF）16的RAM中的數(shù)據(jù)進(jìn)行讀/寫操作；當(dāng)4%0=10時，2-4譯碼器的Y2使片（3）的CS有效，此時片（3）工作，可對地址為（800）16955）16的RAM中的數(shù)

10、據(jù)進(jìn)行讀/寫操作；當(dāng)A11A10=11時，2-4譯碼器的Y3使片（4）的CS有效，此時片（4）工作，可對地址為（C00）16（FFF16的RAM中的數(shù)據(jù)進(jìn)行讀/寫操作。綜上所述，任何時候，只有一片1KX8的RAM處于工作狀態(tài)，整個系統(tǒng)的字?jǐn)?shù)擴(kuò)大了四倍，而字長M仍然為八位。10.1.2六管靜態(tài)MO熊本存儲電路（SMOS一.電路組成靜態(tài)六管MOS存儲器的基本電路如圖10.5所示。數(shù)據(jù)總線圖。圖9.本管靜軸MOS刷制嚅葩路圖中虛線框內(nèi)為六管存儲器電路，只能存一位數(shù)，以圖中Q點為準(zhǔn)，若Q=1,則該存儲器中存的數(shù)為1,若Q=°,則該存儲器中存的數(shù)就是0。圖中丁2、丁4可看作電阻，即可認(rèn)為丁2、

11、丁4分別為丁、丁3的負(fù)載電阻，這樣就可以把丁、T3看作兩個反相器，它們交叉耦合后構(gòu)成一個基本RS觸發(fā)器。圖中丁5、T6為行選通管，當(dāng)行選線X=1時，T5、T6導(dǎo)通，將Q經(jīng)T5送往位線D,將Q經(jīng)人送往位線D,這時能否把存儲的數(shù)據(jù)Q送到數(shù)據(jù)總線D上或者把數(shù)據(jù)總線D的數(shù)據(jù)寫入Q,就取決于列選線丫是否有效，若丫=1,即列選線也選中了該存儲器，使T7、管導(dǎo)通，就能把存儲器Q=D讀出到數(shù)據(jù)總線或者把數(shù)據(jù)總線上的數(shù)據(jù)D寫入Q。二.工作過程（以寫入數(shù)據(jù)為例）若地址譯碼器的行、列譯碼都選中了該存儲器，即行選線X=1、列選線Y=1,則T5、丁6、T7、T8都導(dǎo)通，可以把它們看作導(dǎo)線，此時，若數(shù)據(jù)線上的D=1,則將

12、通過T7、T5將1送往Q使工柵極為高電平1,因而Q=0,將Q=o反饋到T1柵極，經(jīng)T1倒相輸出后使得Q=1,即相當(dāng)于把“1”寫入了該存儲器；若D=0,經(jīng)T7、T5將使T3柵極為0,反相后Q=1,Q又與T1柵極相連，經(jīng)反相后將使Q=0,即相當(dāng)于把“0”寫入了該存儲器，信息一旦寫入后，只要不斷電，觸發(fā)器狀態(tài)便能保持不變。如果要讀出該數(shù)據(jù)，只要地址譯碼器選中了該存儲器，即X=1、Y=1,則Q的狀態(tài)將經(jīng)過T5、T7送上數(shù)據(jù)總線D,而本身的值仍然保持為原數(shù)據(jù)不變。10.1.3動態(tài)RAM（DRAM一.電路組成動態(tài)RAM的基本存儲電路是利用MOS管柵一源間的電容對電荷的暫存效應(yīng)來實現(xiàn)信息存儲的，該電容中存儲

13、的電荷，在柵源間處于高阻抗的情況下，能保持?jǐn)?shù)毫秒至數(shù)百毫秒的短暫時間，為了避免所存信息的丟失，必須定時給電容補(bǔ)充漏掉的電荷，這一操作稱為“刷新”。常見的MOS動態(tài)存儲電路有單管、三管和四管電路，為了提高存儲器的集成度，目前大容量的動態(tài)RAM大多采用單管MOS動態(tài)存儲電路，其結(jié)構(gòu)如圖10.6所示。Cs字選線八葭Co輸出電容位線T（數(shù)據(jù)線D）*咻MOOS.工作原理寫入數(shù)據(jù)時，字線為1,選中該管，使T導(dǎo)通，來自數(shù)據(jù)線D的待寫入信息經(jīng)由位線和T管存入電容cs,寫入“1”時，位線D為“1”，電容Cs充電為1;寫入“0”時，位線為“0”，電容Cs通過T管向位線D放電，從而使Cs上的值為“0”。讀出數(shù)據(jù)時，

14、也使字線為“1”，T管導(dǎo)通，若電容cs上有電荷，即有“1”，便會通過位線向分布電容Co放電，位線上有電流流過，表示讀出了信息“1”；若CS上無電荷，位線上便沒有電流流過，表示讀出的信息為“0”。讀出“1”信息后，Cs上的電荷因轉(zhuǎn)移到口上而無法維持“1”的狀態(tài)，即所存信息已被破壞，這種現(xiàn)象稱為“破壞性讀出”，所以讀出“1”信息后必須進(jìn)行“再生”操作。再生與刷新是兩個不同的概念，再生是對某一位存儲單元讀出“1”后進(jìn)行的操作，而刷新是對RAM中全部存儲單元進(jìn)行的常規(guī)定時操作。動態(tài)單管RAM電路結(jié)構(gòu)簡單，集成度高，功耗比靜態(tài)MOS型RAM低，速度比靜態(tài)MOS型RAM快，價格更便宜，其缺點是需要刷新和再

15、生操作，而且因電容中信號較弱讀出時還需要經(jīng)過放大處理。10.2只讀存儲器（ROMROM的一般結(jié)構(gòu)如圖10.7所示。只讀存儲器中的信息一旦寫入，在正常工作時就只能讀出而不能寫入了，斷電后信息也能保持。圖鞭77rROMW匕刎I地jA。址A1輸J入，總線或（An-110.2.1ROM電路原理電路組成圖10.8為用二極管制作的ROM結(jié)構(gòu)圖，為了把問題闡述明了，圖中地址線僅用了Ai、A兩條，即n=2,字線數(shù)N=2n=22=4,所以可以尋址四個字長為M的存儲單元，字長M可以任意設(shè)置，本圖中取字長M=4。圖相8eROM1B圖中Ai、A0為地址輸入線，當(dāng)片選線CS=i即CS為高電平時，與CS相連的四個二極管全

16、部截止，這時CS線左側(cè)由二極管DiD8的“與門陣列”組成了2-4譯碼器來作為地址譯碼，譯碼器輸出以四四條字線，ROM的存儲矩陣由CS線右側(cè)二極管“或門陣列”組成。二.工作過程1 .當(dāng)A為0、A0為0時，則Ai、A0兩根線為高電平“1”，與.、A。相連的二極管Di、D2截止，故字線以為高電平“1”，其他字線為“0"，與W0=A1A。線相接的或陣列中的三個二極管通過電阻R接地導(dǎo)通，輸出D2=1、Di=1、D0=1,而D3線上未連二極管，故雙=1的高電平不會從D3輸出，因D3通過R連在地線上，因而它為低電平0,即D3=0。綜上所述，當(dāng)Wj=A1A0=1時，選中的存儲單元讀出的數(shù)據(jù)為D3D2

17、D1D0=0111o顯然，在或陣列中，字線上連有二極管的輸出為“1”，無二極管的輸出為“0”，這是該圖所示ROM的統(tǒng)一規(guī)律。2 .當(dāng)Ai為0、人為1時，則Ai、人兩根線分別為“1”，即字線W=AA0=1,此時皿線上有兩個二極管分別連在D3和Di上，而輸出D2、D0上無二極管，根據(jù)連有二極管者出“1”、未連者出“0”的規(guī)律，顯然有Wi=AA=1時，選中的存儲單元出的數(shù)據(jù)為D3D2DiD0=1010o3 .當(dāng)人為1、人為。時，即字線W2=AA=1,從與W2線所連接的二極管位置知道,此時輸出為D3D2DDc=1011o4 .當(dāng)A為1、人為1時，即W=AA=1,從與W線所連接的二極管位置知道，此時輸出

18、為D3D2D1Do=0100o綜上所述，可得圖10.8ROM的功能表如表10.1所示，當(dāng)?shù)刂稟A為00時，選中第1個存儲單元，讀出所存數(shù)據(jù)0111;當(dāng)?shù)刂窞?1時，選中第2個存儲單元，讀出所存數(shù)據(jù)1010;當(dāng)?shù)刂窞?0時，選中第3個存儲單元，讀出所存數(shù)據(jù)1011;當(dāng)?shù)刂窞?1時，選中第4個存儲單元，讀出所存數(shù)據(jù)0100。表10.1圖10.6的功能表地址輸出數(shù)據(jù)說明存儲單A1aoD3D2DiDo由圖10.8還可以看出：當(dāng)片選線CS=0時，字線皿愀上都有二極管與CS相連，因而所有字線都被置位于“0”，致使所有位線輸出為“0”，此時表示該ROM電路被禁止讀出。從邏輯關(guān)系來看ROM結(jié)構(gòu)，它是由與門陣列

19、和或門陣列構(gòu)成的組合電路，與門陣列組成地址譯碼器，與同一條字線和地址線A、A、4、A）間連有二極管的兩根線為相與關(guān)系,即橫線為相與關(guān)系。例如字線W在與陣列上有D5、D6兩個二極管分別連在A和A）上，故W2=AA?？傊孔志€包括了輸入變量的全部最小項。由于或門陣列上的二極管位置不會變化，所以在斷電之后對ROM中存的數(shù)據(jù)毫無影響，下次再通電時，這些數(shù)據(jù)依然存在。為清晰起見，圖10.8中的ROM電路可省去不畫所有的電阻及電源4Vcc,將跨接有二極管的字線與地址線的交叉處以及字線和位線的交叉處（即功能表10.1中出“1”的點），用小黑點代替二極管，無二極管的交叉處不加小黑點，在此規(guī)定下，圖10.8

20、可用圖10.10的簡化圖（即符號矩陣）畫出，該圖也稱為ROM的與或陣列圖。從圖10.10看出，與陣列橫線上的兩個小黑點表示與其交叉的兩條豎線變量的相與關(guān)系,例如第一條橫線的兩個小黑點對應(yīng)的兩條豎線分別為A和A）,所以相與的結(jié)果為AA0,即對應(yīng)的橫線為最上邊的字線。在或陣列中，每根豎線上的小黑點之間為相加（或）的關(guān)系，該線上的每一個小黑點都分別對應(yīng)左邊與陣列的一個與項。10.2.2 ROM在組合電路中的應(yīng)用只要有了真值表，無需化簡我們就可以設(shè)計出各種需要的組合電路，并畫成與或陣列圖，交給工廠大批量生產(chǎn)?！纠?0-5】某組合電路，要求輸入變量為四位二進(jìn)制數(shù)，試用ROM設(shè)計出輸出為格雷碼的組合電路。

21、解：四位二進(jìn)制碼轉(zhuǎn)換成格雷碼的真值表如表10.2所示。由表中看出，各位格雷碼的最小項表達(dá)式為G3c8,9,10,11,12,13,14,15G2八4,5,6,7,8,9,10,11G1=”2,3,4,5,10,11,12,13G。=,2,5,6,9,10,13,14表10.2四位二進(jìn)制碼轉(zhuǎn)換成格雷碼的真值表二進(jìn)制數(shù)格雷碼二進(jìn)制數(shù)格雷碼B3B2B1B0G3G2G1G0B3B2B1B0G3G2G1G00000000010001100000100011001110100100011101011110011001010111110010001101100101010.11所示的陣列圖。只要畫出與陣列后

22、，在或陣列相應(yīng)最小項上打點即可得出圖mPm1m2mpm4m5m6m7m8mam10m*m12m13m14m15B3B3dB2J與陣列<321I-GGG-或陣列G。H9。41國孜匚曲制碼轉(zhuǎn)換成哪糖番硼»蟀則10.2.3 用于研究開發(fā)或者小批量生產(chǎn)的ROM1 .可編程ROM(PROM)(1)熔絲型PROM圖10.12為熔絲型PROM,每個字線、位線交叉處均接有帶易熔金屬絲的晶體三極管或1時將由位線輸MOS管，圖10.12(a)中增強(qiáng)型MOS管接成源極跟隨器形式，因而當(dāng)字線為出1,即熔絲通表示1、熔絲斷表示0,顯然出廠時內(nèi)存是全為“1”的；對于圖10.12(b)中的MOS管來說，它是

23、由漏極D輸出信號到位線的，即圖10.12(b)的MOS管是接成反相輸出的，因而字線為1時輸出0,即熔絲通表示0、熔絲斷表示1,所以出廠時內(nèi)存全部為“0”。用戶寫入信息時，通過地址輸入線逐字、逐位掃描PROM中的基本耦合單元，并根據(jù)要寫入的數(shù)據(jù)內(nèi)容有選擇地將某些MOS管的熔絲用規(guī)定寬度和幅度的脈沖電流燒斷，而其余MOS管的熔絲則保留。(a)圖9.12熔絲型PROM的基本耦合單元圖10.12熔絲型PROM的基本耦合單元(2)結(jié)破壞型PROM圖10.13(a)為結(jié)破壞型PROM,出廠時，字線和位線交叉處均接有一對正、反相連接的兩個肖特基二極管，這種二極管反向擊穿電壓較低，當(dāng)字線為1時，圖10.13(

24、a)中二極管D2處于反向連接，因而出廠時位線輸出總是0,若需要將該單元改寫為1,可使用規(guī)定的脈沖電流(約100150mA)將D2管擊穿短路，存儲單元只剩下一個正向連接的二極管D1,如圖10.13(b)所示，這時若字線為1,顯然輸出的位線上也為1,即相當(dāng)于該單元存儲了“1”。綜上所述，可見PROM一旦寫入數(shù)據(jù)后，便不能再做修改，因而只適于小批量而且已經(jīng)定型的產(chǎn)品生產(chǎn)。在做題中，通常對ROM與PROM是不加區(qū)分的，當(dāng)題目要求用ROM實現(xiàn)某一組合電路功能時，實際上指得就是用PROM來實現(xiàn)的。2 .可多次修改編程的ROM(EPROM)這類ROM中存儲的數(shù)據(jù)可多次擦除和修改，特別適用于未成熟帶有試驗性質(zhì)

25、的新產(chǎn)品的研制開發(fā)，當(dāng)然也適于小批量生產(chǎn)。圖10.14為EPROM的基本耦合單元，圖中MOS管T3的作用相當(dāng)于一個電阻，T2為浮柵雪崩注入MOS管，也稱為FAMOS管，F(xiàn)AMOS管的柵極完全被二氧化硅絕緣層包圍，因無導(dǎo)線外引而呈懸浮狀態(tài)，故稱為“浮柵”，出廠時，所有FAMOS管的浮柵都不帶電荷，由于不和T1都屬于增強(qiáng)型N溝道MOS管，所以FAMOS管T2是不導(dǎo)通的。位線由于通過工接正電源vdd,故全部內(nèi)存都呈現(xiàn)“1”狀態(tài)；若FAMOS管漏極D接高于正常工作電壓(5V)的正電壓(+25V),則漏源極間瞬時產(chǎn)生雪崩擊穿，浮柵極內(nèi)將累積正電荷，使FAMOS管導(dǎo)通，高壓撤銷后，由于浮柵中的正電荷被二氧

26、化硅包圍而無處泄漏，故不管總處于導(dǎo)通接地狀態(tài)；這時若字線為1使1管飽和導(dǎo)通，則把FAMOS管接地的零電平送入位線，即相當(dāng)于該單元中存入了信息“0”。圖10.14EPROM基本耦合單元若用紫外線燈照射EPROM芯片上的玻璃窗口20分鐘左右，則所有FAMOS浮柵中的電荷都會消失，使EPROM恢復(fù)到出廠時的全“1”狀態(tài)，又可再次寫入新的內(nèi)容，因此EPROM常用于實驗性開發(fā)和少批量生產(chǎn)中，一旦EPROM寫好內(nèi)容后，其玻璃窗要用黑色膠帶貼上，以免紫外線透入，這樣通?？墒箶?shù)據(jù)保持十年以上。一一.2_.一除了EPROM可反復(fù)寫入和擦除外，還有用電壓信號擦除的EPROM和快閃ROM等，它們的擦除速度要比EPR

27、OM用紫外線擦除快得多，關(guān)于這方面的知識，讀者可參考有關(guān)書籍。10.3可編程邏輯器件可編程邏輯器件(ProgrammableLogicDevice)簡稱PLD,是可以由用戶編程、配置的一類邏輯器件的泛稱。從構(gòu)成邏輯函數(shù)的功能來說，上節(jié)講到的PROM就是一種PLD器件，除此之外，本節(jié)將要介紹的可編程邏輯陣列(ProgrammableLogicArray)PLA、可編程陣列邏輯(ProgrammableArrayLogic)PAL和通用陣列邏輯(GenericArrayLogic)GAL都是典型的PLD器件。10.3.1 可編程邏輯陣列PLA的功能與應(yīng)用PROM是一種與陣列固定、或陣列可編程的可編

28、程邏輯器件。PLA的與陣列和或陣列都是可以編程的，因此它的與陣列輸出的每一根字線不一定代表一個最小項，而是可以根據(jù)邏輯函數(shù)F的最簡“與或”式直接產(chǎn)生所需的與項及或項，從而將使存儲空間得到充分利用。【例10-6】試用PLA實現(xiàn)例10-5所要求的組合電路，即將輸入的四位二進(jìn)制數(shù)B3b2biB0變成格雷碼G3G2G1Go輸出。解：第一步：將輸入變量與輸出變量相對應(yīng)的表10.2所示的真值表化簡，其化簡過程如圖10.15所示。圖1d415四榔住SO獺嫡O帥的第二步：畫PLA陣列邏輯圖。由G3、G2、Gi、G。的最簡與或式看出，與陣列只需要B3、B3B2、B3B2、B2B1、B2B1、巳B。、BB。共7個

29、與項，因此不必像圖10.11的PROM那樣將輸入變量B3B2B1B。譯成24=16個最小項的“與陣列”，而只用7個與項即可，輸出或陣列也相對簡單多了。圖10.16即為本題的PLA陣列邏輯圖。圖10.16需要的存儲容量為7M4=28,而圖1。.11實現(xiàn)同樣功能的電路卻需要存儲容量為16M4=64,顯然用PLA代替PROM大大節(jié)省了存儲容量。朗襯66Tmt喻神貓命圖【例1。-7】圖1617(a)為已編程的24乂2位ROM(即PROM),圖1617(b)為已編程的PLA陣列，要求:試分別寫出串出函數(shù)F1、F2、F3、F4;對F1、F2化簡，比較圖10.17(a)和圖10.17(b)邏輯功能的異同?；?/p>

30、陣列A3WWWWWA0地址譯碼器vyW8W此叫1州2州3四4四5與陣列JF3F4不隈A3AA2-A2AA1A0-1A0A2A0A3A1A0A3A2Al解：F1="(1,3,5,9,11,13)F3=AA)隧A由圖10.18化簡后得F1=AA+AAA1A0A3A2圖10.179書列格第%F2=皇3,7,14,15F4=A3AAAAAF2=A3AAAAA00F100011110011110A1A0A3A2s00F201110010011110(a)(b)圖10.188樞斷叩、F|2但PROM卻使用了16X2=32位可見圖10.18(a)、圖10.18(b)實現(xiàn)的函數(shù)功能完全相同，存儲容量

31、，而PLA僅使用了4X2=8位存儲容量。10.3.2其他可編程邏輯器件簡介1 .可編程陣列邏輯PAL它由可編程的與門陣列和固定的或門陣列構(gòu)成，或門陣列中每個或門的輸入與固定個數(shù)的與門輸出、即地址輸入變量的某些“與”項相連，每個或門的輸出是若干個“與”項之和，由于與門陣列是可編程的，即“與”項的內(nèi)容可由用戶自行編排，所以PAL也可用于實現(xiàn)各種邏輯關(guān)系。對于各與項的編程，PAL中一般采用熔絲編程技術(shù)來實現(xiàn)，根據(jù)輸出結(jié)構(gòu)類型的不同，PAL有多種不同的型號，但它們的與門陣列都是類似的。組合輸出型PAL適用于構(gòu)成組合邏輯電路，常見的有或門輸出、或非門輸出和帶互補(bǔ)輸出端的或門輸出等，或門的輸入端一般在28

32、個之間，有些輸出還可兼作輸入端，這類產(chǎn)品目前常用的有PAL10H8PAL16C1PAL10L&PAL20L10等。寄存器輸出型的PAL因其內(nèi)部配有觸發(fā)器還可用于構(gòu)成各種組合電路與時序電路的混合多用途電路，這種結(jié)構(gòu)的PAL產(chǎn)品有PAL16R4PAL168等。2 .通用陣列邏輯GAL由于PAL采用的是熔絲工藝，同PROMP樣，一旦編程完畢后就不能再做修改；另外，PAL的輸出級采用的是固定輸出結(jié)構(gòu)，那么對不同輸出結(jié)構(gòu)的需求就只能通過選用不同型號的PAL來實現(xiàn)，這些都會給用戶帶來不便。通用邏輯陣列GAL的基本結(jié)構(gòu)與PAL類似，不同之處是，GAL同EPROME2PROM快閃RO誨器件一樣可以擦除

33、，GAL采用白是E2CMOSt擦除工藝，此外，它的輸出結(jié)構(gòu)也是可編程的。GAL按門陣列的可編程程度可以分為兩大類，一類是與PAL基本結(jié)構(gòu)類似的普通型GAL器件，即與陣列可編程、或陣列固定連接，如GAL16V8就是這一類器件；另一類與PLA相似，是與陣列和或陣列都可編程的，如GAL310V18等。GAL采用的高速E2CMOS工藝，使用戶可在數(shù)秒內(nèi)用電擦除的方法完成芯片的擦除工作；另外，GAL的輸出結(jié)構(gòu)采用的輸出邏輯宏單元（OLMC）是可編程的，用戶可以自行定義所需要的輸出結(jié)構(gòu)和功能。因此，一片GAL芯片可以反復(fù)編程使用數(shù)百次，并且一種型號的GAL器件可以兼容數(shù)十種PAL器件，這些給開發(fā)工作帶來了

34、極大的靈活性，加之GAL配有豐富的計算機(jī)輔助設(shè)計軟件，使它應(yīng)用起來更為方便，同時更便于普及。3 0.4組合邏輯電路設(shè)計方法總結(jié)在本書中，我們已經(jīng)學(xué)習(xí)了用五種方法來實現(xiàn)各種組合邏輯電路，即用PROM（或簡稱ROM）實現(xiàn)，要求用最小項表達(dá)式，而且可同時實現(xiàn)多函數(shù)輸出。 用PLA實現(xiàn)，要求化簡成最簡與或表達(dá)式，而且能實現(xiàn)多函數(shù)輸出。 用各種邏輯門實現(xiàn)，要求化簡成最簡與或式，也可實現(xiàn)多函數(shù)輸出。 用譯碼器實現(xiàn)，要求用最小項表達(dá)式，可實現(xiàn)多函數(shù)輸出。 用數(shù)據(jù)選擇器實現(xiàn)，僅能單函數(shù)輸出。下面將這些方法進(jìn)行比較，用兩個例子予以說明，以使讀者對組合邏輯電路的設(shè)計方法能形成一個完整的概念?！纠?0-8】試用五種方法實現(xiàn)三變量表決器。解：三變量表決器的真值表如表10.3所示，由真值表可以得到F的表達(dá)式為F3,5,6,7表10.3三變量表決器真值表ABCF00000010010001111000101111011111F=ABCABCABCABC或F=nm5m6m7或者由卡諾圖