IO接口譯碼電路設(shè)計(jì)

1、NUISTI/OI/O接口譯碼電路設(shè)計(jì)接口譯碼電路設(shè)計(jì)2B1A1B10A10MEMRIORDRQ3DRQ1B20IRQ6IRQ4DACK2ALEB31A20A31Reset DrvIRQ2DRQ2MEMWIOWDACK3DACK1DACK0IRQ7IRQ5IRQ3T/COSCD7D0D7D08根數(shù)據(jù)線根數(shù)據(jù)線A19AENA11A0A19A020根數(shù)據(jù)線根數(shù)據(jù)線I/OCHRDYI/OCHCKv PC總線是IBM PC及 PC/XT機(jī)上使用的總線，又稱(chēng)XT總線或8位ISA總線。v 鎖存器、8286發(fā)送接收器、8259中斷控制器、8237DMA控制器以及其他邏輯的重新驅(qū)動(dòng)和組合控制而形成，又稱(chēng)I/O

2、通道。v 它共有62引腳，其中，數(shù)據(jù)線8根、地址線20根、控制線21根、狀態(tài)線2根，還有時(shí)鐘、電源、地線 。PC 總線總線見(jiàn)教材p1713ISA總線總線v ISA（Industry Standard Architecture，工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu)）是IBM PC/AT（80286）機(jī)上首先使用，故又稱(chēng)為AT總線，后被國(guó)際標(biāo)準(zhǔn)化組織確定為國(guó)際標(biāo)準(zhǔn)ISA。它具有16位數(shù)據(jù)寬度，最高工作頻率位8MHz，數(shù)據(jù)傳輸速率達(dá)到16MB/s，地址線24條，可尋訪16M字節(jié)地址單元。ISA總線98芯插槽引腳分布B AD C36線62線PC總線D1D2D3D4D5D6D7D8D8D10D11D12D13D14D15D

3、16D17D18C1C2C3C4C5C6C7C8C8C10C11C12C13C14C15C16C17C18MEMCS16I/OCS16IRQ10IRQ11IRQ12IRQ13IRQ14DACK0DRQ0DACK5DACK6DACK7DRQ5DRQ6DRQ7+5VMASTERGNDSBHEMEMRMEMWLA23LA22LA21LA20LA19LA18LA17SD15SD14SD13SD12SD11SD10SD09SD08ISA4AEN:地址允許信號(hào)PC總線、ISA總線可由CPU或DMA控制器控制，當(dāng)DMA控制器控制總線時(shí)，它同時(shí)產(chǎn)生AEN信號(hào)，用于禁止CPU控制總線。AEN=0，表示CPU控制

4、總線。AEN=1，表示DMA控制器控制總線5PC總線信號(hào) CPU最大模式信號(hào) CPU最小模式信號(hào) IOR IORC RD,M/IO=0 IOW IOWC WR,M/IO=0 MEMR MRDC RD,M/IO=1 MEMW MWTC WR,M/IO=1 讀寫(xiě)信號(hào)由CPU或DMA控制器產(chǎn)生，經(jīng)總線控制器至總線，傳送給總線上的從設(shè)備 常用于接口譯碼電路設(shè)計(jì)有時(shí)于接口譯碼電路設(shè)計(jì)6I/O I/O 端口的譯碼端口的譯碼譯碼電路的作用1 1譯碼電路的構(gòu)成2 2譯碼電路的設(shè)計(jì)方法3 3片內(nèi)譯碼和片選譯碼4 47譯碼電路的作用譯碼電路的作用 將CPU執(zhí)行IN/OUT指令發(fā)出的地址信號(hào),“翻譯”成欲操作口的選

5、通信號(hào)。解決存儲(chǔ)器、I/O設(shè)備與CPU連接時(shí)地址總線失配問(wèn)題。此信號(hào)常作為接口內(nèi)三態(tài)門(mén)或鎖存器的控制信號(hào)接通或斷開(kāi)接口數(shù)據(jù)線與系統(tǒng)的連接。8該電路在該電路在CPU執(zhí)行指令執(zhí)行指令 MOV DX, 200H IN AL, DX將輸入設(shè)備的數(shù)據(jù)讀入將輸入設(shè)備的數(shù)據(jù)讀入CPU內(nèi)內(nèi)AL中中圖中譯碼電路的作用圖中譯碼電路的作用：只當(dāng)只當(dāng)A15A0上出現(xiàn)上出現(xiàn)200H時(shí)，時(shí)，（即（即0000 0010 0000 0000B）輸出輸出0，其他輸出，其他輸出1。 例 一個(gè)輸入設(shè)備的簡(jiǎn)單接口電路三三 態(tài)態(tài)緩沖器緩沖器輸入輸入設(shè)備設(shè)備數(shù)據(jù)數(shù)據(jù) 線線IOR地址地址譯碼譯碼地址線地址線 200H000D7 D0A15

6、A0與與非非PC總線總線9執(zhí)行執(zhí)行: MOV DX, 200H IN AL, DX 三三 態(tài)態(tài)緩沖器緩沖器輸入輸入設(shè)備設(shè)備數(shù)據(jù)數(shù)據(jù) 線線IOR地址地址譯碼譯碼地址線地址線 200H000D7 D0A15A0與與非非PC總總線線IN指令時(shí)序指令時(shí)序A15A0IORCLKD7 D0T4T1T2T3Tw0000 0010 0000 000010輸入設(shè)備接口電路，即硬件上保證輸入設(shè)備接口電路，即硬件上保證:只在只在CPU執(zhí)行從執(zhí)行從200H端口端口輸入數(shù)據(jù)時(shí)，輸入數(shù)據(jù)時(shí)， 三態(tài)門(mén)處于工作狀態(tài)三態(tài)門(mén)處于工作狀態(tài)，使輸入設(shè)備的數(shù)據(jù)送上總線側(cè)，使輸入設(shè)備的數(shù)據(jù)送上總線側(cè)，而而CPU執(zhí)行其它指令時(shí)執(zhí)行其它指令

7、時(shí), 三態(tài)門(mén)均處于高阻狀態(tài)三態(tài)門(mén)均處于高阻狀態(tài), 使輸入設(shè)備的數(shù)據(jù)線與總線側(cè)斷開(kāi)使輸入設(shè)備的數(shù)據(jù)線與總線側(cè)斷開(kāi)三三 態(tài)態(tài)緩沖器緩沖器輸入輸入設(shè)備設(shè)備數(shù)據(jù)數(shù)據(jù) 線線IOR地址地址譯碼譯碼地址線地址線 200H000D7 D0A15A0與與非非PC總總線線MOV DX, 200HIN AL, DX思考思考：其他的指令為什么不可以？其他的指令為什么不可以？11該電路在該電路在CPU執(zhí)行指令執(zhí)行指令 MOV DX, 300H OUT DX, AL 將將CPU內(nèi)內(nèi)AL中的數(shù)據(jù)送至輸出設(shè)備中的數(shù)據(jù)送至輸出設(shè)備圖中譯碼電路的作用圖中譯碼電路的作用：只當(dāng)只當(dāng)A15A0上出現(xiàn)上出現(xiàn)300H時(shí)，時(shí)，（即（即000

8、0 0011 0000 0000B）輸出輸出0，其他輸出，其他輸出1。 例 一個(gè)輸出設(shè)備的簡(jiǎn)單接口電路PC總線總線鎖存器鎖存器輸出輸出設(shè)備設(shè)備數(shù)據(jù)線數(shù)據(jù)線IOW地址地址譯碼譯碼地址線地址線 300H000D7 D0A15A0與與非非12OUT指令時(shí)序指令時(shí)序執(zhí)行：執(zhí)行： MOV DX, 300H OUT DX, AL A15A0CLKIOWD7D0T4T1T2T3 TwPC總線總線鎖存器鎖存器輸出輸出設(shè)備設(shè)備數(shù)據(jù)線數(shù)據(jù)線IOW地址地址譯碼譯碼地址線地址線 300H000D7 D0A15A0與與非非0000 0110 0000 000013輸出設(shè)備接口電路，即硬件上保證輸出設(shè)備接口電路，即硬件上

9、保證:只在只在CPU執(zhí)行從執(zhí)行從300H端口端口輸出數(shù)據(jù)時(shí)，輸出數(shù)據(jù)時(shí)， 鎖存器處于觸發(fā)狀態(tài)，其輸出隨輸入變化，鎖存器處于觸發(fā)狀態(tài)，其輸出隨輸入變化，而而CPU執(zhí)行其它指令時(shí)執(zhí)行其它指令時(shí), 鎖存器均處于鎖存狀態(tài)鎖存器均處于鎖存狀態(tài), 其輸出不隨輸入變化，其輸出不隨輸入變化，PC總總線線鎖存器鎖存器輸出輸出設(shè)備設(shè)備數(shù)據(jù)線數(shù)據(jù)線IOW地址地址譯碼譯碼地址線地址線 300H000D7 D0A15A0與與非非MOV DX, 300HOUT DX, AL思考思考：其他的指令為什么不可以？其他的指令為什么不可以？14I/O I/O 端口的譯碼端口的譯碼譯碼電路的作用1 1譯碼電路的構(gòu)成2 2譯碼電路的設(shè)

10、計(jì)方法3 3片內(nèi)譯碼和片選譯碼4 41574LS138 譯碼器譯碼器門(mén)電路： 與門(mén)、非門(mén)、或門(mén)、與非門(mén)、或非門(mén)等譯碼器： 2-4線譯碼器 74LS139 3-8線譯碼器 74LS138 4-16線譯碼器 74LS154 等 可用門(mén)電路、譯碼器或者兩者的組合實(shí)現(xiàn)。A Y0B Y1C Y2 Y3 G1 Y4 G2A Y5G2B Y6 Y7 16I/O I/O 端口的譯碼端口的譯碼譯碼電路的作用1 1譯碼電路的構(gòu)成2 2譯碼電路的設(shè)計(jì)方法3 3片內(nèi)譯碼和片選譯碼4 417 據(jù)端口地址確定地址信號(hào)A15A0的取值， 用門(mén)電路、譯碼器或兩者組合實(shí)現(xiàn)滿足此取值情況的電路。設(shè)計(jì)譯碼電路時(shí)： 1. 端口的選通

11、信號(hào)通常為低電平有效 2. 除端口的地址信號(hào)參加譯碼外，控制信號(hào)IOW、IOR(IO/M，AEN也可參加譯碼)18譯譯碼碼電電路路A0A1A14A15IORIOWAEN譯碼電路示意圖譯碼電路示意圖19A Y0B Y1C Y2 Y3 G1 Y4 G2A Y5G2B Y6 Y7 2021 例 設(shè)計(jì)端口地址為218H的譯碼電路分析 CPU執(zhí)行IN/OUT指令時(shí)，發(fā)出端口的地址信號(hào) MOV DX, 218H IN AL, DX 或 OUT DX, AL對(duì)應(yīng)對(duì)應(yīng)218H端口的地址信號(hào)為（取端口的地址信號(hào)為（取A9A0）：）： A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 (地址信號(hào)地址信號(hào)

12、) 1 0 0 0 0 1 1 0 0 0 B 2 1 8 H只要滿足此地址取值的譯碼電路均可只要滿足此地址取值的譯碼電路均可22PC總線總線方法一、用門(mén)電路實(shí)現(xiàn)218H的地址譯碼數(shù)數(shù) 據(jù)據(jù) 線線 DBRDWRCS端口端口譯碼譯碼電路電路0A9A8A7A6A5A4A3A2A1A0AENIORIOWI/O接口接口D0D7D0D710000110000&譯碼電路部分滿足：譯碼電路部分滿足：只當(dāng)?shù)刂沸盘?hào)只當(dāng)?shù)刂沸盘?hào)A9 A0為為：A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 0 0 0 0 1 1 0 0 0即即218H時(shí)，輸出時(shí)，輸出0， 使使I/O接口的接口的CS有效有

13、效否則輸出否則輸出1 使使I/O接口的接口的CS無(wú)效無(wú)效23PC總線總線數(shù)數(shù) 據(jù)據(jù) 線線 DBRDWRCS端端 口口譯碼電路譯碼電路0A9A8A7A6A5A4A3A2A1A0AENIORIOWI/O接口接口D0D7D0D710000110000&注意譯碼電路中：注意譯碼電路中：由于高位地址線由于高位地址線A15A10未參與譯碼未參與譯碼, 即即:地址地址A15A0為：為： 10 0001 1000均能輸出均能輸出0, 0, 所以該電路使：所以該電路使：一個(gè)端口對(duì)應(yīng)多個(gè)地址一個(gè)端口對(duì)應(yīng)多個(gè)地址 共共26= =64個(gè)個(gè) 218H，618H A18H，E18 H 等等等等24采用實(shí)際芯片采用

14、實(shí)際芯片PCPC總線總線RDRDWRWRCSCSI/OI/O接口接口D0D7數(shù)數(shù) 據(jù)據(jù) 線線 DBDB端端 口口譯碼電路譯碼電路0 0A9A9A8A8A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0AENAEN+5V+5VIORIORIOWIOWD0D71 10 00 00 00 01 11 10 00 00 00 0& & &1 10 00 074LS3074LS3074LS2074LS2074LS3274LS3274LS30為為 8 輸入與非門(mén)輸入與非門(mén)74LS20為為 4 輸入與非門(mén)輸入與非門(mén)74LS32為為 2 輸入或門(mén)輸入或門(mén)當(dāng)?shù)刂沸盘?hào)為：當(dāng)?shù)?/p>

15、址信號(hào)為：A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 0 0 0 0 1 1 0 0 0即地址為即地址為 218H或門(mén)或門(mén)74LS32輸出輸出0，使使I/O接口的接口的CS有效。有效。25方法二、用譯碼器、門(mén)電路組合實(shí)現(xiàn)方法二、用譯碼器、門(mén)電路組合實(shí)現(xiàn)218H218H的地址譯碼的地址譯碼74LS1383-8譯碼器譯碼器218HA Y0B Y1C Y2 G1 Y3 Y4 G2A Y5 Y6G2B Y7 0000110000100&A0A1A2AENA3A4A5A6A7A8A9IORIOWPC總線總線CSI/O接口接口D0D7&RDWR數(shù)數(shù) 據(jù)據(jù) 線線 DBD0

16、D7端端 口口譯碼電路譯碼電路當(dāng)端口地址信號(hào)為：當(dāng)端口地址信號(hào)為：A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 0 0 0 0 1 1 0 0 0即即 218H時(shí)時(shí)（且（且IOR和和IOW有有中一個(gè)為低電平）中一個(gè)為低電平） Y0輸出輸出0，使使I/O接口的接口的CS有效有效26219H21AH21BH21CH21DH21EH21FH218H思考思考1： 1. Y2 Y7 譯出的端口地址各是多少？譯出的端口地址各是多少？74LS1383-8譯碼器譯碼器A Y0B Y1C Y2 G1 Y3 Y4 G2A Y5 Y6G2B Y7 0110000100&端端 口口譯碼電路譯

17、碼電路A0A1A2AENA3A4A5A6A7A8A9IORIOWPC總總線線1 0 1 0 1 0 1 01 1 0 0 1 1 0 01 1 1 1 0 0 0 0Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y027思考2： 將A0與A2位置互換， Y0 Y7譯出的地址各是多少？74LS1383-8譯碼器譯碼器A Y0B Y1C Y2 G1 Y3 Y4 G2A Y5 Y6G2B Y7 0110000100&端端 口口譯碼電路譯碼電路A2A1A0AENA3A4A5A6A7A8A9IORIOWPC總總線線281根據(jù)電路先確定與使能控制連接的信號(hào)： G1=1 即： AEN=0 A9 A8 A

18、7 A6 A5 A4 A3 G2A=0 1 0 0 0 0 1 1 G2B=0 IOW 或 IOR為02再分析與選擇控制C、B、A 相連的各引腳3最后綜合所有地址信號(hào)的取值，得出結(jié)論 外部連線可變，而74LS138芯片的工作原理不變。2974LS1383-8譯碼器譯碼器218HA Y0B Y1C Y2 G1 Y3 Y4 G2A Y5 Y6G2B Y7 0110000100&端端 口口譯碼電路譯碼電路A2A1A0AENA3A4A5A6A7A8A9IORIOWPC總總線線1 0 1 0 1 0 1 01 1 0 0 1 1 0 01 1 1 1 0 0 0 0Y7 Y6 Y5 Y4 Y3

19、Y2 Y1 Y0218H21CH21AH21EH219H21DH21BH21FH30I/O I/O 端口的譯碼端口的譯碼譯碼電路的作用1 1譯碼電路的構(gòu)成2 2譯碼電路的設(shè)計(jì)方法3 3片內(nèi)譯碼和片選譯碼4 431片內(nèi)譯碼: 在芯片內(nèi)部的譯碼電路 用于區(qū)分芯片內(nèi)部不同的端口片選譯碼: 在芯片外部的譯碼電路 用于選擇不同的芯片或端口21821FH220227H22822FH230237H32片選譯碼通常譯出的是一個(gè)地址范圍并行接口8255ACS外設(shè)數(shù) 據(jù) 線A0A1RDWRPC總線IORA0A1IOWA2A3A4A5A6A7A8A9AEN片選譯碼片內(nèi)譯碼端口A端口B端口C端口D串行接口8251 數(shù)

20、/模轉(zhuǎn)換0832模/數(shù)轉(zhuǎn)換080933PC總線通常將低位地址線（1位或幾位）直接連在芯片上，用于片內(nèi)譯碼，而其余的高位地址線用于片選譯碼。并行接口8255ACS外設(shè)數(shù) 據(jù) 線A0A1RDWRIORA0A1IOWA2A3A4A5A6A7A8A9AEN片選譯碼片內(nèi)譯碼端口A端口B端口C端口D串行接口8251 數(shù)/模轉(zhuǎn)換0832模/數(shù)轉(zhuǎn)換080934 例 分析下圖74LS138各輸出端的譯碼地址(片選譯碼) 74LS1383-8譯碼器譯碼器218HA Y0B Y1C Y2 G1 Y3 Y4 G2A Y5 Y6G2B Y7 00010&A3A4A5+5VA6A7A8A9AENIORIOWPC總

21、線總線&片選譯碼電路片選譯碼電路351. 先確定與使能控制G1、G2A、G2B相連的各引腳 G1連+5V，始終有效 IOR、IOW任一為 0 G2A、G2B為0，則 A9 A8 A7 A6 ，AEN為 0 1 0 0 0 2. 再分析與選擇控制C、B、A 相連的各引腳 3. 考慮到A2、A1、A0未參加譯碼，其值任意， 即A2A1A0的取值為000 1114. 最后綜合所有地址信號(hào)的取值，得出結(jié)論。A5 A4 A3 C B A0 0 0 Y00 0 1 Y10 1 0 Y20 1 1 Y31 0 0 Y41 0 1 Y51 1 0 Y61 1 1 Y7分析：分析：36結(jié)論：結(jié)論：使使能能控控制制選選擇擇控控制制未未參參與與A9 A8 A7 A6A5 A4 A3A2 A1 A0有有效效地地址址范范圍圍與與輸輸出出