模擬IC設(shè)計流程總結(jié)

1、Best wishes 微固學院微固學院 功率集成技術(shù)實驗室功率集成技術(shù)實驗室 1模擬模擬IC設(shè)計流程總結(jié)設(shè)計流程總結(jié)Analog World2 主要內(nèi)容主要內(nèi)容前端設(shè)計2后端設(shè)計工具4緒 論3 1后端設(shè)計3 3結(jié) 論3 5Analog World3模擬模擬IC與數(shù)字與數(shù)字IC的比較的比較Analog World4 模擬模擬IC設(shè)計的特點設(shè)計的特點Geometry is an important part of the designUsually implemented in a mixed analog-digital circuitAnalog is 20% and digital 80%

2、 of the chip areaAnalog requires 80% of the design timeAnalog World5 Requires an ability to grasp multiple concepts simultaneously Requires a wide range of skills (from system to technology) Be able to use simulation correctly (Usage of a simulator) x (Common sense) Constant Simulators are only as g

3、ood as the models and the knowledge of those models by the designer Simulators are only good if you already know the answers模擬模擬IC需要掌握的技能需要掌握的技能 Dont use computer as a substitute for thinking!Simulation “truths” Analog World6 模擬模擬IC的設(shè)計流程的設(shè)計流程Analog World7 主要內(nèi)容主要內(nèi)容前端設(shè)計2后端設(shè)計工具4緒 論3 1后端設(shè)計3 3結(jié) 論3 5Analo

4、g World8模擬模擬IC的設(shè)計書籍的設(shè)計書籍序號序號書名書名作者作者1 1Design of Analog CMOS Integrated Circuits Behzad Razavi2 2CMOS Analog Circuit Design PHILLIP E. ALLEN/ DOUGLAS R. HOLBERG3 3Analysis and Design of Analog Integrated Circuits P.R. Gray /R.G. Meyer4 4Bipolar and MOS Analog Integrated Circuit Design ALAN. B. GREBE

5、NE5 5Analog Integrated Circuits Design Johns/Martin6 6Introduction to CMOS OP-AMPS and ComparatorsROUBIK GREGORIAN7 7Analog Design for CMOS VLSI SystemsFranco Maloberti9 9CMOS Mixed-Signal Circuit DesignR.Jacob Baker,Harry W. Li,David E. Boyce1010Analog MOS Integrated Circuits IIPaul R. Gray/Bruce A

6、. Wooley/Robert W. Paul R. Gray/Bruce A. Wooley/Robert W. BrodersenBrodersen1111Fundamentals of Power ElectronicsErickson, Robert W.1212Switching Power Supply DesignPressman, Abraham I.1313Power Electronics :Circuits,Devices and ApplicationsMuhammad H. Rashid1414Modern DC- to-DC Switchmode Power Con

7、verter CircuitsSeverns, Rudolf P. Bloom, Gordon, Ed.Analog World9逆向設(shè)計逆向設(shè)計逆向設(shè)計：逆向設(shè)計：借鑒以前成功的經(jīng)驗 周期短 見效快正向設(shè)計：正向設(shè)計：提供系統(tǒng)解決方案 周期長 系列性正向設(shè)計正向設(shè)計逆向設(shè)計逆向設(shè)計Analog World10逆向設(shè)計時的注意事項逆向設(shè)計時的注意事項( (一一) )多讀SPEC，加深對芯片的理解。查找是否有Reliability Report，這對判斷芯片的PIN腳有幫助。標注信號線最好由1-2人完成(3000個管子以上的版圖除外)，養(yǎng)成邊標線邊紀錄的習慣。提取版圖是一個需要細心和耐心細心和耐

8、心的過程。版圖提取錯誤，會給隨后的電路分析造成很大的麻煩和重復(fù)勞動，浪費時間，延緩浪費時間，延緩進度進度。按照版圖的布局分塊提取版圖，注明晶體管的類型，遵循版圖原狀，不要合并晶體管。提取版圖時應(yīng)先確定器件的類型，再從POLY層畫出器件，然后再從METAL層畫出連線。由下至上，提高效率由下至上，提高效率。Analog World11逆向設(shè)計時的注意事項逆向設(shè)計時的注意事項( (二二) )整理電路時，應(yīng)按照書上的標準模塊電路的構(gòu)架進行整理。熟悉書上的電路是關(guān)鍵。分析電路時，應(yīng)先手動分析，然后仿真驗證。劃分電路功能模塊時，要多看多看SPEC，要有系統(tǒng)的觀念系統(tǒng)的觀念，從整個系統(tǒng)出發(fā)進行劃分。小組內(nèi)應(yīng)

9、該多交流，集思廣益。提前準備好芯片的外圍器件model，為整體仿真做好準備。整體電路仿真時，會經(jīng)常調(diào)整子電路的參數(shù)和仿真條件。要做好每次仿真的記錄說明做好每次仿真的記錄說明，尤其是對netlist的修改。撰寫Design Note和Simulation Report，做好前端設(shè)計的結(jié)案數(shù)做好前端設(shè)計的結(jié)案數(shù)據(jù)據(jù)。不必太詳細，但要重點突出，容易理解。Analog World12正向設(shè)計正向設(shè)計前端設(shè)計主要步驟如下：前端設(shè)計主要步驟如下：（1）熟悉Foundry的工藝，了解單管的I-V Curve，閱讀仿真所 用的lib文件。（2）確定電路中MOS管的最小W和L，數(shù)字電路部分和開關(guān) 控制管一般取最

10、小W和L。（3）確定SPEC，明確芯片所要達到的性能指標，即Electrical Characteristics和Typical Performance Characteristics。（4）搭建系統(tǒng)框圖，確定主回路(實現(xiàn)主要功能所需模塊)。（5）子電路設(shè)計(功能、結(jié)構(gòu)、性能指標)。Analog World13（6）子電路仿真(功能驗證、參數(shù)仿真、容差分析)。（7）整體電路仿真(功能驗證、參數(shù)仿真、容差分析)。（8）撰寫Design Note和Simulation Report，做好前端設(shè)計 的結(jié)案數(shù)據(jù)。（9）整理出最終電路圖。標明走大電流的信號線，給出 確定的電流值；標明需要匹配的器件；標明

11、電路中 的噪聲源及對噪聲敏感的信號線；標明需要特別注 意的地方。為版圖設(shè)計做好準備。 正向設(shè)計正向設(shè)計Analog World14 實例：電壓基準源的設(shè)計實例：電壓基準源的設(shè)計 等效電路圖分析等效電路圖分析 24242133311()ln()REFEBTRRR RRVVVnRRR RRAnalog World15電壓基準源實際電路圖電壓基準源實際電路圖增加了RC網(wǎng)絡(luò)改善基準電壓的性能Analog World16 主要內(nèi)容主要內(nèi)容前端設(shè)計2后端設(shè)計工具4緒 論3 1后端設(shè)計3 3結(jié) 論3 5Analog World17 后端設(shè)計流程后端設(shè)計流程Analog World18版圖設(shè)計書籍版圖設(shè)計書籍

12、Analog World19后端設(shè)計步驟后端設(shè)計步驟后端設(shè)計主要步驟如下：后端設(shè)計主要步驟如下：（1）熟讀Foundry提供的Design Rules，正確理解每一條 掩模設(shè)計規(guī)則。挑出五六個具有代表性的規(guī)則熟記。（2）確定芯片的封裝形式，做好芯片的Floorplan。（3）建立自己的Library，定義Technology File和Display File，做好基本的cell，以備調(diào)用。（4）合理搭建整體版圖的輪廓，先確定Pad(包括ESD)和 大器件(如功率管)的位置，然后進行主要信號線的布 局，最后確定各個子電路模塊的形狀。（5）子電路模塊的子電路模塊的Layout，同時進行同時進行D

13、RC(Design Rule Check)和LVS(Layout Versus Schematic)。Analog World20（6）完成整體版圖的拼接，注意模塊與模塊之間的走線。 力求整體版圖緊湊，無較大空隙。（7）進行整體版圖的DRC和LVS驗證，仔細檢查每一個出 錯的地方，必須要達到零錯誤才能Go on。（8）進行整體版圖的LPE(Layout Parasitic Extraction)，提 取出網(wǎng)表并再次仿真驗證電路的功能。（9）手動檢查整體版圖，確定無誤后，導(dǎo)出GDS File，交 予Foundry tape out。（10）進行在線光掩膜數(shù)據(jù)檢視進行在線光掩膜數(shù)據(jù)檢視JDV(Jo

14、b Deck View)。確認 無誤后Foundry開始生產(chǎn)制造。后端設(shè)計步驟后端設(shè)計步驟Analog World21版圖設(shè)計的技巧版圖設(shè)計的技巧()()Pick Five or Six Non-min Design RulesPlenty of Wide Wiring and ViasDont Believe Your Circuit DesignerUse a Consistent OrientationDont Go OverboardAnalog World22版圖設(shè)計的技巧版圖設(shè)計的技巧()()Keep Off the BlocksCare for Sensitive and Noi

15、sy Signals EarlyIf It Looks Nice, It Will WorkLearn Your ProcessDont Let the Noisy Find the SubstrateAnalog World23版圖設(shè)計的技巧版圖設(shè)計的技巧()()Copy and Rename Cells before Making ChangesRemember Your Hierarchy LevelDraw Big Power BusesBreak Up Large CircuitCOMMUNICATE!Analog World24 實例：電壓基準源的版圖實例：電壓基準源的版圖Anal

16、og World25 主要內(nèi)容主要內(nèi)容前端設(shè)計2后端設(shè)計工具4緒 論3 1后端設(shè)計3 3結(jié) 論3 5Analog World26 版圖設(shè)計工具版圖設(shè)計工具 Virtuoso LE Virtuoso Layout Editor 版圖編輯大師 Cadence最精華的部分在哪里Virtuoso Layout Editor界界面面漂漂亮亮友友好好操操作作方方便便高高效效功功能能強強大大完完備備Analog World27 版圖設(shè)計工具版圖設(shè)計工具 Virtuoso LE當當前前選選中中層層 全全部部可可見見或或不不可可見見 全全部部可可選選或或不不可可選選Analog World28 版圖驗證工具版圖

17、驗證工具 Dracula Diva Diva是 Cadence 的版圖編輯大師 Virtuoso LE 集成的交互式版圖驗證工具，具有使用方便、操作快捷的特點，非常適合中小規(guī)模單元的版圖驗證。 Dracula Dracula是 Cadence 的一個獨立的版圖驗證工具，按批處理方式工作，功能十分強大，目前被認為是布局驗證的標準，幾乎全世界所有的IC 公司都拿它作 sign-off 的憑據(jù)。Analog World29Dracula 的主要功能的主要功能1設(shè)計規(guī)則檢查 DRC * *2電氣規(guī)則檢查 ERC3版圖與電路圖一致性檢查 LVS * *4版圖參數(shù)提取 LPE5寄生電阻提取 PREAtte

18、ntion：Dracula 的處理對象是的處理對象是GDSII文件！文件！Analog World30GDSII 格式轉(zhuǎn)換格式轉(zhuǎn)換執(zhí)行：CIWFileExportStream 彈出如下窗口： 運行目錄運行目錄 輸出文件名輸出文件名Analog World31 Dracula 之之 DRCFunction of DRC檢查布局設(shè)計與制程規(guī)則的一致性。設(shè)計規(guī)則包括各層width、spacing及不同層之間的spacing、enclosure等關(guān)系。設(shè)計規(guī)則的規(guī)定是基于process variation、 equipment limitation、circuit reliability。特殊情況下,

19、設(shè)計規(guī)則允許有部分彈性。Analog World32Dracula DRC 驗證步驟：驗證步驟：把版圖的GDSII文件導(dǎo)出到含有DRC規(guī)則文件的目錄（run directory）下。更改DRC文件中的INDISK和PRIMARY值。在Terminal中，進入含DRC規(guī)則文件的運行目錄下，依次輸入如下命令： % PDRACULA % /g DRC文件名 % /f % Dracula 之之 DRCAnalog World33 Dracula 之之 DRC打開待檢驗單元的版圖視圖，在工作窗口選擇 ToolsDracula Interface，工具菜單里多出DRC、LVS等項。 Analog World34選擇DRC-setup，彈出如下圖所示對話框，在Run Directory欄中填入運行DRC的路徑后，點OK，打開的版圖中會出現(xiàn)錯誤標記。 Dracula 之之 DRCAnalog World35 Dracula 之之 DRCAnalog World36 Dracula 之之 LVSDracula LVS 驗證步驟：驗證步驟：1. 把版圖的GDSII文件導(dǎo)出到含有LVS規(guī)則文件的目錄。2. 把電路的hspice網(wǎng)表文件導(dǎo)出到含有LVS規(guī)則文件的目錄。3. 更改LVS規(guī)則文件中的INDISK和PRIMARY值。4