第2章 系統(tǒng)總線

1、12第二章第二章 系統(tǒng)總線系統(tǒng)總線重點內(nèi)容：總線的基本概念和基本技術(shù)，主要包括總線的特性、總線性能指標、總線標準、總線連接方式、總線仲裁、總線定時，總線數(shù)據(jù)傳輸模式、PCI總線。 計算機系統(tǒng)的主要部件（處理器、主存、I/O模塊）為了交換數(shù)據(jù)和控制信號，需要進行互連，由多條線組成的共享總線是構(gòu)成計算機系統(tǒng)的互連機構(gòu)。當代系統(tǒng)中，通常是采用層次式總線以改善性能。32.12.1 計算機系統(tǒng)互連結(jié)構(gòu) 計算機是由一組相互之間通信的3種基本類型（CPU、存儲器和I/O）的部件或模塊組成的網(wǎng)絡。因此，必須有使模塊連接在一起的通路。 連接各種模塊的通路的集合稱為互連結(jié)構(gòu)。這一結(jié)構(gòu)的設計取決于模塊之間所必須交換

2、的信息。42.12.1 計算機系統(tǒng)互連結(jié)構(gòu)寫 讀 0 N-1 存儲器 寫 讀 I/O 接口 CPU 地址 數(shù)據(jù) 數(shù)據(jù) 地址 內(nèi)部數(shù)據(jù) 外部數(shù)據(jù) 地址 數(shù)據(jù) 數(shù)據(jù) 指令 中斷信號 控制信號 內(nèi)部數(shù)據(jù) 外部數(shù)據(jù) 中斷信號 52.22.2 總線的基本概念 總線（Bus）是連接兩個或多個部件的公共通信通路。總線的關鍵特征是共享傳輸介質(zhì)。當多種部件連接到總線上時，一個部件發(fā)出的信號可以被其他所有連接到總線上的部件所接收。 如果兩個或兩個以上的部件同時發(fā)送信息，它們的信號將會重疊，這樣會導致信號沖突，傳輸無效。因此，在某一時刻，只允許有一個部件向總線發(fā)送數(shù)據(jù)，而多個部件可以同時從總線上接受相同的數(shù)據(jù)。62

3、.22.2 總線的基本概念 一個單處理器系統(tǒng)中的總線，大致分為3類： CPU內(nèi)部連接各寄存器及運算部件之間的總線，稱為內(nèi)部總線。 CPU同計算機系統(tǒng)的其他具有高速傳輸功能的部件，如存儲器、通道等互相連接的總線稱為系統(tǒng)總線。 中、低速I/O設備之間互相連接的總線稱為I/O總線。最常見的計算機互連結(jié)構(gòu)使用一個或多個系統(tǒng)總線。72.2.1 總線特性 圖中CPU、MM（主存）、I/O都是部件插板，它們通過插頭與水平方向總線插槽（按總線標準用印制電路板或一束電纜連接而成的多頭插座）連接。BU S CPU 插件板 M M 插件板 I/O 插件板 82.2.1 總線特性 為了保證機械上的可靠連接，必須規(guī)定其

4、機械特性； 為了確保電氣上正確連接，必須規(guī)定其電氣特性； 為保證正確地連接不同部件，還需規(guī)定其功能特性和時間特性。 92.2.2 總線性能指標 總線寬度：它是指數(shù)據(jù)總線的根數(shù) 標準傳輸率：即在總線上每秒能傳輸?shù)淖畲笞止?jié)量，MB/s（每秒多少兆字節(jié)） 時鐘同步/異步：總線上的數(shù)據(jù)與時鐘同步工作的總線稱為同步總線，與時鐘不同步工作的總線稱為異步總線。 總線傳輸信息的不同：分為地址總線、數(shù)據(jù)總線和控制總線3種總線。 總線復用：通常地址總線與數(shù)據(jù)總線在物理上是分開的兩種總線。為了提高總線的利用率，可以將地址總線和數(shù)據(jù)總線共用一組物理線 總線控制方式：包括并發(fā)工作、自動配置、仲裁方式、邏輯方式、計數(shù)方式

5、等。102.2.3 總線內(nèi)部結(jié)構(gòu)總線按傳輸信息，都可以分成3個功能組： 數(shù)據(jù)總線:系統(tǒng)模塊間傳輸數(shù)據(jù)的路徑 地址總線:指定數(shù)據(jù)總線上數(shù)據(jù)的來源和去向 控制總線:控制對數(shù)據(jù)地址線的訪問和使用 數(shù)據(jù) 地址 控制 總線 CPU 存儲器 存儲器 I/O I/O 112.2.4 總線標準 為了使系統(tǒng)設計簡化，模塊生產(chǎn)批量化，確保其性能穩(wěn)定，質(zhì)量可靠，實現(xiàn)可移植化，便于維護等，人們開始研究如何使總線建立標準，在總線的統(tǒng)一標準下，完成系統(tǒng)設計、模塊制作。 為了獲得廣泛的工藝和法律支持，要求總線： 支持眾多性能不同的模塊。 支持批量生產(chǎn)，并要質(zhì)量穩(wěn)定、價格低廉。 可替換、可組合。 所謂總線標準，可視為系統(tǒng)與各

6、模塊、模塊與模塊之間的一個互連的標準界面。122.2.4 總線標準 目前流行的總線標準有： ISA（Industrial Standard Architecture） EISA（Extended Industrial Standard Architecture） VL-BUS是由VESA（Video Electronic Standard Association，視頻電子標準協(xié)會） PCI（Peripheral Component Interconnect，外部設備互連總線） 132.32.3 總線連接方式 系統(tǒng)總線是計算機系統(tǒng)內(nèi)各部件（CPU、存儲器、I/O接口等）間的公共通信線路。 在現(xiàn)代

7、計算機系統(tǒng)中，各大部件均以系統(tǒng)總線為基礎進行互連，系統(tǒng)總線的結(jié)構(gòu)有多種，一般可分為單總線系統(tǒng)與多總線系統(tǒng)兩大類。142.3.1 單總線 在單總線系統(tǒng)中，CPU、主存儲器以及所有I/O設備均通過一組總線連接，結(jié)構(gòu)簡單，總線控制較簡單，系統(tǒng)易于擴展 。 如果大量的設備連到總線上，性能就會下降。這主要有兩個原因。 系統(tǒng)總線 CPU M M 接口 接口 I/O I/O 152.3.2 雙總線 由于CPU工作期間要不斷地取指令、取操作數(shù)、送結(jié)果，CPU與主存MM之間的信息流通量特別大，一種多總線結(jié)構(gòu)是在這兩個最繁忙的部件之間增設一組總線。這組總線通常被稱為存儲總線，它屬于局部總線 。存儲總線系統(tǒng)總線CP

8、UMM接口接口I/OI/O162.3.2 雙總線 在具有眾多I/O設備的計算機系統(tǒng)中，為了進一步提高主CPU與I/O系統(tǒng)的并行性，往往由輸入/輸出處理機（IOP）來組織I/O設備。IOP一方面通過I/O總線與眾多外部設備相連，另一方面又與連接CPU和MM的系統(tǒng)總線相連 。接口接口接口IOPMMCPUI/OI/OI/O系統(tǒng)總線I/O總線172.3.3 多總線 為了解決主存MM工作速度相對CPU太慢的問題，在主存MM與CPU之間增加高速緩存Cache，并在Cache與CPU之間增設一組高速局部總線Cache總線，支持CPU與Cache之間的高速數(shù)據(jù)交換 。 橋 M M Cache CPU I/O

9、I/O I/O System 總線 擴展總線 Cache 總線 182.42.4 總線設計要素 在設計總線時，主要考慮的要素包括： 總線仲裁機制 定時方式 數(shù)據(jù)傳輸模式 寬度和復用方式等 191集中式仲裁 鏈式查詢方式：為減少總線授權(quán)線數(shù)量，采用菊花鏈查詢方式，BS（總線忙）線為1，表示總線正被某外設使用。201集中式仲裁 計數(shù)器定時查詢方式：總線上的任一設備要求使用總線時，通過BR線發(fā)出總線請求。中央仲裁器接到請求信號以后，在BS線為“0”的情況下讓計數(shù)器開始計數(shù)，計數(shù)值通過一組地址線發(fā)向各設備。每個設備接口都有一個設備地址判別電路，當?shù)刂肪€上的計數(shù)值與請求總線的設備地址相一致時，該設備置“

10、1”BS線，獲得了總線使用權(quán)，此時中止計數(shù)查詢。211集中式仲裁 獨立請求方式：每一個共享總線的設備均有一對總線請求線BRi和總線授權(quán)線BGi。當設備要求使用總線時，便發(fā)出該設備的請求信號。中央仲裁器中有一個排隊電路，它根據(jù)一定的優(yōu)先級決定首先響應哪個設備的請求，給設備以授權(quán)信號BGi。222分布式仲裁 分布式仲裁不需要中央仲裁器，每個潛在的主方功能模塊都有自己的仲裁號和仲裁器。 當它們有總線請求時，把它們唯一的仲裁號發(fā)送到共享的仲裁總線上，每個仲裁器將仲裁總線上得到的號與自己的號進行比較，如果仲裁總線上的號大，則它的總線請求不予響應，并撤銷它的仲裁號。 最后，獲勝者的仲裁號保留在仲裁總線上。

11、顯然，分布式仲裁是以優(yōu)先級仲裁策略為基礎的。232.4.2 總線定時 總線的一次信息傳輸過程，可大致分為5個階段：請求總線、總線仲裁、尋址、信息傳輸、狀態(tài)返回。 為了同步主方、從方的操作，必須制定定時協(xié)議，定時指事件出現(xiàn)在總線上的時序關系，一般分為同步時序和異步時序兩種。241同步定時 通信雙方由統(tǒng)一的時標控制數(shù)據(jù)傳輸，時標通常由CPU的總線控制器發(fā)出，送到總線上所有的部件，也可以由每個部件各自的時序發(fā)生器發(fā)出，但必須由總線控制器發(fā)出的時鐘信號對它們進行同步。 T2T3T1狀態(tài)線狀態(tài)信號地址線穩(wěn)定的地址讀命令數(shù)據(jù)線有效數(shù)據(jù)入有效數(shù)據(jù)出數(shù)據(jù)線時鐘地址允許寫命令讀周期寫周期252異步定時 對異步定

12、時協(xié)議來說，克服了同步通信的缺點，允許各模塊速度的不一致性，它沒有公共的時鐘標準，不要求所有部件統(tǒng)一操作時間，而是采用應答的方式（又稱握手方式），即當主模塊發(fā)出“請求”（Request）信號時，一直等待從模塊反饋回來“響應”（Acknowledge）信號后，才開始通信?？偩€上一個事件的發(fā)生取決于前一事件的發(fā)生。狀態(tài)信號穩(wěn)定的地址有效數(shù)據(jù)（a）系統(tǒng)總線讀周期狀態(tài)信號穩(wěn)定的地址有效數(shù)據(jù)（b）系統(tǒng)總線寫周期狀態(tài)線地址線讀命令數(shù)據(jù)線確認狀態(tài)線地址線寫命令確認數(shù)據(jù)線26例題例題【例2-2】某CPU采用集中式仲裁方式，使用獨立請求與菊花鏈查詢相結(jié)合的二維總線控制結(jié)構(gòu)。每一對請求線BRi和授權(quán)線BGi組成一

13、對菊花鏈查詢電路。每一根請求線可以被若干個傳輸速率接近的設備共享。當這些設備要求傳輸時通過BRi線向仲裁器發(fā)出請求，對應的BGi線則串行查詢每個設備，從而確定哪個設備享有總線控制權(quán)。請分析說明圖2-12所示的總線仲裁時序圖。 27例題例題解：從時序圖看出，該總線采用異步定時協(xié)議。 當某個設備請求使用總線時，在該設備所屬的請求線上發(fā)出申請信號BRi（1）。CPU按優(yōu)先原則同意后給出授權(quán)信號BGi作為回答（2）。BGi鏈式查詢各設備，并上升從設備回答SACK信號證實已收到BGi信號（3）。CPU接到SACK信號后下降BGi作為回答（4）。在總線“忙”標志BBSY為“0”的情況該設備上升BBSY，表

14、示該設備獲得了總線控制權(quán)，成為控制總線的主設備（5）。在設備用完總線后，下降BBSY和SACK（6）釋放總線。 在上述選擇主設備過程中，可能現(xiàn)行的主從設備正在進行傳輸。此時需等待現(xiàn)行傳輸結(jié)束，即現(xiàn)行主設備下降BBSY信號后（7），新的主設備才能上升BBSY，獲得總線控制權(quán)。282.4.3 總線數(shù)據(jù)傳輸模式總線支持各種數(shù)據(jù)傳輸類型，所有的總線都支持寫（主控器到從屬設備）和讀（從屬設備到主控器）的傳輸。在復用型地址/數(shù)據(jù)總線中，總線先用于指定地址，然后用于傳輸數(shù)據(jù)。對于讀操作，當數(shù)據(jù)由從屬設備中獲取并放到總線上時，典型的情況是有一個等待。無論是讀還是寫，如果有必要通過仲裁為其余的操作獲得總線的控制

15、權(quán)（也就是說，先占有總線來請求讀/寫，然后再一次占有總線執(zhí)行讀/寫），則同樣存在著延遲。在專用的地址總線和數(shù)據(jù)總線中，地址放到地址線上并保持到數(shù)據(jù)出現(xiàn)在數(shù)據(jù)線上之前。對于寫操作，地址一旦穩(wěn)定，主控器就把數(shù)據(jù)放到數(shù)據(jù)線上，這時從屬設備已經(jīng)有機會識別其地址。對于讀操作，從屬設備一旦識別出地址并準備好數(shù)據(jù)，就將數(shù)據(jù)放到數(shù)據(jù)總線上。某些總線允許幾種組合操作。“讀修改寫”操作是在讀之后緊接著向同一地址寫數(shù)據(jù)，地址僅在操作的開始廣播一次。為了防止其他潛在的主控器訪問此數(shù)據(jù)單元，整個操作是不可分的。這一原則是為了在多道程序系統(tǒng)中保護共享的存儲器?！皩懞笞x”也是一種不可分割的操作它是指寫之后緊接著對同一個地址

16、的讀取，這個讀操作可用于校驗。292.4.4 總線寬度 數(shù)據(jù)總線的寬度對系統(tǒng)性能有重要影響，數(shù)據(jù)總線越寬，一次能傳輸?shù)奈粩?shù)就越多。地址總線的寬度對系統(tǒng)容量有重要影響，地址總線越寬，可以訪問的單元就越多。【例2-3】假設總線的時鐘頻率為100MHz，總線的傳輸周期為4個時鐘周期，總線的寬度為32位，試求總線的數(shù)據(jù)傳輸率。若想提高一倍數(shù)據(jù)傳輸率，可采取什么措施？解：根據(jù)總線時鐘頻率為100MHz，得：1個時鐘周期為1/100MHz 0.01s?？偩€傳輸周期為0.01s4 0.04s。由于總線的寬度為32位 4B（字節(jié)）。故總線的數(shù)據(jù)傳輸率為4B/(0.04s) 100MB/s。若想提高一倍數(shù)據(jù)傳輸

17、率，可以在不改變總線時鐘頻率的前提下，使數(shù)據(jù)線寬度改為64位，也可以仍保持數(shù)據(jù)寬度為32位，但使總線的時鐘頻率增加到200MHz。 302.4.5 總線復用 總線的信號線可以歸為兩類，專用的和復用的。專用總線始終只負責一項功能，或始終分配給計算機部件的一個物理子集。 功能專用的一個例子是使用獨立專用的地址線和數(shù)據(jù)線，這種情況在許多總線中很常見。但這不是必要的。例如，用地址有效控制線來控制，地址和數(shù)據(jù)信息就可以通過同一組線傳輸。在數(shù)據(jù)傳輸?shù)拈_始，地址放到總線上，地址有效控制信號被激活。在這一點，每個模塊在規(guī)定的一段時間內(nèi)傳輸?shù)刂?，并判斷自己是否是被尋址的模塊。然后地址從總線上撤銷，相同的總線連線

18、隨后用于讀/寫數(shù)據(jù)的傳輸。這種將相同的線用于多種目的的方法稱為分時復用。 分時復用的優(yōu)點是，使用的總線數(shù)量少，從而節(jié)省了空間和成本；其缺點是控制電路略顯復雜，而且還潛伏著性能降低的危險，因為共享總線的特定事件不能同時發(fā)生。 312.5 PCI2.5 PCI總線結(jié)構(gòu)32小 結(jié)總線是構(gòu)成計算機系統(tǒng)的互連機構(gòu)，是多個系統(tǒng)功能部件之間的公共信息傳輸通道，并在爭用資源的基礎上進行工作。共享和分時是總線的兩個基本特征，共享指多個部件連接在同一條總線上，各部件通過它來進行信息交換，分時指在同一時刻，總線上只能傳輸一個部件發(fā)送過來的信息?？偩€有物理特性、功能特性、電氣特性、機械特性，因此必須標準化。微型計算機系統(tǒng)的標準總線從ISA總線（16位）發(fā)展到EISA總線（32位）和VESA總線（32位），又進一步發(fā)展到PCI總線（64位）。衡量總線性能的重要指標是總線帶寬，它定義為總線本身所能達到的最高傳輸速率。總線的內(nèi)部結(jié)構(gòu)主要包括數(shù)據(jù)總線、地址總線和控制總線，以及為連接的模塊提供電源的電源線?？偩€的連接方式一般可分為單總線系統(tǒng)與多總線系統(tǒng)兩大類。為克服單總線的缺點，多數(shù)計算機系統(tǒng)在體系結(jié)構(gòu)中都選擇使用多總線結(jié)構(gòu)?？偩€設計要素主要包括總線類型、仲裁方式、時序、