第5章存儲器系統(tǒng)

1、 存儲器概述存儲器概述 半導體存儲器半導體存儲器 存儲器與存儲器與CPU的連接的連接 RAM RAM、ROMROM RAM RAM、ROMROM的種類。的種類。 RAMRAM的結(jié)構(gòu)的結(jié)構(gòu) RAMRAM與與CPUCPU的連接，的連接，64K64K位動態(tài)位動態(tài)RAMRAM存存儲器。儲器。 存儲器是計算機系統(tǒng)中具有存儲器是計算機系統(tǒng)中具有記憶功能記憶功能的部件，它是由大量的的部件，它是由大量的記憶單元記憶單元(或稱基本或稱基本的存儲電路的存儲電路)組成的組成的, 用來存放用二進制數(shù)用來存放用二進制數(shù)表示的程序和數(shù)據(jù)。表示的程序和數(shù)據(jù)。5.15.1存儲器概述存儲器概述速度快速度快 容量小容量小速度慢速

2、度慢 容量大容量大寄存器寄存器內(nèi)部內(nèi)部Cache外部外部Cache主存儲器主存儲器輔助存儲器輔助存儲器大容量輔助存儲器大容量輔助存儲器CPU存儲器操作：存儲器操作： 讀操作，非破壞性。讀操作，非破壞性。 寫操作，破壞性。寫操作，破壞性。存儲器的職能：存儲器的職能： 信息交換中心。信息交換中心。 數(shù)據(jù)倉庫。數(shù)據(jù)倉庫。一、存儲器分類一、存儲器分類1. 1. 內(nèi)存儲器內(nèi)存儲器( (內(nèi)存或主存內(nèi)存或主存) ) 功能功能：存儲當前運行所需的程序和數(shù)據(jù)。：存儲當前運行所需的程序和數(shù)據(jù)。 特點特點：CPU可以直接訪問并與其交換信可以直接訪問并與其交換信 息，容量小，存取速度快。息，容量小，存取速度快。2.

3、2. 外存儲器外存儲器( ( 外存外存) ) 功能功能：存儲當前不參加運行的程序和數(shù)據(jù)。：存儲當前不參加運行的程序和數(shù)據(jù)。 特點特點：CPU不能直接訪問，配備專門設(shè)不能直接訪問，配備專門設(shè)備才能進行信息交換，容量大，備才能進行信息交換，容量大，存取速度慢。存取速度慢。軟盤和軟盤驅(qū)動器目前，存儲器使用的存儲介質(zhì)有半導體器件，目前，存儲器使用的存儲介質(zhì)有半導體器件，磁性材料，光盤等。一般把半導體存儲器芯片作為內(nèi)磁性材料，光盤等。一般把半導體存儲器芯片作為內(nèi)存。由于半導體存儲器具有存取速度快、集成度高、存。由于半導體存儲器具有存取速度快、集成度高、體積小、功耗低、應(yīng)用方便等優(yōu)點，在此我們只討論體積小

4、、功耗低、應(yīng)用方便等優(yōu)點，在此我們只討論半導體存儲器半導體存儲器。5.1.2存儲器的主要技術(shù)指標存儲器的主要技術(shù)指標1. 1. 存儲容量（存放二進制信息的總位數(shù)）存儲容量（存放二進制信息的總位數(shù)）存儲容量存儲容量=存儲單元個數(shù)存儲單元個數(shù)每個存儲單元的位數(shù)每個存儲單元的位數(shù)常用單位：常用單位：MB、GB、TB其中：其中：1kB=210B 1M=210kB=220B 1GB=210MB=230B 1TB=210GB=240B2. 2. 存取時間和存取周期存取時間和存取周期存取時間存取時間又稱存儲器訪問時間。指啟又稱存儲器訪問時間。指啟動一次存儲器操作到完成該操作所需的時動一次存儲器操作到完成該操

5、作所需的時間間 tA。存取周期存取周期是連續(xù)啟動兩次獨立的存儲是連續(xù)啟動兩次獨立的存儲器操作所需的最小的時間間隔器操作所需的最小的時間間隔TC，一般，一般TCtA 。3. 3. 可靠性可靠性可靠性指存儲器對電磁場及溫度等變可靠性指存儲器對電磁場及溫度等變化的抗干擾能力。化的抗干擾能力。4. 4. 功耗功耗功耗低的存儲系統(tǒng)可以減少對電源容功耗低的存儲系統(tǒng)可以減少對電源容量的要求，同時提高可靠性。量的要求，同時提高可靠性。5.25.2半導體存儲器半導體存儲器按制造工藝分類晶體管晶體管- -晶體管邏輯存儲器晶體管邏輯存儲器 TTL TTL 器件器件場效應(yīng)晶體管存儲器場效應(yīng)晶體管存儲器 MOS 器件器

6、件5. 2.1半導體存儲器的分類半導體存儲器的分類u按使用屬性分類按使用屬性分類隨機存取存儲器隨機存取存儲器 RAM（Random Acess Memory） 僅讀存儲器僅讀存儲器 ROM （Read Only Memory） 注：易失性存儲器，掉電丟失數(shù)據(jù)注：易失性存儲器，掉電丟失數(shù)據(jù)注：非易失性存儲器，掉電保持數(shù)據(jù)注：非易失性存儲器，掉電保持數(shù)據(jù)半導體存儲器只讀存儲器 （ROM）隨機存取存儲器（RAM）掩膜式ROM一次性可編程ROM（PROM） 可擦除可編程ROM（EPROM）電擦除可編程ROM（EEPROM）閃存（FLASH Memory)按連接方式分類5.2.2 半導體存儲器的組成半導

7、體存儲器的組成 半導體存儲器由地址寄存器，譯碼電路、存儲體、半導體存儲器由地址寄存器，譯碼電路、存儲體、讀讀/寫驅(qū)動器、數(shù)據(jù)寄存器、控制邏輯等寫驅(qū)動器、數(shù)據(jù)寄存器、控制邏輯等6個部分組成。個部分組成。 ABDB 啟動啟動片選片選讀讀/寫寫存儲器的基本組成存儲器的基本組成 譯碼器A5A4A3A2A1A06301存儲單元64個單元行譯碼A2A1A0710列譯碼A3A4A501764個單元單譯碼雙譯碼對存儲體的譯碼有兩種方式： 單譯碼結(jié)構(gòu)：字線選擇所有單元； 雙譯碼結(jié)構(gòu)：通過行列地址線來選擇存儲單元 雙譯碼可以減少選擇線的數(shù)目，從而簡化芯片設(shè)計 是主要采用的譯碼結(jié)構(gòu) 在上圖中，存儲單元的大小可以是一

8、位，也可以是多位。如果是多位，則在具體應(yīng)用時應(yīng)將多位并起來。單譯碼：16個4位的存儲單元雙譯碼：1024個存儲單元 1、六管靜態(tài)存儲電路、六管靜態(tài)存儲電路圖圖5.7為為6個個MOS管組成的管組成的雙穩(wěn)態(tài)電路雙穩(wěn)態(tài)電路。5.35.3讀寫存儲器讀寫存儲器RAMRAM5.3.1 基本存儲電路基本存儲電路 圖圖5.7 六管靜態(tài)六管靜態(tài)RAM基本存儲電路基本存儲電路Y地址譯碼地址譯碼VccV7 I / OV8 I / OV3V4V5V2V6A V1B DiDiX地址譯碼地址譯碼圖中圖中V V1 1V V2 2是工是工作管，作管，V V3 3V V4 4是是負載管，負載管，V V5 5V V6 6是 控

9、制 管 ，是 控 制 管 ，V V7 7V V8 8也是控制也是控制管，它們?yōu)橥?，它們?yōu)橥涣芯€上的存一列線上的存儲單元共用。儲單元共用。特點：特點：(1) 不需要刷新，簡化外圍電路。不需要刷新，簡化外圍電路。 (2) 內(nèi)部管子較多，功耗大，集成度低。內(nèi)部管子較多，功耗大，集成度低。刷新放大器刷新放大器數(shù)據(jù)數(shù)據(jù)I/O線線T1CS行選擇信號行選擇信號單管單管DRAM基本存儲元電路基本存儲元電路T2列選擇列選擇 信號信號圖圖5.85.8為單管動態(tài)為單管動態(tài)RAM的基本存儲電路，由的基本存儲電路，由MOS晶體管和一個電容晶體管和一個電容CS組成。組成。 2、單管存儲電路、單管存儲電路特點：特點：(

10、1) 每次讀出后，內(nèi)容被破壞，要采取恢復每次讀出后，內(nèi)容被破壞，要采取恢復措施，即需要刷新，外圍電路復雜。措施，即需要刷新，外圍電路復雜。(2) 集成度高，功耗低。集成度高，功耗低。 典型的靜態(tài)典型的靜態(tài)RAM芯片芯片 不同的靜態(tài)不同的靜態(tài)RAM的內(nèi)部結(jié)構(gòu)基本相同，只是在不同容量的內(nèi)部結(jié)構(gòu)基本相同，只是在不同容量時其存儲體的矩陣排列結(jié)構(gòu)不同。典型的靜態(tài)時其存儲體的矩陣排列結(jié)構(gòu)不同。典型的靜態(tài)RAM芯片如芯片如Intel 6116（2K8位），位），6264（8K8位），位），62128（16K8位）和位）和62256（32K8位）等。位）等。 圖圖5.9為為SRAM 6264芯片的引腳圖，其容

11、量為芯片的引腳圖，其容量為8K8位，位，即共有即共有8K（213）個單元，每單元）個單元，每單元8位。因此，共需地址線位。因此，共需地址線13條，即條，即A12A0；數(shù)據(jù)線；數(shù)據(jù)線8條即條即I/O8I/O1、WE、OE、CE1、CE2的共同作用決定了的共同作用決定了SRAM 6264的操作方式，如表的操作方式，如表5.2所示。所示。 1 2 3 4 5 6 7 8 9 10 11 12 13 1428 27 26 25 24 23 22 21 20 19 18 17 16 156264 NC A4 A5 A6 A7 A8 A9 A10 A11 A12I/O1 I/O2 I/O3GNDVCCWE

12、 CE2 A3 A2 A1 OE A0 CE1 I/O8 I/O7 I/O6 I/O5 I/O4 表表5 5.2 6264的操作方式的操作方式I/O1 I/O8IN寫寫 0100IN寫寫 1100OUT讀讀 0101高阻高阻輸出禁止輸出禁止1101高阻高阻未選中未選中0高阻高阻未選中未選中1I/O1 I/O8方式方式 WE CE1CE2OE 圖圖5.9 SRAM 6264引腳圖引腳圖 典型的動態(tài)典型的動態(tài)RAM芯片芯片 一種典型的一種典型的DRAM如如Intel 2164。2164是是64K1位的位的DRAM芯片，片內(nèi)含有芯片，片內(nèi)含有64K個存儲單元，所以，需要個存儲單元，所以，需要16位位

13、地址線尋址。為了減少地址線引腳數(shù)目，采用行和列兩地址線尋址。為了減少地址線引腳數(shù)目，采用行和列兩部分地址線各部分地址線各8條，內(nèi)部設(shè)有行、列地址鎖存器。利用外條，內(nèi)部設(shè)有行、列地址鎖存器。利用外接多路開關(guān)，先由行選通信號接多路開關(guān)，先由行選通信號RAS選通選通8位行地址并鎖存。位行地址并鎖存。隨后由列選通信號隨后由列選通信號CAS選通選通8位列地址并鎖存，位列地址并鎖存，16位地址位地址可選中可選中64K存儲單元中的任何一個單元。存儲單元中的任何一個單元。 圖圖5.10 Intel 2164 DRAM芯片引腳圖芯片引腳圖GNDDin A7 A5 A4 A3 A6 Dout VCCA0 A1 A

14、2 NC21641 16 WERASCASA0A7：地址輸入：地址輸入 CAS：列地址選通：列地址選通 RAS：行地址選通：行地址選通 WE：寫允許：寫允許 Din：數(shù)據(jù)輸入：數(shù)據(jù)輸入 Dout： 數(shù)據(jù)輸出數(shù)據(jù)輸出 Vcc：電源：電源 GND：地：地 5.4 5.4 只讀存儲器只讀存儲器ROMROM5.3.1 基本存儲電路基本存儲電路5.4.1掩膜掩膜ROM特點：特點：(1) 器件制造廠在制造時編制程序器件制造廠在制造時編制程序,用戶用戶不能修改。不能修改。 (2) 用于產(chǎn)品批量生產(chǎn)。用于產(chǎn)品批量生產(chǎn)。 (3) 可由二極管和三極管電路組成?？捎啥O管和三極管電路組成。1.1.字譯碼結(jié)構(gòu)字譯碼結(jié)

15、構(gòu) 圖圖5.11為三極管構(gòu)成的為三極管構(gòu)成的44位的存儲矩位的存儲矩陣，地址譯碼采用陣，地址譯碼采用單譯碼單譯碼方式，它通過對方式，它通過對所選定的某所選定的某字線置成低電平字線置成低電平來選擇讀取的來選擇讀取的字。位于矩陣交叉點并與位線和被選字線字。位于矩陣交叉點并與位線和被選字線相連的三極管導通，使該位線上輸出電位相連的三極管導通，使該位線上輸出電位為低電平，結(jié)果輸出為為低電平，結(jié)果輸出為“0”，否則為，否則為“1”。 用用MOS三極三極管取代二極管便構(gòu)成了管取代二極管便構(gòu)成了MOS ROM陣列陣列字線字線1 字線字線2 字線字線3 字線字線4字字地地址址譯譯碼碼器器VDDD4 D3 D2

16、 D1A1A000 01 10 11位位線線4位位線線3位位線線2位位線線14 3 2 1位位字字1 2 3 40 0 1 01 1 0 11 1 1 00 1 0 0D4 D3 D2 D1MOS管管ROM陣列陣列二、可編程二、可編程ROM (PROM)可編程可編程ROM（PROM）是一種）是一種允許用戶編程一允許用戶編程一次的次的ROM，其存儲單元通常用二極管或三極管實，其存儲單元通常用二極管或三極管實現(xiàn)。圖現(xiàn)。圖5-12所示存儲單元為雙極型三極管，其發(fā)射所示存儲單元為雙極型三極管，其發(fā)射極串接了一個可熔金屬絲，出廠時，所有存儲單極串接了一個可熔金屬絲，出廠時，所有存儲單元的熔絲都是完好的。

17、編程時，通過字線選中某元的熔絲都是完好的。編程時，通過字線選中某個晶體管。若準備寫入個晶體管。若準備寫入1，則向位線送高電平，此，則向位線送高電平，此時管子截止，熔絲將被保留；若準備寫入時管子截止，熔絲將被保留；若準備寫入0，則向，則向位線送低電平，此時管子導通，控制電流使熔絲位線送低電平，此時管子導通，控制電流使熔絲燒斷，不可能再恢復，故只能進行一次編程。燒斷，不可能再恢復，故只能進行一次編程。 圖5-12 熔絲式PROM的基本存儲結(jié)構(gòu) 制造時每一單元都由熔絲接通，則存儲制造時每一單元都由熔絲接通，則存儲的都是的都是0 0信息。用戶可根據(jù)程序需要，利用編信息。用戶可根據(jù)程序需要，利用編程寫入

18、器對選中的基本存儲電路通以程寫入器對選中的基本存儲電路通以20-50mA20-50mA電流，將熔絲燒斷，則該單元存儲信息電流，將熔絲燒斷，則該單元存儲信息1 1。 特點：特點：(1) 出廠時里面沒有信息。出廠時里面沒有信息。 (2) 用戶根據(jù)自己需要對其進行設(shè)置用戶根據(jù)自己需要對其進行設(shè)置(編程編程)。 (3) 只能使用一次，一旦進行了編程不能擦只能使用一次，一旦進行了編程不能擦除片內(nèi)信息。除片內(nèi)信息。 三、可擦除、可編程三、可擦除、可編程ROM（EPROM）在實際工作中，一個新設(shè)計的程序往往需要經(jīng)在實際工作中，一個新設(shè)計的程序往往需要經(jīng)歷調(diào)試、修改過程，如果將這個程序?qū)懺跉v調(diào)試、修改過程，如

19、果將這個程序?qū)懺赗OM和和PROM中，就很不方便了。中，就很不方便了。EPROM是一種是一種可以多可以多次進行擦除和重寫的次進行擦除和重寫的ROM。 可擦除可編程可擦除可編程 EPROM 基本存儲單元基本存儲單元 位存儲原理位存儲原理 由浮柵雪崩注入由浮柵雪崩注入 MOS 管構(gòu)成管構(gòu)成初始浮柵未注入電子，位存儲初始浮柵未注入電子，位存儲 “1”編程使浮柵注入電子，位存儲編程使浮柵注入電子，位存儲 “0”光照使浮柵電子消失，位存儲光照使浮柵電子消失，位存儲 “1”PPSD SIO2 SIO2+N基底基底源極源極漏極漏極多晶硅浮置柵多晶硅浮置柵字選線字選線浮置柵浮置柵 場效應(yīng)管場效應(yīng)管位位線線(a

20、) EPROM的基本存儲結(jié)構(gòu)的基本存儲結(jié)構(gòu)(b) 浮置柵雪崩注入型場效應(yīng)管結(jié)構(gòu)浮置柵雪崩注入型場效應(yīng)管結(jié)構(gòu)特點：特點：(1) 可以多次修改擦除?？梢远啻涡薷牟脸?(2) EPROM通過紫外線光源擦除通過紫外線光源擦除(編程后，編程后，窗口應(yīng)貼上不透光膠紙窗口應(yīng)貼上不透光膠紙)。 典型的典型的EPROM芯片芯片 常用的典型常用的典型EPROM芯 片 有 ：芯 片 有 ： 2716（2K8）、）、2732（4K8）、）、2764（8K8）、）、27128（16K8）、）、27256（32K8）、）、27512（64K8）等。）等。 EPROM芯片2716 存儲容量為2K8 24個引腳： 11根地

21、址線A10A0 8根數(shù)據(jù)線DO7DO0 片選/編程CE*/PGM 讀寫OE* 編程電壓VPPVDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2VssIntel-27128芯片是一塊芯片是一塊16K8bit的的EPROM芯片，如圖所示：芯片，如圖所示：允許輸出和片允許輸出和片選邏輯選邏輯CEA0A13 Y譯碼譯碼X譯碼譯碼 輸出緩沖輸出緩沖 Y門門16K 8位位存儲矩陣存儲矩陣 OE數(shù)據(jù)輸出數(shù)據(jù)輸出. PGM 27128結(jié)構(gòu)框圖結(jié)構(gòu)框圖VCCP

22、GM A13 A8 A9 A11 OE A10 CE D7 D6 D5 D4 D3 1 2 3 4 5 6 7 8 9 10 11 12 13 1428 27 26 25 24 23 22 21 20 19 18 17 16 1527128VPP A12 A7 A6 A5 A4 A3 A2 A1 A0D0 D1 D2GND封裝及引腳封裝及引腳27128封裝圖封裝圖 A0A13 地址輸入，地址輸入，214=16K D0D7 雙向數(shù)據(jù)線雙向數(shù)據(jù)線 VPP 編程電壓輸入端編程電壓輸入端 OE 輸出允許信號輸出允許信號 CE 片選信號片選信號 PGM 編程脈沖輸入端，讀數(shù)據(jù)編程脈沖輸入端，讀數(shù)據(jù) 時，

23、時，PGM=1操作方式操作方式讀讀輸出禁止輸出禁止備用備用(功率下降功率下降)編程禁止編程禁止編程編程Intel 編程編程校驗校驗Intel 標識符標識符CEOEPGMA9VppVcc輸出輸出L L H H L L L LL H X X H H L LH H X X L L H HX X X X X X X HVcc Vcc Vcc Vcc Vcc Vcc Vcc VccVcc Vcc Vcc Vpp Vpp Vpp Vpp VccDOUT 高阻高阻 高阻高阻 高阻高阻 DIN DIN DOUT 編碼編碼27128操作方式操作方式基本存儲單元基本存儲單元 位存儲原理位存儲原理 189頁圖頁圖5

24、-17由控制柵隧道效應(yīng)由控制柵隧道效應(yīng) MOS 管構(gòu)成管構(gòu)成初始電子未注入浮柵，位存儲初始電子未注入浮柵，位存儲 “1”編程使電子經(jīng)隧道注入浮柵，位存儲編程使電子經(jīng)隧道注入浮柵，位存儲 “0”編程使電子從浮柵泄放，位存儲編程使電子從浮柵泄放，位存儲 “1”注：可多次電擦多次電寫注：可多次電擦多次電寫 5.4.4電可擦除的可編程電可擦除的可編程ROM（EEPROM）Flash：閃存 與EEPROM的區(qū)別：容量大 與RAM的區(qū)別：壽命較短，編程較慢 發(fā)展速度驚人，目前單片容量已達幾Gb 5.4.5 FLASH 本節(jié)要解決兩個問題：本節(jié)要解決兩個問題： 一個是如何用一個是如何用容量較小容量較小、字長

25、較短字長較短的芯片，組的芯片，組成微機系統(tǒng)所需的存儲器；成微機系統(tǒng)所需的存儲器； 另一個是存儲器與的連接方法與應(yīng)注意另一個是存儲器與的連接方法與應(yīng)注意的問題。的問題。5.4存儲器與存儲器與CPU的接口技術(shù)的接口技術(shù) 用位或位的存儲器芯片構(gòu)成位的存儲器，可采用位或位的存儲器芯片構(gòu)成位的存儲器，可采用位并聯(lián)的方法。例如，可以用用位并聯(lián)的方法。例如，可以用片片位的芯片組位的芯片組成容量為成容量為位位的存儲器。這時，各的存儲器。這時，各芯片的數(shù)據(jù)線分芯片的數(shù)據(jù)線分別接到數(shù)據(jù)總線的各位，而地址線的相應(yīng)位及各控制線，別接到數(shù)據(jù)總線的各位，而地址線的相應(yīng)位及各控制線，則并聯(lián)在一起則并聯(lián)在一起?；颉；蛴闷闷?/p>

26、位的芯片，組成位的芯片，組成位的存儲器位的存儲器的情況。這時，一片芯片的數(shù)據(jù)線接數(shù)據(jù)總的情況。這時，一片芯片的數(shù)據(jù)線接數(shù)據(jù)總線的低線的低4 4位，另一片芯片的數(shù)據(jù)線則接數(shù)據(jù)總線的高位，另一片芯片的數(shù)據(jù)線則接數(shù)據(jù)總線的高4 4位。位。而兩片芯片的地址線及控制線則分別并聯(lián)在一起。而兩片芯片的地址線及控制線則分別并聯(lián)在一起。一、存儲器芯片的擴充一、存儲器芯片的擴充（一）位數(shù)的擴充（一）位數(shù)的擴充位擴展位擴展 當擴充存儲容量時，采用當擴充存儲容量時，采用地址串聯(lián)地址串聯(lián)的方法。這時，要用的方法。這時，要用到地址到地址譯碼電路譯碼電路，以其輸入的地址碼來區(qū)分高位地址，而以，以其輸入的地址碼來區(qū)分高位地址

27、，而以其其輸出端的控制線輸出端的控制線來對具有相同低位地址的幾片存儲器芯片來對具有相同低位地址的幾片存儲器芯片進行片選進行片選。 （二）地址的擴充（二）地址的擴充字擴展字擴展 地址地址譯碼電路譯碼電路是一種可以是一種可以將地址碼翻譯成相應(yīng)控制信號將地址碼翻譯成相應(yīng)控制信號的電路的電路。有。有2-42-4譯碼器，譯碼器，3-83-8譯碼器等。例如，一個譯碼器等。例如，一個2-42-4譯碼器，譯碼器，輸入端為輸入端為A0A0、A1 2A1 2位地址碼，輸出位地址碼，輸出4 4根控制線，對應(yīng)于地址碼根控制線，對應(yīng)于地址碼的的4 4種狀態(tài)，不論地址碼種狀態(tài)，不論地址碼A0A0、A1A1為何值，輸出總是

28、只有一根線為何值，輸出總是只有一根線處于有效狀態(tài)，如邏輯關(guān)系表中所示，輸出以低電平為有效。處于有效狀態(tài)，如邏輯關(guān)系表中所示，輸出以低電平為有效。 例：下例：下圖是用圖是用4 4片片16K16K8 8位的存儲器芯片（或是經(jīng)過位擴位的存儲器芯片（或是經(jīng)過位擴充的芯片組）組成充的芯片組）組成64K64K8 8位存儲器的連接線路。位存儲器的連接線路。16K16K存儲器芯存儲器芯片的地址為片的地址為1414位，而位，而64K64K存儲器的地址碼應(yīng)有存儲器的地址碼應(yīng)有1616位。連接時，位。連接時，各芯片的各芯片的1414位地址線可直接接地址總線的位地址線可直接接地址總線的A0A0A13A13，而地址總，

29、而地址總線的線的A15A15，A14A14則接到則接到2-42-4譯碼器的輸入端，其輸出端譯碼器的輸入端，其輸出端4 4根選擇根選擇線分別接到線分別接到4 4片芯片的片選片芯片的片選CSCS端。端。 因此，在任一地址碼時，僅有一片芯片處于被選中的因此，在任一地址碼時，僅有一片芯片處于被選中的工作狀態(tài)，各芯片地址范圍如下表所示。工作狀態(tài)，各芯片地址范圍如下表所示。 二、存儲器與二、存儲器與CPUCPU的連接的連接數(shù)據(jù)總線數(shù)據(jù)總線控制總線控制總線CPU 地址總線地址總線 存存 儲儲 器器 CPU與存儲器連接示意圖與存儲器連接示意圖 存儲器與存儲器與CPUCPU連接時，原則上可將存儲器的地連接時，原

30、則上可將存儲器的地址線、數(shù)據(jù)線與控制信號線分別接到址線、數(shù)據(jù)線與控制信號線分別接到CPUCPU的地址總的地址總線、數(shù)據(jù)總線和控制總線上去。但在實用中，有些線、數(shù)據(jù)總線和控制總線上去。但在實用中，有些問題必須加以考慮。問題必須加以考慮。 1. 1. CPU總線的負載能力?？偩€的負載能力。 (1) 直流負載能力直流負載能力 一個一個TTL電平電平(2) 電容負載能力電容負載能力 100PF由于存儲器芯片是由于存儲器芯片是MOS器件，直流負載器件，直流負載很小，它的輸入電容為很小，它的輸入電容為510PF。所以。所以a. a. 小系統(tǒng)中，小系統(tǒng)中，CPU與存儲器可直連，與存儲器可直連，b. b. 大

31、系統(tǒng)中因連接芯片較多，為防總線過載常加驅(qū)動器大系統(tǒng)中因連接芯片較多，為防總線過載常加驅(qū)動器在在80868086系統(tǒng)中系統(tǒng)中, ,常用常用82268226、82278227總線收發(fā)器實現(xiàn)驅(qū)動?？偩€收發(fā)器實現(xiàn)驅(qū)動。2. CPU的時序和存儲器芯片存取速度的配合的時序和存儲器芯片存取速度的配合選擇存儲器芯片要盡可能滿足CPU取指令和讀寫存儲器的時序要求。一般選高速存儲器，避免需要在CPU有關(guān)時序中插入TW，降低CPU速度，增加WAIT信號產(chǎn)生電路。3. 3. 存儲器的地址分配和選片問題。存儲器的地址分配和選片問題。內(nèi)存包括內(nèi)存包括RAMRAM和和ROMROM兩大部分，而兩大部分，而RAMRAM又分又分

32、為系統(tǒng)區(qū)（即監(jiān)控程序或操作系統(tǒng)占用的內(nèi)存為系統(tǒng)區(qū)（即監(jiān)控程序或操作系統(tǒng)占用的內(nèi)存區(qū)域）和用戶區(qū)，因而，要合理地分配內(nèi)存地區(qū)域）和用戶區(qū)，因而，要合理地分配內(nèi)存地址空間。址空間。此外，由于目前生產(chǎn)的存儲器芯片，其單此外，由于目前生產(chǎn)的存儲器芯片，其單片的存儲容量有限，需要若干片存儲器芯片才片的存儲容量有限，需要若干片存儲器芯片才能組成一個存儲器，故要求正確解決芯片的片能組成一個存儲器，故要求正確解決芯片的片選信號。選信號。4. 4. 各種信號線的配合與連接各種信號線的配合與連接 由于由于CPUCPU的各種信號要求與存儲的各種信號要求與存儲器的各種信號要求有所不同，往往器的各種信號要求有所不同，往

33、往要配合以必要的輔助電路。要配合以必要的輔助電路。 數(shù)據(jù)線數(shù)據(jù)線：數(shù)據(jù)傳送一般是雙向的。存儲器芯片：數(shù)據(jù)傳送一般是雙向的。存儲器芯片的數(shù)據(jù)線有的數(shù)據(jù)線有輸入輸出共用輸入輸出共用的和的和輸入輸出分開輸入輸出分開的的兩的的兩種結(jié)構(gòu)。對于共用的數(shù)據(jù)線，由于芯片內(nèi)部有三態(tài)種結(jié)構(gòu)。對于共用的數(shù)據(jù)線，由于芯片內(nèi)部有三態(tài)驅(qū)動器，故它可以驅(qū)動器，故它可以直接與直接與CPUCPU數(shù)據(jù)總線連接數(shù)據(jù)總線連接。而輸入。而輸入線與輸出線分開的芯片，則線與輸出線分開的芯片，則要外加三態(tài)門要外加三態(tài)門，才能與，才能與CPUCPU數(shù)據(jù)總線相連數(shù)據(jù)總線相連, ,如下圖所示：如下圖所示： 地址線地址線：存儲器的地址線一般可以直接

34、接到：存儲器的地址線一般可以直接接到CPUCPU的地址總線。而的地址總線。而大容量的動態(tài)大容量的動態(tài)RAMRAM，為了減少引線的，為了減少引線的數(shù)目，往往采用數(shù)目，往往采用分時輸入分時輸入的方式，這時，需在的方式，這時，需在CPUCPU與與存儲器芯片之間加上存儲器芯片之間加上多路轉(zhuǎn)換開關(guān)多路轉(zhuǎn)換開關(guān)，用，用CASCAS與與RASRAS分分別將地址的高位與低位送入存儲器。別將地址的高位與低位送入存儲器。 控制線控制線：CPUCPU通過控制線送出命令，以控制存儲通過控制線送出命令，以控制存儲器的讀寫操作，以及送出片選信號、定時信號等。器的讀寫操作，以及送出片選信號、定時信號等。 一般指存儲器的一般

35、指存儲器的WE、OE、CS等與等與CPU的的RD、WR等相連，不同的存儲器和等相連，不同的存儲器和CPUCPU連接時其使用的連接時其使用的控制信號也不完全相同?？刂菩盘栆膊煌耆嗤?單片的存儲器芯片的容量是有限的，整單片的存儲器芯片的容量是有限的，整機的存儲器由若干芯片組成，應(yīng)考慮到：機的存儲器由若干芯片組成，應(yīng)考慮到：1. . 地址的分配。地址的分配。 2. . 存儲器芯片的選擇存儲器芯片的選擇( (片選片選) )CPU對存儲器操作時，先進行片選，再從選中芯片中對存儲器操作時，先進行片選，再從選中芯片中根據(jù)地址譯碼選擇存儲單元進行數(shù)據(jù)的存取。根據(jù)地址譯碼選擇存儲單元進行數(shù)據(jù)的存取。存儲器空

36、間的劃分和地址編碼是靠地址線來存儲器空間的劃分和地址編碼是靠地址線來實現(xiàn)的實現(xiàn)的。對于多片存儲器芯片構(gòu)成的存儲器其地對于多片存儲器芯片構(gòu)成的存儲器其地址編碼的原則是：址編碼的原則是： 一般情況下，一般情況下，CPU能提供的地址線根數(shù)大能提供的地址線根數(shù)大于存儲器芯片地址線根數(shù)，對于多片于存儲器芯片地址線根數(shù)，對于多片6264與與8086相連的存儲器，相連的存儲器，A0A12作為片內(nèi)選址，作為片內(nèi)選址，A13A19作為選擇不同的作為選擇不同的6264。1. 1. 低位片內(nèi)選址低位片內(nèi)選址2. 2. 高位選擇芯片高位選擇芯片( (片選片選) ) 全譯碼法中，對剩余的全部高位地址全譯碼法中，對剩余的全部高位地址線進行譯碼稱為線進行譯碼稱為全譯碼法。全譯碼法。a. 譯碼電路復雜。譯碼電路復雜。 b. 每組的地址區(qū)間是確定的、唯