第4章 時(shí)序仿真及硬件實(shí)現(xiàn)

1、第第4章章 時(shí)序仿真與硬件實(shí)現(xiàn)時(shí)序仿真與硬件實(shí)現(xiàn) 4.1 VHDL程序輸入與仿真測(cè)試程序輸入與仿真測(cè)試 4.1.1 編輯和輸入設(shè)計(jì)文件編輯和輸入設(shè)計(jì)文件 新建一個(gè)文件夾。新建一個(gè)文件夾。 輸入源程序。輸入源程序。 4.1 VHDL程序輸入與仿真測(cè)試程序輸入與仿真測(cè)試 4.1.1 編輯和輸入設(shè)計(jì)文件編輯和輸入設(shè)計(jì)文件 新建一個(gè)文件夾。新建一個(gè)文件夾。 輸入源程序。輸入源程序。 文件存盤。文件存盤。 4.1 VHDL程序輸入與仿真測(cè)試程序輸入與仿真測(cè)試 4.1.2 創(chuàng)建工程創(chuàng)建工程 打開并建立新工程管理窗口。打開并建立新工程管理窗口。 將設(shè)計(jì)文件加入工程中。將設(shè)計(jì)文件加入工程中。 4.1 VHDL

2、程序輸入與仿真測(cè)試程序輸入與仿真測(cè)試 4.1.2 創(chuàng)建工程創(chuàng)建工程 選擇目標(biāo)芯片。選擇目標(biāo)芯片。 工具設(shè)置。工具設(shè)置。 結(jié)束設(shè)置。結(jié)束設(shè)置。 4.1 VHDL程序輸入與仿真測(cè)試程序輸入與仿真測(cè)試 4.1.3 全程編譯前約束項(xiàng)目設(shè)置全程編譯前約束項(xiàng)目設(shè)置 選擇選擇FPGA目標(biāo)芯片。目標(biāo)芯片。 4.1 VHDL程序輸入與仿真測(cè)試程序輸入與仿真測(cè)試 4.1.3 全程編譯前約束項(xiàng)目設(shè)置全程編譯前約束項(xiàng)目設(shè)置 選擇配置器件的工作方式。選擇配置器件的工作方式。 選擇配置器件和編程方式。選擇配置器件和編程方式。 選擇目標(biāo)器件引腳端口狀態(tài)。選擇目標(biāo)器件引腳端口狀態(tài)。 對(duì)雙功能引腳進(jìn)行設(shè)置。對(duì)雙功能引腳進(jìn)行設(shè)置

3、。 4.1 VHDL程序輸入與仿真測(cè)試程序輸入與仿真測(cè)試 4.1.4 全程綜合與編譯全程綜合與編譯 4.1 VHDL程序輸入與仿真測(cè)試程序輸入與仿真測(cè)試 4.1.5 仿真測(cè)試仿真測(cè)試 打開波形編輯器。打開波形編輯器。 4.1 VHDL程序輸入與仿真測(cè)試程序輸入與仿真測(cè)試 4.1.5 仿真測(cè)試仿真測(cè)試 設(shè)置仿真時(shí)間區(qū)域。設(shè)置仿真時(shí)間區(qū)域。 4.1 VHDL程序輸入與仿真測(cè)試程序輸入與仿真測(cè)試 4.1.5 仿真測(cè)試仿真測(cè)試 波形文件存盤。波形文件存盤。 將工程將工程MULT4B的端口信號(hào)節(jié)點(diǎn)選入波形編輯器中。的端口信號(hào)節(jié)點(diǎn)選入波形編輯器中。 4.1 VHDL程序輸入與仿真測(cè)試程序輸入與仿真測(cè)試 4

4、.1.5 仿真測(cè)試仿真測(cè)試 總線數(shù)據(jù)格式設(shè)置和參數(shù)設(shè)置?？偩€數(shù)據(jù)格式設(shè)置和參數(shù)設(shè)置。 4.1 VHDL程序輸入與仿真測(cè)試程序輸入與仿真測(cè)試 4.1.5 仿真測(cè)試仿真測(cè)試 編輯輸入波形數(shù)據(jù)編輯輸入波形數(shù)據(jù)(輸入激勵(lì)信號(hào)輸入激勵(lì)信號(hào))。 4.1 VHDL程序輸入與仿真測(cè)試程序輸入與仿真測(cè)試 4.1.5 仿真測(cè)試仿真測(cè)試 仿真器參數(shù)設(shè)置。仿真器參數(shù)設(shè)置。 啟動(dòng)仿真器。啟動(dòng)仿真器。 觀察仿真結(jié)果。觀察仿真結(jié)果。 4.1.6 RTL圖觀察器應(yīng)用圖觀察器應(yīng)用 4.2 引腳鎖定與硬件測(cè)試引腳鎖定與硬件測(cè)試 4.2.1 引腳鎖定引腳鎖定 4.2 引腳鎖定與硬件測(cè)試引腳鎖定與硬件測(cè)試 4.2.1 引腳鎖定引腳鎖

5、定 4.2 引腳鎖定與硬件測(cè)試引腳鎖定與硬件測(cè)試 4.2.2 編譯文件下載編譯文件下載 （1）打開編程窗和配置文件。）打開編程窗和配置文件。 4.2 引腳鎖定與硬件測(cè)試引腳鎖定與硬件測(cè)試 4.2.2 編譯文件下載編譯文件下載 （2）設(shè)置編程器。）設(shè)置編程器。 （3）硬件測(cè)試。）硬件測(cè)試。 4.2 引腳鎖定與硬件測(cè)試引腳鎖定與硬件測(cè)試 4.2.3 JTAG間接編程模式間接編程模式 1. 將將SOF文件轉(zhuǎn)化為文件轉(zhuǎn)化為JTAG間接配置文件間接配置文件 4.2 引腳鎖定與硬件測(cè)試引腳鎖定與硬件測(cè)試 4.2.3 JTAG間接編程模式間接編程模式 1. 將將SOF文件轉(zhuǎn)化為文件轉(zhuǎn)化為JTAG間接配置文件

6、間接配置文件 4.2 引腳鎖定與硬件測(cè)試引腳鎖定與硬件測(cè)試 4.2.3 JTAG間接編程模式間接編程模式 2. 下載下載JTAG間接配置文件。間接配置文件。 4.2.4 USB-Blaster驅(qū)動(dòng)程序安裝方法驅(qū)動(dòng)程序安裝方法 4.3 電路原理圖設(shè)計(jì)流程電路原理圖設(shè)計(jì)流程 1. 建立原理圖文件工程和仿真建立原理圖文件工程和仿真 4.3 電路原理圖設(shè)計(jì)流程電路原理圖設(shè)計(jì)流程 1. 建立原理圖文件工程和仿真建立原理圖文件工程和仿真 4.3 電路原理圖設(shè)計(jì)流程電路原理圖設(shè)計(jì)流程 2. 將設(shè)計(jì)項(xiàng)目設(shè)置成可調(diào)用的元件將設(shè)計(jì)項(xiàng)目設(shè)置成可調(diào)用的元件 3. 設(shè)計(jì)全加器頂層文件設(shè)計(jì)全加器頂層文件 4.3 電路原理

7、圖設(shè)計(jì)流程電路原理圖設(shè)計(jì)流程 4. 對(duì)設(shè)計(jì)項(xiàng)目進(jìn)行時(shí)序仿真對(duì)設(shè)計(jì)項(xiàng)目進(jìn)行時(shí)序仿真 5. 硬件測(cè)試硬件測(cè)試 4.4 HDL版本設(shè)置及版本設(shè)置及Analysis & Synthesis功能功能 4.5 利用屬性表述實(shí)現(xiàn)引腳鎖定利用屬性表述實(shí)現(xiàn)引腳鎖定 4.6 keep屬性應(yīng)用屬性應(yīng)用 4.7 SignalProbe使用方法使用方法 1. 按常規(guī)流程完成設(shè)計(jì)仿真和硬件測(cè)試按常規(guī)流程完成設(shè)計(jì)仿真和硬件測(cè)試 2. 設(shè)置設(shè)置SignalProbe Pins 4.7 SignalProbe使用方法使用方法 3. 編譯編譯SignalProbe Pins測(cè)試信息并下載測(cè)試測(cè)試信息并下載測(cè)試 4.8 宏模塊邏輯功能查詢宏模塊邏輯功能查詢實(shí)實(shí) 驗(yàn)驗(yàn) 4-1多路選擇器設(shè)計(jì)實(shí)驗(yàn)多路選擇器設(shè)計(jì)實(shí)驗(yàn) 4-28位加法器設(shè)計(jì)