第4章 時序仿真及硬件實現(xiàn)_第1頁
第4章 時序仿真及硬件實現(xiàn)_第2頁
第4章 時序仿真及硬件實現(xiàn)_第3頁
第4章 時序仿真及硬件實現(xiàn)_第4頁
第4章 時序仿真及硬件實現(xiàn)_第5頁
已閱讀5頁,還剩29頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、第第4章章 時序仿真與硬件實現(xiàn)時序仿真與硬件實現(xiàn) 4.1 VHDL程序輸入與仿真測試程序輸入與仿真測試 4.1.1 編輯和輸入設計文件編輯和輸入設計文件 新建一個文件夾。新建一個文件夾。 輸入源程序。輸入源程序。 4.1 VHDL程序輸入與仿真測試程序輸入與仿真測試 4.1.1 編輯和輸入設計文件編輯和輸入設計文件 新建一個文件夾。新建一個文件夾。 輸入源程序。輸入源程序。 文件存盤。文件存盤。 4.1 VHDL程序輸入與仿真測試程序輸入與仿真測試 4.1.2 創(chuàng)建工程創(chuàng)建工程 打開并建立新工程管理窗口。打開并建立新工程管理窗口。 將設計文件加入工程中。將設計文件加入工程中。 4.1 VHDL

2、程序輸入與仿真測試程序輸入與仿真測試 4.1.2 創(chuàng)建工程創(chuàng)建工程 選擇目標芯片。選擇目標芯片。 工具設置。工具設置。 結束設置。結束設置。 4.1 VHDL程序輸入與仿真測試程序輸入與仿真測試 4.1.3 全程編譯前約束項目設置全程編譯前約束項目設置 選擇選擇FPGA目標芯片。目標芯片。 4.1 VHDL程序輸入與仿真測試程序輸入與仿真測試 4.1.3 全程編譯前約束項目設置全程編譯前約束項目設置 選擇配置器件的工作方式。選擇配置器件的工作方式。 選擇配置器件和編程方式。選擇配置器件和編程方式。 選擇目標器件引腳端口狀態(tài)。選擇目標器件引腳端口狀態(tài)。 對雙功能引腳進行設置。對雙功能引腳進行設置

3、。 4.1 VHDL程序輸入與仿真測試程序輸入與仿真測試 4.1.4 全程綜合與編譯全程綜合與編譯 4.1 VHDL程序輸入與仿真測試程序輸入與仿真測試 4.1.5 仿真測試仿真測試 打開波形編輯器。打開波形編輯器。 4.1 VHDL程序輸入與仿真測試程序輸入與仿真測試 4.1.5 仿真測試仿真測試 設置仿真時間區(qū)域。設置仿真時間區(qū)域。 4.1 VHDL程序輸入與仿真測試程序輸入與仿真測試 4.1.5 仿真測試仿真測試 波形文件存盤。波形文件存盤。 將工程將工程MULT4B的端口信號節(jié)點選入波形編輯器中。的端口信號節(jié)點選入波形編輯器中。 4.1 VHDL程序輸入與仿真測試程序輸入與仿真測試 4

4、.1.5 仿真測試仿真測試 總線數(shù)據格式設置和參數(shù)設置??偩€數(shù)據格式設置和參數(shù)設置。 4.1 VHDL程序輸入與仿真測試程序輸入與仿真測試 4.1.5 仿真測試仿真測試 編輯輸入波形數(shù)據編輯輸入波形數(shù)據(輸入激勵信號輸入激勵信號)。 4.1 VHDL程序輸入與仿真測試程序輸入與仿真測試 4.1.5 仿真測試仿真測試 仿真器參數(shù)設置。仿真器參數(shù)設置。 啟動仿真器。啟動仿真器。 觀察仿真結果。觀察仿真結果。 4.1.6 RTL圖觀察器應用圖觀察器應用 4.2 引腳鎖定與硬件測試引腳鎖定與硬件測試 4.2.1 引腳鎖定引腳鎖定 4.2 引腳鎖定與硬件測試引腳鎖定與硬件測試 4.2.1 引腳鎖定引腳鎖

5、定 4.2 引腳鎖定與硬件測試引腳鎖定與硬件測試 4.2.2 編譯文件下載編譯文件下載 (1)打開編程窗和配置文件。)打開編程窗和配置文件。 4.2 引腳鎖定與硬件測試引腳鎖定與硬件測試 4.2.2 編譯文件下載編譯文件下載 (2)設置編程器。)設置編程器。 (3)硬件測試。)硬件測試。 4.2 引腳鎖定與硬件測試引腳鎖定與硬件測試 4.2.3 JTAG間接編程模式間接編程模式 1. 將將SOF文件轉化為文件轉化為JTAG間接配置文件間接配置文件 4.2 引腳鎖定與硬件測試引腳鎖定與硬件測試 4.2.3 JTAG間接編程模式間接編程模式 1. 將將SOF文件轉化為文件轉化為JTAG間接配置文件

6、間接配置文件 4.2 引腳鎖定與硬件測試引腳鎖定與硬件測試 4.2.3 JTAG間接編程模式間接編程模式 2. 下載下載JTAG間接配置文件。間接配置文件。 4.2.4 USB-Blaster驅動程序安裝方法驅動程序安裝方法 4.3 電路原理圖設計流程電路原理圖設計流程 1. 建立原理圖文件工程和仿真建立原理圖文件工程和仿真 4.3 電路原理圖設計流程電路原理圖設計流程 1. 建立原理圖文件工程和仿真建立原理圖文件工程和仿真 4.3 電路原理圖設計流程電路原理圖設計流程 2. 將設計項目設置成可調用的元件將設計項目設置成可調用的元件 3. 設計全加器頂層文件設計全加器頂層文件 4.3 電路原理

7、圖設計流程電路原理圖設計流程 4. 對設計項目進行時序仿真對設計項目進行時序仿真 5. 硬件測試硬件測試 4.4 HDL版本設置及版本設置及Analysis & Synthesis功能功能 4.5 利用屬性表述實現(xiàn)引腳鎖定利用屬性表述實現(xiàn)引腳鎖定 4.6 keep屬性應用屬性應用 4.7 SignalProbe使用方法使用方法 1. 按常規(guī)流程完成設計仿真和硬件測試按常規(guī)流程完成設計仿真和硬件測試 2. 設置設置SignalProbe Pins 4.7 SignalProbe使用方法使用方法 3. 編譯編譯SignalProbe Pins測試信息并下載測試測試信息并下載測試 4.8 宏模塊邏輯功能查詢宏模塊邏輯功能查詢實實 驗驗 4-1多路選擇器設計實驗多路選擇器設計實驗 4-28位加法器設計

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論