UTMI及USB 2.0 PHY高速傳輸特性分析

1、UTMI及USB2.0PHY高速傳輸特性分析1.概述USB2.0利用傳輸時序的縮短（微幀125us）以及相關(guān)的傳輸技術(shù)，將整個傳輸速度從原來的12Mbps提高到480Mbps,提高了40倍的帶寬，為開發(fā)高寬帶USB接口產(chǎn)品提供條件。USB2.0支持USB1.1的全速（FullSpeed）和低速（LowSpeed）工作環(huán)境，其電氣特性在其他文獻中有描述6,這里主要介紹USB2.0高速設(shè)備的電氣特性以及相關(guān)的UTMI接口規(guī)范。UTMI全稱為USB2.0TransceiverMacrocellInterface，此協(xié)議是針對USB2.0的信號特點進行定義的，分為8位或16位數(shù)據(jù)接口。目的是為了減少開

2、發(fā)商的工作量，縮短產(chǎn)品的設(shè)計周期，降低風(fēng)險。此接口模塊主要是處理物理底層的USB協(xié)議及信號，可與SIE整合設(shè)計成一專用ASIC芯片，也可獨立作為PHY的收發(fā)器芯片，下以8位接口為例介紹PHY的工作原理及設(shè)計特點。2.UTMI主要功能及原理首先，為保證兼容性，PHY應(yīng)該支持全速和高速工作模式。為此高速集線器（RootHub或Hub）需要能夠檢測設(shè)備是高速端口還是全速端口，以作相應(yīng)的速度模式進行工作。因此，信號接口須實現(xiàn)以下功能：l不同速率接口之間的動態(tài)傳輸l高速設(shè)備檢測（HighSpeedDetectionHandshake）l高速設(shè)備斷開檢測（HS_Disconnect）l能傳輸高速/全速差分

3、信號（要求阻抗匹配）l發(fā)送和檢測高速包開始信號（SYNC）l發(fā)送和檢測高速包結(jié)束信號（EOP）lNRZI編碼和位填充（BitStuff/BitUnstuff）l支持掛起和復(fù)位的操作圖1USB2.0PHY功能模塊描述框圖圖1描述了UTMI各個功能模塊，其工作原理如下：PHY從其他轉(zhuǎn)態(tài)（如上電、重啟或掛起）轉(zhuǎn)換成工作狀態(tài)后，首先進行高速設(shè)備的連接檢測（HSDetectionHandshake）（后面再詳細敘述），檢測完畢后切換成相應(yīng)的工作模式，然后等待主機和設(shè)備進行傳輸數(shù)據(jù)流。當(dāng)接收器在USB數(shù)據(jù)線D+和D檢測到由主機發(fā)送到設(shè)備的信號時，首先對信號進行時鐘恢復(fù)，得到正確同步信號后再送進緩沖區(qū)，通過

4、NRZI解碼及位反填充后，把串行信號轉(zhuǎn)換成并行信號，最后送到設(shè)備SIE進行處理。反之，當(dāng)設(shè)備端的SIE需要發(fā)送數(shù)據(jù)包時，UTMI將按照相反的順序把已編譯好的NRZI串行數(shù)據(jù)流通過發(fā)送器傳輸給主機。為了降低功耗，UTMI支持掛起功能，其工作狀態(tài)如圖2所示。上電復(fù)位速口開高接斷掛起圖2UTMI工作狀態(tài)轉(zhuǎn)換的流程圖3.各功能模塊分析3.1ClockMultiplier本模塊產(chǎn)生UTM的本地內(nèi)部時鐘，同時提供一個外部時鐘CLK輸出給SIE，協(xié)議要求時鐘頻率的誤差范圍小于10%(±6MHz)，時鐘輸出CLK的精確度達到±500ppm(30.0KHz)，并要求在1.4ms內(nèi)達到穩(wěn)定時鐘

5、頻率。對于8位數(shù)據(jù)接口，此時的外部時鐘CLK輸出為60MHz。在高速環(huán)境下，一個外部時鐘CLK周期即為高速設(shè)備傳輸一個字節(jié)數(shù)據(jù)所需的時間，即()ms/perByte；而在全速環(huán)境下，5個外部時鐘CLK周期為全速環(huán)境下傳輸一位數(shù)據(jù)所需的時間，即()ms/perBit，因此，通常情況下，傳輸全速一個字節(jié)數(shù)據(jù)的時間為40個外部CLK周期，如果存在位填充，則需要45個周期時間。2.2發(fā)送及接收器本文重點介紹高速傳輸?shù)奶攸c。在高速環(huán)境下USB的傳輸速率為480Mbps,選用這個數(shù)值，一方面是可以使用現(xiàn)存的電纜和連接器，另一方面通過對半導(dǎo)體技術(shù)的廣泛研究與測試，這個速度不僅在生產(chǎn)工藝上沒有問題，也與USB

6、1.1的完全兼容。為了減少噪聲和電源抖動對傳輸?shù)挠绊?，提高傳輸速度，選擇差分電流模驅(qū)動方式。USB2.0的一個最大挑戰(zhàn)就是要設(shè)計出低的輸出阻抗的高性能收發(fā)器7。在480Mbps傳輸時，如果路徑?jīng)]有按照性能要求的阻抗結(jié)束，就會產(chǎn)生反射。為此，在傳輸高速信號時，要給電纜匹配一個90Q的電阻，以消除信號反射，同時電流源在驅(qū)動這個低的輸出阻抗時也可增加抗噪聲性能。當(dāng)高速驅(qū)動器在工作的時候，總線處于空閑狀態(tài)，兩個數(shù)據(jù)線都處于低電平狀態(tài)，此時集線器的全速驅(qū)動器和設(shè)備的全速驅(qū)動器在功能上等效成每個都是45Q電阻(如圖3的圓圈所示)，合成90Q的差分電阻產(chǎn)生一個0系數(shù)的反射。協(xié)議規(guī)定全速驅(qū)動器的輸出阻抗在45

7、0±10%，以符合高速收發(fā)器的需要。高速數(shù)據(jù)傳輸和低速全速數(shù)據(jù)傳輸一樣，數(shù)據(jù)流以差分不歸零碼進行編碼，在電纜上成差分信號進行傳輸。發(fā)送的高速信號是由高速電流驅(qū)動器完成的。驅(qū)動器根據(jù)高速環(huán)境中相應(yīng)的J或K信號，向D+和D數(shù)據(jù)線分別傳送電流大小為17.78mA電流，通過一個22.5Q的負載(兩個45Q的負載并聯(lián)接地)，在D+和D信號線產(chǎn)生一個近似于±400mv的電壓，達到高速差分傳輸?shù)男Ч?。上行述端口IF755X7T冇淤端口肚上箸沁電阻復(fù)送裁據(jù)舗入凸電狙獗慳匪田噸動翠使能圖3高速差分信號收發(fā)器的基本組件2.2HSDLL和FSDLL本模塊包含延時鎖相環(huán)，可以是DLL，也可以是PL

8、L。其主要功能是對高速或全速傳輸?shù)臄?shù)據(jù)流進行提取及時鐘恢復(fù)，達到同步和正確提取數(shù)據(jù)的目的。可以斷定，這個模塊是UTMI中的核心模塊，它的性能的好壞將決定了UTMI接收數(shù)據(jù)的正確性。需要進一步了解可以參考文獻8。.3.3MUX/DEMUX選擇全速還是高速傳輸?shù)臄?shù)據(jù)流。3.4NRZI編碼/解碼與USB1.1原理相同，以提高信號的抗噪聲能力。如圖4所示，NRZI為差分不歸零制編碼，這種編碼與常規(guī)的不歸零制(NRZ)編碼的區(qū)別在于每個"0"碼處都有跳變、每個"1"碼處沒有跳變。在NRZI編碼中的，信號通過相鄰碼元極性的跳變來解碼，而不是簡單的以絕對電平為準(zhǔn)由此可

9、獲得更高的抗干擾能力。圖4NRZI編碼方式3.5BitStuff/BitUnstuff對于NRZI編碼方式會遇到一個嚴重的問題，就是若一長串連續(xù)的"1"將會導(dǎo)致無電平跳變，逐漸的累積，從而引起機收起最終丟失同步信號，使得讀取的時序發(fā)生嚴重的錯誤。因此，在NRZI編碼之間，還需執(zhí)行所謂的位填充(Bit-stuffing)的工作。在連續(xù)的傳輸6個"1"位，強制在NRZI編碼的數(shù)據(jù)流中加入跳變。這就確保接收器至少可以在每7個位的時間間隔，檢測到一次跳變，使接收器和傳送的數(shù)據(jù)保持同步。圖5說明了位填充的工作方式。圖5位填充的工作方式位填充操作從同步數(shù)據(jù)段（如圖7

10、所示）開始，始終貫穿于整個傳送過程并嚴格遵守位填充規(guī)則后面還可以看到高速包的結(jié)束EOF也是利用位填充規(guī)則來提示數(shù)據(jù)包結(jié)束的。3.6串行/并行轉(zhuǎn)換通過RxShift/Hold的寄存器或TxShift/Hold寄存器分別將接收的數(shù)據(jù)或要發(fā)送的數(shù)據(jù)進行相應(yīng)的串行/并行轉(zhuǎn)換。3.7基本控制單元基本控制單元是為了控制UTMI的工作狀態(tài)及檢測接收數(shù)據(jù)是否有效。這里主要介紹發(fā)射包絡(luò)探測器（Squelch）。在低電壓信號環(huán)境下，為了避免探測電纜上引起的噪聲信號作為要傳輸?shù)男盘枺托枰\用發(fā)射包絡(luò)探測器（Squelch）來檢測總線上的信號是否有效?？偩€空閑時，高速差分接收器處于靜噪狀態(tài)，當(dāng)檢測到包開始信號后，高

11、速差分接收器被激活，此時當(dāng)差分信號電平小于100mV時探測器指示總線上的信號無效；只有當(dāng)信號電平大于150mV時，探測器才會指示接收的高速差分信有效。但這種方法也可能會帶來同步上的延時，即在檢測到包絡(luò)和啟動接收器之間最多可能會出現(xiàn)4位的延時，但這個延時并不帶來同步的問題3。4.其他功能分析4.1高速設(shè)備的連接檢測（HSDetectionHandshake）前面原理提到，設(shè)備在連接、掛起恢復(fù)或復(fù)位后，都要進行高速設(shè)備的連接檢測（HSDetectionHandshake）。高速設(shè)備的連接檢測剛開始是在全速信號環(huán)境下進行的。通過高速設(shè)備和高速集線器之間傳輸一個握手信號來指示設(shè)備是否為高速設(shè)備。如果握

12、手信號傳輸失敗，則默認為全速設(shè)備。設(shè)備連接到集線器Hub或主機時，全速和高速設(shè)備在D+線上有一個1.5KQ的上拉電阻，由于下拉電阻為15KQ,D+會加到近似90%的直流電平，當(dāng)集線器探測到D+的高電平，就認為連接到全速設(shè)備。此時，軟件就會通過復(fù)位命令發(fā)送一個RESET信號到集線器，讓集線器驅(qū)動一個SE0信號（D+和D都為低電平）超過10ms。高速設(shè)備檢測到RESET信號后發(fā)送一個ChirpK信號給集線器（17ms的時間）。集線器的高速接收器若在設(shè)備發(fā)出ChirpK序列后2.5微秒內(nèi)檢測到，則響應(yīng)傳送一個交替的ChirpK和ChirpJ信號序列。設(shè)備檢測到這6個線性調(diào)頻脈沖Chirp序列（3個交

13、替的KJ信號對），集線器將連接端口置入高速啟用狀態(tài)，并從D+斷開上拉電阻，啟用高速設(shè)備終端，設(shè)置高速設(shè)備默認狀態(tài)。若設(shè)備在RESET之后沒有發(fā)出ChirpK信號或者設(shè)備沒有檢測到集線器響應(yīng)的交替KJ信號序列，則高速設(shè)備就繼續(xù)以全速模式進行操作。圖6的事件時序圖說明高速設(shè)備連接的過程。上科幫ip口戲毎TrIcrSeledt1112TST1T5HH-F-FIFiTljTimeTcrriEdlett+TIira.ild；BF/BijUeviiZdziI_IchirnK；：E'JKJ/VYVV圖6HS_Detection_Handshake事件時序圖其中TO時刻表示HSHandshake開始。

14、在Tl時刻，設(shè)備發(fā)送ChirpK信號并在T2時刻結(jié)束；下行端口在T3時刻發(fā)送KJ交替脈沖序列，若設(shè)備在T6時刻接收到下行端口的Chirp信號后，則設(shè)備在T7時刻斷開D+的上拉電阻，并設(shè)置成HS終端及HS缺省狀態(tài)，等待高速連接檢測結(jié)束。T8是指總線中止下行端口發(fā)送ChirpKJ信號的時刻；T9時刻則表示最早結(jié)束總線高速連接檢測時刻，或者表示斷開D+上拉電阻后，設(shè)置HS終端進入HS的缺省工作狀態(tài)最晚時間。圖7高速模式的SYNC信息包4.2高速設(shè)備斷開檢測(HS_Disconnect)由于高速設(shè)備的連接沒有上升電壓，所以集線器要用不同的方法來檢測設(shè)備的移除。高速設(shè)備在總線空閑時，D+和D數(shù)據(jù)線保持低

15、電平，當(dāng)設(shè)備斷開時，線上不會檢測到明顯的變化，但是此時設(shè)備的差分終端電阻消失，而高速包還繼續(xù)從原來設(shè)備連接的端口進行傳輸。當(dāng)這個包到達沒有負載的路徑端點時，一個很大的反射會回到集線器接口，使得集線器連接端口的差分電壓加倍，當(dāng)集線器檢測到這個雙倍電壓就可指示設(shè)備已經(jīng)被移除。協(xié)議定義，HS_Disconnect一般是在擴展高速信息包結(jié)束符后(extendedEndofHighspeedPacket,HSEOP)USB探測集線器的差分電平，若大于等于625mV則表示設(shè)備已經(jīng)解除連接。4.3高速包開始和同步序列(SYNC)因為設(shè)備與主機不是分享同一時鐘，接收設(shè)備無法正確知道傳送設(shè)備何時會傳送一個新的信

16、息包。為此，要讓傳送和接收同步，每一個信息包都需要一個SYNC作為包開始，達到讓接收設(shè)備的脈沖與傳送的數(shù)據(jù)同步的目的。在高速環(huán)境中，SYNC是32位：15個交替重復(fù)的KJ信號對，最后是兩個K信號。圖7表示高速同步序列和包開始符。4.4高速包結(jié)束符(EOP)高速包結(jié)束符檢測原理如圖8所示，每個包都以EOP序列結(jié)束。除了高速幀開始信息包中的高速信息包結(jié)束符(extendedEndofHigh-speedPacket,HSEOP)是40位外，其他高速信息包結(jié)束都是8位。這8位結(jié)束符是一個沒有位填充的01111111bNRZI的編碼。如果前一位是J,高速信息包結(jié)束符是KKKKKKKK。反之，如果前一位是K,則高速信息包結(jié)束符是JJJJJJJJ。不管那種情況，傳輸?shù)?個位序列都會引起位填充錯誤，也就是接收器檢測到一個有意的填充錯誤序列，就知道包結(jié)束，即使這不是一個EOP，而是出現(xiàn)了一個真正的位填充錯誤也不例外。包結(jié)束后總線遞回到空閑狀態(tài)并進行有卓出況菽填克潛晨SquelctiRlSEO譏H肛E鬼/頸圖8高速傳輸?shù)陌Y(jié)束符檢測4.5復(fù)位和掛起設(shè)備的復(fù)位和掛起信號都是發(fā)送一個大于3ms的總線空閑信號，同時在兩種狀態(tài)下高速設(shè)備都轉(zhuǎn)換到全速信號環(huán)境，因此高速設(shè)備必須能夠區(qū)分這不同兩個的事件。當(dāng)高速設(shè)備斷開高速電阻并重新連接1.5K的上拉電阻進入全速模式后，在100ms至875m