數(shù)字集成電路參數(shù)測試儀報告

1、重慶大學(xué)本科學(xué)生課程設(shè)計指導(dǎo)教師評定成績表學(xué) 號指導(dǎo)教師學(xué) 院通信工程學(xué)院專 業(yè)集成電路設(shè)計與集成系統(tǒng)學(xué)生姓名課程設(shè)計題目數(shù)字集成電路參數(shù)測試儀指導(dǎo)教師評語課程設(shè)計成績指導(dǎo)教師簽名： 年 月 日說明：1、學(xué)院、專業(yè)、年級均填全稱。 2、本表除評語、成績和簽名外均可采用計算機打印。重慶大學(xué)本科學(xué)生課程設(shè)計任務(wù)書課程設(shè)計題目數(shù)字集成電路參數(shù)測試儀學(xué)院通信工程學(xué)院專業(yè)集成電路設(shè)計與集成系統(tǒng)年級、班2010級集成電路1班設(shè)計要求：設(shè)計制作一個74系列中小規(guī)模數(shù)字集成電路參數(shù)測試儀基本要求：(1)能對74系列中小規(guī)模數(shù)字集成電路的VIH(min),VIL(max),VOH,VOL,IIL,IOL等參數(shù)指

2、標(biāo)進(jìn)行單項自動測試；(2)測量參數(shù)項目及指標(biāo)要求(VCC=5V)；(3)測試項目有對應(yīng)的指示，所測試的數(shù)值通過LCD屏顯示；(4)程序?qū)崿F(xiàn)通過VHDL設(shè)計；發(fā)揮要求：(1)能設(shè)置集成電路參數(shù)標(biāo)準(zhǔn)值,并判斷所測參數(shù)是否達(dá)標(biāo)；(2)采用示波器作為顯示器,測試數(shù)字集成電路的電壓傳輸特性,能顯示完整的傳輸特性曲線;從屏幕上讀出的指標(biāo)；(3)其他；學(xué)生應(yīng)完成的工作：1、 方案確定2、 硬件原理圖繪制3、 硬件電路板的制作4、 軟件方案的實現(xiàn)5、 軟硬件方案聯(lián)合調(diào)試，實現(xiàn)脫機調(diào)試參考資料：1、鄭一力 Protel 99SE電路設(shè)計與制版入門與提高 人民郵電出版社 20082、潘松 黃繼業(yè) EDA技術(shù)實用教

3、程 科學(xué)出版社 20063、何偉 現(xiàn)代數(shù)字系統(tǒng)實驗及設(shè)計 重慶大學(xué)出版社 2005課程設(shè)計工作計劃：1、 第一周：方案確定，列元器件清單并領(lǐng)??；2、 第二周：硬件電路板的制作，熟悉FPGA使用和VHDL編程設(shè)計；3、 第三周：軟件方案實現(xiàn)，并分別調(diào)試個硬件模塊；4、 第四周：軟硬件綜合聯(lián)合調(diào)試，并進(jìn)行發(fā)揮部分設(shè)計。任務(wù)下達(dá)日期 年 月 日 完成日期 年 月 日指導(dǎo)教師 （簽名） 學(xué)生 （簽名）說明：1、學(xué)院、專業(yè)、年級均填全稱。 2、本表除簽名外均可采用計算機打印。本表不夠，可另附頁，但應(yīng)在頁腳添加頁碼。目錄一、設(shè)計目的.5二、設(shè)計要求.5三、方案設(shè)計與論證比較.5四、硬件設(shè)計.64.1、DA

4、模塊 THS5651工作原理及電路設(shè)計4.2、放大模塊4.3、ADC0809工作原理及電路設(shè)計4.4、Iil模塊4.5、Iol模塊4.6、12864模塊5、 軟件設(shè)計.5.1、數(shù)值顯示模塊 5.1.1、分頻模塊 5.1.2 十位數(shù)據(jù)波形發(fā)生模塊 5.1.3 去抖模塊 5.1.4 文本顯示模塊 5.1.5 按鍵切換模塊 5.1.6 ADC0809驅(qū)動模塊5.2 圖形顯示模塊5.2.1 輸入輸出電壓采樣模塊5.2.2 輸入輸出電壓數(shù)據(jù)轉(zhuǎn)換模塊 5.2.3 顯示模塊 5.2.4 波形顯示的整體電路六、系統(tǒng)功能測試及結(jié)果.6.1測試方法 6.1.1 Vol,Voh,Vil,Vih的測試方法 6.1.2

5、Vil的測試方法 6.1.3Vol的測試方法6.2測試結(jié)果6.3測試精度分析七、設(shè)計過程總結(jié)與體會.參考文獻(xiàn).附件一 系統(tǒng)電路圖：附件二 元器件清單：附件三 一、 設(shè)計目的 在當(dāng)今社會中，電子技術(shù)發(fā)展迅速，數(shù)字集成電路的應(yīng)用廣泛，而74系列邏輯芯片在數(shù)字電路中又有著非常廣泛的應(yīng)用，因而數(shù)字電路設(shè)計中必須要求所用的數(shù)字電路芯片邏輯功能完整，但在數(shù)字電路芯片測試中又有很多不便，實際測試較繁瑣。針對上述需要，我們針對常用的74系列邏輯芯片設(shè)計了一種數(shù)字電路芯片測試儀，用來檢測常用74系列芯片的型號和邏輯功能的好壞，從而給數(shù)字電路的設(shè)計、制作帶來方便。通過本次綜合設(shè)計，要求同學(xué)學(xué)會基本的電路搭建和焊接

6、。能夠設(shè)計簡單的應(yīng)用系統(tǒng)，并對所建立的系統(tǒng)進(jìn)行分析。二、 設(shè)計要求 基本要求：1、能對74系列中小規(guī)模數(shù)字集成電路的VIH（max）、VIL（min）、VOH、VOL、IIL、IOL等參數(shù)指標(biāo)進(jìn)行單項自動測試。 2、能對所參數(shù)進(jìn)行顯示，在QC12864B顯示屏進(jìn)行數(shù)字化顯示。 3、要求數(shù)模轉(zhuǎn)換精度高。4、版圖設(shè)計合理、美觀，布局合理。資源節(jié)約。布線要求易讀，無太大彎折。電路板的焊點要求結(jié)實，電接觸良好、穩(wěn)定度高。5、軟件設(shè)計要求可讀性高，可靠性高，邏輯合理。采樣合理，具有代表性。 擴展要求：1、 對波形進(jìn)行采樣處理，通過ROM在12864上顯示波形。2、 用鼠標(biāo)對波形的數(shù)值顯示進(jìn)行操作，控制鼠

7、標(biāo)所對應(yīng)的曲線位置顯示出該點的數(shù)值。三、 設(shè)計方案論證與比較 設(shè)計方案本方案通過FPGA給DA模塊發(fā)送數(shù)字信號，從而產(chǎn)生連續(xù)性較好的模擬信號，然后輸7404芯片。再用AD模塊采集7404輸出端的電壓，講采集的數(shù)字進(jìn)行處理運算 ，從而實現(xiàn)對7404各路反相器的邏輯電路進(jìn)行VOL、VIL、VOH、VIH、IOL、IOH等參數(shù)的測試。測試的結(jié)果講顯示在12864液晶顯示屏上，顯示分為數(shù)字化顯示和傳輸線顯示。 方案論證 1、 FPGA采用Cyclon系列的EP1C6Q240C8，該芯片提供5980個邏輯單元和92106b的存儲容量單元，綜合考慮滿足設(shè)計的基本需求。2、 DA模塊采用10線的THS565

8、1A1，它提供一個全面差分輸出電流為20mA和大于300KW的輸出阻抗，同時支持單端和差分應(yīng)用。輸出電流可以直接聯(lián)儲向負(fù)載沒有額外的外部輸出緩沖器需要，設(shè)計方便。 3、放大級，為了滿足DA模塊輸出電壓有5V的壓降要求，所以需加入一個放大級。4、AD模塊采用ADC0809CCN，八位的A/D轉(zhuǎn)換器。方案比較該設(shè)計采用12864作為顯示模塊，12864相比于1602區(qū)別在于有很多優(yōu)點。首先12864功能多與1602,12864頻幕明顯大于1602 ，12864不僅能顯示字符，而且還能夠顯示圖像。明顯1602達(dá)不到這個功能。雖然12864優(yōu)先于1602，但是12864的指令卻和1602相似所以選擇1

9、2864更為明智。四、 硬件設(shè)計4.1 DA模塊，THS5651工作原理及電路設(shè)計 THS5651 是一個10 位分辨率的數(shù)字模擬轉(zhuǎn)換器（DAC）特別適合用于數(shù)字?jǐn)?shù)據(jù)傳輸?shù)挠芯€和無線通信系統(tǒng)。其輸入數(shù)字量的最低有效位發(fā)生變化時，所對應(yīng)的輸出電流的變化量即為它的精度，它反映了輸出模擬量的最小變化值。10位的THS5651芯片管腳如下： 其參考電壓為3.3V，輸出為差分電流信號，準(zhǔn)確片上基準(zhǔn)和控制放大器允許用戶調(diào)整這個輸出電流20mA 到2mA，2mA，無顯著退化的表現(xiàn)。這降低能源消耗，同時可以提供20dB 增益范圍控制能力。另外，一個外部參考電壓和控制放大器可用于在應(yīng)用程序使用的是乘法數(shù)模轉(zhuǎn)換器

10、。輸出電壓范圍為1.25V。各引腳作用：AGND 20 模擬電路接地AVDD 24 模擬電源電壓（4.5V5.5V）CLK 28 外部時鐘輸入，輸入數(shù)據(jù)的上升沿鎖存時鐘COMP2 23 內(nèi)部偏置節(jié)點，需要0.1 中頻解耦電容D9:0 1:10 數(shù)據(jù)輸入端口，D9 是最重要的數(shù)據(jù)位（最高有效位），D0 是最重要的數(shù)據(jù)位（LSB）DGND 26 數(shù)字電路接地DVDD 27 數(shù)字電源電壓（3V-5.5V)EXTIO 17 作為外部參考輸入時，內(nèi)部參考禁用（即EXTL0=AVDD)。作為內(nèi)部基準(zhǔn)輸出時（即EXTL0=AGND），需要0.1 中頻解耦電容AGND 時作為參考輸出。EXTLO 16 內(nèi)部參

11、考地面，連接到AVDD 禁用內(nèi)部參考源IOUT1 22 數(shù)模轉(zhuǎn)換器電流輸出。全面當(dāng)所有的輸入位設(shè)置為1.IOUT2 21 補充數(shù)模轉(zhuǎn)換器電流輸出，全面當(dāng)所有輸入位為0.MODE 25 模式選擇。內(nèi)部下拉。模式0 被選中，如果該信號是左浮動或連接到DGND，可見時序圖NC 11:14 沒有聯(lián)系SLEEP 15 異步硬件斷電投入，主動式高，內(nèi)部下拉，需要5ms，關(guān)閉需要3ms。一般接法如下：本次設(shè)計使用的核心板已經(jīng)集成了THS5651模塊，直接使用即可。4.2 放大模塊4.3 ADC0809模塊工作原理即電路設(shè)計 ADC0809是帶有8位A/D轉(zhuǎn)換器、8路多路開關(guān)以及微處理機兼容的控制邏輯的CMO

12、S組件。ADC0809內(nèi)部由一個8路模擬開關(guān)、一個地址鎖存與譯碼器、一個A/D轉(zhuǎn)換器和一個三態(tài)輸出鎖存器組成。多路開關(guān)可選通8個模擬通道，允許8路模擬量分時輸入，共用A/D轉(zhuǎn)換器進(jìn)行轉(zhuǎn)換。三態(tài)輸出鎖存器用于鎖存A/D轉(zhuǎn)換完的數(shù)字量，當(dāng)OE端為高電平時，才可以從三態(tài)輸出鎖存器取走轉(zhuǎn)換完的數(shù)據(jù)。 其管腳圖如下： D7-D0：8位數(shù)字量輸出引腳。IN0-IN7：8位模擬量輸入引腳。VCC：+5V工作電壓。GND：地。REF（+）：參考電壓正端。REF（-）：參考電壓負(fù)端。START：A/D轉(zhuǎn)換啟動信號輸入端。ALE：地址鎖存允許信號輸入端。（以上兩種信號用于啟動A/D轉(zhuǎn)換）.EOC：轉(zhuǎn)換結(jié)束信號輸出

13、引腳，開始轉(zhuǎn)換時為低電平，當(dāng)轉(zhuǎn)換結(jié)束時為高電平。OE：輸出允許控制端，用以打開三態(tài)數(shù)據(jù)輸出鎖存器。CLK：時鐘信號輸入端（一般為500KHz）。A、B、C：地址輸入線。 ADC0809對輸入模擬量要求：信號單極性，電壓范圍是05V，若信號太小，必須進(jìn)行放大；輸入的模擬量在轉(zhuǎn)換過程中應(yīng)該保持不變，如若模擬量變化太快，則需在輸入前增加采樣保持電路。 地址輸入和控制線：4條 ALE為地址鎖存允許輸入線，高電平有效。當(dāng)ALE線為高電平時，地址鎖存與譯碼器將A，B，C三條地址線的地址信號進(jìn)行鎖存，經(jīng)譯碼后被選中的通道的模擬量進(jìn)入轉(zhuǎn)換器進(jìn)行轉(zhuǎn)換。A，B和C為地址輸入線，用于選通IN0IN7上的一路模擬量輸

14、入。通道選擇表如下表所示。C B A 選擇的通道0 0 0 IN00 0 1 IN10 1 0 IN20 1 1 IN31 0 0 IN41 0 1 IN51 1 0 IN61 1 1 IN7數(shù)字量輸出及控制線：11條 ST為轉(zhuǎn)換啟動信號。當(dāng)ST上跳沿時，所有內(nèi)部寄存器清零；下跳沿時，開始進(jìn)行A/D轉(zhuǎn)換；在轉(zhuǎn)換期間，ST應(yīng)保持低電平。EOC為轉(zhuǎn)換結(jié)束信號。當(dāng)EOC為高電平時，表明轉(zhuǎn)換結(jié)束；否則，表明正在進(jìn)行A/D轉(zhuǎn)換。OE為輸出允許信號，用于控制三條輸出鎖存器向單片機輸出轉(zhuǎn)換得到的數(shù)據(jù)。OE1，輸出轉(zhuǎn)換得到的數(shù)據(jù)；OE0，輸出數(shù)據(jù)線呈高阻狀態(tài)。D7D0為數(shù)字量輸出線。 CLK為時鐘輸入信號線。

15、因ADC0809的內(nèi)部沒有時鐘電路，所需時鐘信號必須由外界提供，通常使用頻率為500KHZ。 VREF（），VREF（）為參考電壓輸入。 本次設(shè)計中只需要3路電壓輸入，即經(jīng)過反相器的電壓輸入，和Iil，IOl轉(zhuǎn)換過來的電壓輸入。為方便電路連接，電路設(shè)計時使用的是IN4,IN5,IN6三個輸入。VREF（）接正5V電源，VREF（）接地。ALE,EOC,OE,ST等控制管腳和D7D0都接入FPGA，由程序控制。原理圖如下：4.4 Iil測試模塊 反相器輸入低電平電流Iil測試方法是在輸出端懸空，輸入端串接一個電阻，考慮電阻對輸入電壓的影響，應(yīng)當(dāng)盡量小，故選用10歐姆電阻。但是由于反相器輸入電阻無

16、窮大，小電阻上的壓降將非常小，因此采用差分運算電路把電阻上的壓降進(jìn)行放大，在傳入AD模塊采集后傳給FPGA，由程序處理得到電阻上的壓降再除以電阻得到電流。為了得到較大的放大倍數(shù)，RF取100K，R1和R1用100K的滑動變阻器，可以獲得較大的調(diào)整范圍。的計算公式：。4.5 Iol測試模塊 反相器輸出低電平電流Iol的測試方法與Iil的測試類似，都是通過檢測出串聯(lián)電阻的壓降用差分運算電路放大后傳入AD，在采集進(jìn)入FPGA處理，求得流過電阻的電流。差分運算電路同樣RF取100K，R1和R1用100K的滑動變阻器，只是，測Iil時是輸出懸空，輸入端加上Vil的電壓時流過電阻的電流，而Iol是輸入懸空

17、，從反相器輸出端施加Vol的電壓時流過電阻的電流。電路設(shè)計時，以上兩個模塊在同一片運放芯片TL084上，故在此一起給出原理圖：4.6 12864顯示模塊 12864液晶顯示模塊是12864點陣的漢字圖形型液晶顯示模塊，可顯示漢字及圖形，內(nèi)置8192個中文漢字（16X16點陣）、128個字符（8X16點陣）及64X256點陣顯示RAM（GDRAM）?？膳cCPU直接接口，提供兩種界面來連接微處理機：8-位并行及串行兩種連接方式。具有多種功能：光標(biāo)顯示、畫面移位、睡眠模式等。共有20個管腳：管腳號管腳名稱LEVER管腳功能描述1VSS0電源地2VDD+5.0V電源電壓3V0-液晶顯示器驅(qū)動電壓4D/

18、I(RS)H/LD/I=“H”，表示DB7DB0為顯示數(shù)據(jù)D/I=“L”，表示DB7DB0為顯示指令數(shù)據(jù)5R/WH/LR/W=“H”，E=“H”數(shù)據(jù)被讀到DB7DB0R/W=“L”，E=“HL”數(shù)據(jù)被寫到IR或DR6EH/LR/W=“L”，E信號下降沿鎖存DB7DB0R/W=“H”，E=“H”DDRAM數(shù)據(jù)讀到DB7DB07DB0H/L數(shù)據(jù)線8DB1H/L數(shù)據(jù)線9DB2H/L數(shù)據(jù)線10DB3H/L數(shù)據(jù)線11DB4H/L數(shù)據(jù)線12DB5H/L數(shù)據(jù)線13DB6H/L數(shù)據(jù)線14DB7H/L數(shù)據(jù)線15CS1H/LH:選擇芯片(右半屏)信號16CS2H/LH:選擇芯片(左半屏)信號17RETH/L復(fù)位信

19、號,低電平復(fù)位18VOUT-10VLCD驅(qū)動負(fù)電壓19LED+-LED背光板電源20LED-LED背光板電源 通過改變LED背光電源兩管腳之間的電壓差可以調(diào)節(jié)屏幕亮度，而通過改變液晶驅(qū)動電壓與VDD之間的電壓差，可以調(diào)節(jié)顯示的對比度。本次設(shè)計中在Vout與V0之間介入變阻器來改變電壓。調(diào)節(jié)滑動變阻器即可方便調(diào)節(jié)屏幕顯示的對比度。 其內(nèi)部主要功能器件有：（1）. 指令寄存器(IR) IR是用于寄存指令碼，與數(shù)據(jù)寄存器數(shù)據(jù)相對應(yīng)。當(dāng)D/I=0時，在E信號下降沿的作用下，指令碼寫入IR。（2）數(shù)據(jù)寄存器(DR) DR是用于寄存數(shù)據(jù)的，與指令寄存器寄存指令相對應(yīng)。當(dāng)D/I=1時，在下降沿作用下，圖形顯

20、示數(shù)據(jù)寫入DR，或在E信號高電平作用下由DR讀到DB7DB0數(shù)據(jù)總線。DR和DDRAM之間的數(shù)據(jù)傳輸是模塊內(nèi)部自動執(zhí)行的。（3）忙標(biāo)志：BF BF標(biāo)志提供內(nèi)部工作情況。BF=1表示模塊在內(nèi)部操作，此時模塊不接受外部指令和數(shù)據(jù)。BF=0時，模塊為準(zhǔn)備狀態(tài)，隨時可接受外部指令和數(shù)據(jù)。 利用STATUS READ指令，可以將BF讀到DB7總線，從檢驗?zāi)K之工作狀態(tài)。（4）顯示控制觸發(fā)器DFF 此觸發(fā)器是用于模塊屏幕顯示開和關(guān)的控制。DFF=1為開顯示（DISPLAY OFF），DDRAM的內(nèi)容就顯示在屏幕上，DFF=0為關(guān)顯示（DISPLAY OFF）。 DDF的狀態(tài)是指令DISPLAY ON/OF

21、F和RST信號控制的。（5）XY地址計數(shù)器 XY地址計數(shù)器是一個9位計數(shù)器。高3位是X地址計數(shù)器，低6位為Y地址計數(shù)器，XY地址計數(shù)器實際上是作為DDRAM的地址指針，X地址計數(shù)器為DDRAM的頁指針，Y地址計數(shù)器為DDRAM的Y地址指針。 X地址計數(shù)器是沒有記數(shù)功能的，只能用指令設(shè)置。 Y地址計數(shù)器具有循環(huán)記數(shù)功能，各顯示數(shù)據(jù)寫入后，Y地址自動加1，Y地址指針從0到63。（6）顯示數(shù)據(jù)RAM（DDRAM） DDRAM是存儲圖形顯示數(shù)據(jù)的。數(shù)據(jù)為1表示顯示選擇，數(shù)據(jù)為0表示顯示非選擇。DDRAM與地址和顯示位置的關(guān)系見DDRAM地址表。（7）Z地址計數(shù)器 Z地址計數(shù)器是一個6位計數(shù)器，此計數(shù)器

22、具備循環(huán)記數(shù)功能，它是用于顯示行掃描同步。當(dāng)一行掃描完成，此地址計數(shù)器自動加1，指向下一行掃描數(shù)據(jù)，RST復(fù)位后Z地址計數(shù)器為0。 Z地址計數(shù)器可以用指令DISPLAY START LINE預(yù)置。因此，顯示屏幕的起始行就由此指令控制，即DDRAM的數(shù)據(jù)從哪一行開始顯示在屏幕的第一行。此模塊的DDRAM共64行，屏幕可以循環(huán)滾動顯示64行。12864有自己的指令系統(tǒng)，通過這些指令控制12864進(jìn)行讀，寫，刷屏，顯示等操作。原理圖設(shè)計如下：五、 軟件設(shè)計5.1數(shù)值顯示模塊 5.1.1 分頻模塊時序是fpga開發(fā)的核心內(nèi)容。而實現(xiàn)時序匹配得當(dāng)自然離不開分頻器。所謂分頻，就是把輸入的信號的頻率變成成倍

23、地低于輸入頻率的輸出信號。分頻器的實現(xiàn)方法可以有很多種。本次課程設(shè)計所所用到的分頻器，其工作原理是把輸入的信號作為一個計數(shù)脈沖，由于計數(shù)器的輸出端口是按照一定的規(guī)矩輸出脈沖的，所以對輸出端口輸出的信號脈沖，就可以看作是對輸入信號的分頻。至于分頻頻率是怎么樣的，由所設(shè)定的計數(shù)器所決定。本次課程設(shè)計所用的分頻器有2000分頻，400分頻，40分頻分頻器。所有分頻器的均為占空比可調(diào)的分頻器。實驗中設(shè)定均為百分之五十的占空比。設(shè)計中用到的2000分頻分頻器如圖（1）所示。圖（1）2000分頻分頻器模塊圖 5.1.2 十位數(shù)據(jù)波形發(fā)生模塊此次設(shè)計的數(shù)字集成電路參數(shù)測試儀，其要求外部必須給與一個測試信號。

24、本設(shè)計使用fpga控制DA芯片產(chǎn)生一個聯(lián)系遞增的模擬量，即鋸齒波信號。Fpga中控制DA產(chǎn)生信號的模塊是波形發(fā)生模塊。由于外部所配置的DA芯片為10位的，因此輸出的信號管腳為十位。該波形發(fā)生模塊通過輸入端的clk來觸發(fā)，使得內(nèi)部的變量循環(huán)自加，鋸齒波波形輸出。另外，為了配合后端的數(shù)據(jù)選擇，特此在波形發(fā)生模塊中也設(shè)定了選擇功能，通過A,B,C三個選擇端口的選擇可以實現(xiàn)發(fā)生信號的變化，新增加的發(fā)生內(nèi)容為定值發(fā)生，即使得DA能夠發(fā)出一個固定的電平。用于電流參量的測試Iol和Iil的測試。圖（2）為十位數(shù)據(jù)波形發(fā)生模塊。圖（2）10位波形發(fā)生模塊 5.1.3 去抖模塊 由于本次設(shè)計中使用到按鍵進(jìn)行顯示

25、頁面的切換，因此去抖模塊的使用是很有必要的。本設(shè)計中有效的利用了fpga中的資源，使用的去抖的方法是用軟件實現(xiàn)。該方法相對于硬件D觸發(fā)器去抖方法，實現(xiàn)較容易，可靠性強。人觸發(fā)按鍵一般的抖動時間低于20ms，因此在20ms內(nèi)存在很多波動的信號影響后端的判斷。軟件去抖的方法就是在判斷到第一次觸發(fā)之后使用空操作的方法延時20ms，即屏蔽之后的抖動來實現(xiàn)去抖的作用。本實驗中用到的去抖動的時鐘為1Khz，即每個脈沖觸發(fā)剛好間隔1ms，在該時鐘的觸發(fā)下，不停地對輸入端KEY_IN進(jìn)行上升沿的捕捉。一旦捕捉到上升沿，即空循環(huán)20個時鐘，實現(xiàn)消抖功能。本次設(shè)計中使用到的去抖模塊如圖（3）所示。圖（3）去抖模塊

26、 5.1.4 文本顯示模塊本次課程設(shè)計的題目的重點和難點是用fpga實現(xiàn)lcd屏幕12864的控制。本次有四個界面用到了文本顯示模塊。分別是開機界面、電壓量測量模塊、輸入低電平電流測量模塊、輸出高電平電流測評模塊。各個模塊的VHDL實現(xiàn)方法大致相同。即通過大家的輸入端口的clk_lcd輸入的時鐘信號進(jìn)行界面內(nèi)容的填寫。本實驗中的文本顯示模塊的工作思路大體都是在clk_lcd的脈沖觸發(fā)下進(jìn)行界面文字的填寫。文字的填寫可以通過查找對應(yīng)的文字庫的二進(jìn)制代碼來填寫到對應(yīng)的地址上來實現(xiàn)。本設(shè)計中的文本顯示模塊使用到了狀態(tài)機的方法來實現(xiàn)。總共用到二十個狀態(tài)機。前四個狀態(tài)分別實現(xiàn)指令的配置以及清屏、設(shè)定光標(biāo)

27、初始地址以及設(shè)定光標(biāo)移動方向等，即通常所說的LCD初始化。之后的16個狀態(tài)分別是給每一列寫二進(jìn)制代碼?？傊沟谜麄€屏幕得到填充。需要注意到的一點就是，文本顯示模塊的時鐘信號的設(shè)定有一定的要求。根據(jù)手冊上的數(shù)據(jù)可知，每寫一個指令或者數(shù)據(jù)都需要耗費一定的時間，這個時間是微秒級別的。每一次清屏也是需要時間，這個時間是毫秒級別的。為了滿足顯示屏的最低工作時間。本次所設(shè)定的信號時間為4ms一個周期的時鐘信號。幾個模塊的圖見圖（4）、圖（5）、圖（6）和圖（7）。圖（4）開機界面圖（5）電壓量測試模塊圖（6）輸入低電平電路測試模塊圖（7）輸出低電平電流測試模塊 5.1.5 按鍵切換模塊各個界面之間的切換通

28、過按鍵的選擇來實現(xiàn)。按鍵切換模塊分為兩個部分。前端部分是設(shè)定由按鍵觸發(fā)的選擇模塊，即通過按鍵的次數(shù)來循環(huán)變換A,B,C三條通道是輸出值，從而改變選擇的通道。之后又用A、B、C接到各個通路的選擇器上，即后端選擇部分。通過十一個一個74151選擇器同步輸出端口的值。另外，A、B、C端口還接到之前波形發(fā)生模塊上，實現(xiàn)源到測試終端一條路的統(tǒng)一，避免了干擾。按鍵切換模塊見圖（8）、圖（9）。圖（8）按鍵切換前端模塊圖（9）按鍵切換后端模塊 5.1.6 ADC0809驅(qū)動模塊對AD器件驚喜采樣控制，傳統(tǒng)的方法多數(shù)是用單片機完成的。編程簡單，但是控制的周期長，速度慢。當(dāng)AD的采樣速度比較快時。Mcu的慢速度

29、極大地限制了AD高速性能的特性。但是如果使用狀態(tài)機來控制AD的采樣，整個周期需要4-5個狀態(tài)即可完成。而狀態(tài)機之間的跳變所需要的周期相對較小。因此可以進(jìn)行高速采樣。基于此，本實驗使用fpga來完成AD驅(qū)動模塊。通過對時序圖的了解，知道START為裝換的啟動控制信號，高電平有效；ALE為模擬信號輸入宣統(tǒng)端口地址鎖存信號，上升沿有效；一旦START有效后，狀態(tài)信號EOC即可變?yōu)榈碗娖?，表示進(jìn)入鎖存狀態(tài)，轉(zhuǎn)換時間約為100us。轉(zhuǎn)換結(jié)束后，ECO將變?yōu)楦唠娖?。此后外部控制可以使得OE由低電平變?yōu)楦唠娖剑ㄝ敵鲇行В藭r，ADC0809的輸出數(shù)據(jù)總線從原來的高狀態(tài)變?yōu)檩敵鰯?shù)據(jù)有效。AD驅(qū)動模塊見圖（1

30、0）。圖（10）AD驅(qū)動模塊5.2 圖形顯示模塊 5.2.1 輸入輸出電壓采樣模塊由于輸入電壓是有1024個電所組成的，但是12864無法提供1024*1024個點來逐一顯示，所以必須開辟一個模塊用于對數(shù)據(jù)進(jìn)行采樣，以便于顯示。采樣不僅要具有代表性，還要有規(guī)律性。綜合考慮我們采用每間隔16個點進(jìn)行采樣，該模塊如圖（11）所示。 圖（11）電壓采樣模塊 5.2.2 輸入輸出電壓數(shù)據(jù)轉(zhuǎn)換模塊 12864的顯示數(shù)據(jù)時8線的，但是我們得到的卻是兩個8位的輸入輸出數(shù)據(jù)，為了滿足12864的寫數(shù)據(jù)要求，所以必須有一個模塊來對采樣數(shù)據(jù)進(jìn)行處理。處理后的數(shù)據(jù)接下來是要寫入顯示模塊，從某種意義上講，它也可以看作

31、數(shù)據(jù)中轉(zhuǎn)站也算是一個存儲器ram，可讀可寫。該模塊如圖（12）所示。 圖（12）數(shù)據(jù)轉(zhuǎn)換模塊 5.2.3 顯示模塊 12864的波形顯示指令與字符顯示模塊是不同的指令，所以必須有一個專門的顯示模塊用于顯示波形。Xy位數(shù)據(jù)轉(zhuǎn)換模塊的輸出端，clk位時鐘信號，rs位控制端，必須注意rs要反饋給數(shù)據(jù)轉(zhuǎn)換模塊，以控制它的讀數(shù)據(jù)，以達(dá)到讀數(shù)據(jù)和顯示數(shù)據(jù)的同步。該模塊如圖（13）所示。 圖（13）顯示模塊 5.2.4 波形顯示的整體電路 在波形顯示模塊中的w模塊是一個個分頻器，它的目的在于使數(shù)據(jù)讀出的時鐘與12864的顯示時鐘同步，既顯示一個數(shù)據(jù)的時間內(nèi)保證只送一次數(shù)據(jù)給顯示模塊。這樣才不會出現(xiàn)數(shù)據(jù)傳輸?shù)?/p>

32、混亂局面。Clk_high是一個高頻率時鐘，它是datarom的寫時鐘，它要求能夠在很快的時間內(nèi)就能把數(shù)據(jù)進(jìn)行轉(zhuǎn)換并記錄。波形顯示模塊如圖（14）所示。 六、系統(tǒng)功能測試與結(jié)果6.1測試方法6.1.1 Vol,Voh,Vil,Vih的測試方法 通過FPGA發(fā)生十位數(shù)據(jù)給DA，輸出一個模擬量，再經(jīng)過運放處理，使得輸出到反相器輸入端的電壓的變化范圍為0-5V，且在示波器下觀察為線性電壓。經(jīng)過反相器輸出端的電壓經(jīng)過AD采樣，進(jìn)入FPGA.。至此，F(xiàn)PGA可以接收到同步的反相器輸出數(shù)字信號以及同步的反相器輸入信號。采集到的信號均進(jìn)行數(shù)字處理。將得到的二進(jìn)制數(shù)值轉(zhuǎn)換為相應(yīng)的十進(jìn)制數(shù)值，乘上外部電路決定的參數(shù)（對于DA該參數(shù)為運放的增益以及DA的基準(zhǔn)所決定，對于AD該參數(shù)為基準(zhǔn)所決定）。因而在FPGA內(nèi)部能在同一時刻得到反相器的輸入端與輸出端的電壓值。而輸入端所輸入的是鋸齒波，因此能起到掃描作用。根據(jù)7404的測試方法得知，Voh測試的時候，條件為Vih為2.0v。其他的三個量的測試方法也類似。因此在FPGA內(nèi)部可使用if語句進(jìn)行判斷，得到四個電壓參量，輸出到顯示屏上。6.1.2 Vil的測試方法 與上面測電壓參量的做法不同的是，該測試方法使用的波形發(fā)生模塊是