項(xiàng)目七 數(shù)字鐘電路分析與制作.

1、項(xiàng)目七項(xiàng)目七 數(shù)字鐘電路分析與制作數(shù)字鐘電路分析與制作項(xiàng)目要求項(xiàng)目要求項(xiàng)目實(shí)施一、理論知識(shí)項(xiàng)目實(shí)施一、理論知識(shí)項(xiàng)目實(shí)施二、技能訓(xùn)練項(xiàng)目實(shí)施二、技能訓(xùn)練項(xiàng)目要求項(xiàng)目要求知識(shí)目標(biāo)知識(shí)目標(biāo):1.了解數(shù)字電路基本知識(shí)了解數(shù)字電路基本知識(shí);理解基本邏輯門電路的符號(hào)及功能。理解基本邏輯門電路的符號(hào)及功能。2.掌握觸發(fā)器、寄存器、譯碼顯示器的組成及邏輯功能。掌握觸發(fā)器、寄存器、譯碼顯示器的組成及邏輯功能。3.掌握常用集成產(chǎn)品的功能及其應(yīng)用。掌握常用集成產(chǎn)品的功能及其應(yīng)用。4.掌握任意進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方法。掌握任意進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方法。5.掌握數(shù)字電子鐘的電路組成與工作原理。掌握數(shù)字電子鐘的電路組成與工作原理

2、。下一頁返回項(xiàng)目要求項(xiàng)目要求能力目標(biāo)能力目標(biāo):1.能借助資料讀懂集成電路的型號(hào)，明確各引腳功能。能借助資料讀懂集成電路的型號(hào)，明確各引腳功能。2.會(huì)識(shí)別并測試常用集成觸發(fā)器、寄存器、譯碼顯示器、計(jì)會(huì)識(shí)別并測試常用集成觸發(fā)器、寄存器、譯碼顯示器、計(jì)數(shù)器。數(shù)器。3.能完成數(shù)字電子鐘的設(shè)計(jì)、安裝與調(diào)試。能完成數(shù)字電子鐘的設(shè)計(jì)、安裝與調(diào)試。上一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)(一一)數(shù)字電路基本知識(shí)數(shù)字電路基本知識(shí)1.數(shù)制數(shù)制數(shù)制是一種計(jì)數(shù)的方法，它是進(jìn)位計(jì)數(shù)制的簡稱。這些數(shù)制數(shù)制是一種計(jì)數(shù)的方法，它是進(jìn)位計(jì)數(shù)制的簡稱。這些數(shù)制所用的數(shù)字符號(hào)稱為數(shù)碼，某種數(shù)制所用數(shù)碼的個(gè)數(shù)稱為基所用的

3、數(shù)字符號(hào)稱為數(shù)碼，某種數(shù)制所用數(shù)碼的個(gè)數(shù)稱為基數(shù)。數(shù)。1) 十進(jìn)制十進(jìn)制目常生活中入們最習(xí)慣用的是十進(jìn)制。十進(jìn)制是以目常生活中入們最習(xí)慣用的是十進(jìn)制。十進(jìn)制是以10為基數(shù)為基數(shù)的計(jì)數(shù)制。的計(jì)數(shù)制。下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)2)二進(jìn)制二進(jìn)制數(shù)字電路中應(yīng)用最廣泛的是二進(jìn)制。二進(jìn)制是以數(shù)字電路中應(yīng)用最廣泛的是二進(jìn)制。二進(jìn)制是以2為基數(shù)的為基數(shù)的計(jì)數(shù)制。在二進(jìn)制中，每位只有計(jì)數(shù)制。在二進(jìn)制中，每位只有0和和1兩個(gè)數(shù)碼，它的進(jìn)位規(guī)兩個(gè)數(shù)碼，它的進(jìn)位規(guī)則是則是“逢二進(jìn)一逢二進(jìn)一”。3)二二-十進(jìn)制的相互轉(zhuǎn)換十進(jìn)制的相互轉(zhuǎn)換(1)二進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)，只要將二進(jìn)制數(shù)的各位加權(quán)二進(jìn)

4、制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)，只要將二進(jìn)制數(shù)的各位加權(quán)系數(shù)求和即可。系數(shù)求和即可。(2)十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)，用十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)，用“除除2取余數(shù)后余先排取余數(shù)后余先排”法。法。 4)八進(jìn)制和十六進(jìn)制八進(jìn)制和十六進(jìn)制用二進(jìn)制表示數(shù)時(shí)，數(shù)碼串很長，書寫和顯示都不方便，在用二進(jìn)制表示數(shù)時(shí)，數(shù)碼串很長，書寫和顯示都不方便，在計(jì)算機(jī)上常用八進(jìn)制和十六進(jìn)制。計(jì)算機(jī)上常用八進(jìn)制和十六進(jìn)制。上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)2.編碼編碼在數(shù)字系統(tǒng)中，二進(jìn)制數(shù)碼不僅可表示數(shù)值的大小，而且常在數(shù)字系統(tǒng)中，二進(jìn)制數(shù)碼不僅可表示數(shù)值的大小，而且常用于表示特定的信息。將若干個(gè)二進(jìn)制數(shù)碼用于表示

5、特定的信息。將若干個(gè)二進(jìn)制數(shù)碼0和和1按一定的規(guī)按一定的規(guī)則排列起來表示某種特定含義的代碼，稱為二進(jìn)制代碼。建則排列起來表示某種特定含義的代碼，稱為二進(jìn)制代碼。建立這種代碼與圖形、文字、符號(hào)或特定對象之間一一對應(yīng)關(guān)立這種代碼與圖形、文字、符號(hào)或特定對象之間一一對應(yīng)關(guān)系的過程，就稱為編碼。系的過程，就稱為編碼。上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)將十進(jìn)制數(shù)的將十進(jìn)制數(shù)的09十個(gè)數(shù)字用二進(jìn)制數(shù)表示的代碼，稱為二十個(gè)數(shù)字用二進(jìn)制數(shù)表示的代碼，稱為二-十進(jìn)制碼，又稱十進(jìn)制碼，又稱BCD碼。常用的二碼。常用的二-十進(jìn)制代碼為十進(jìn)制代碼為8421 BCD碼，這種代碼每一位的權(quán)值是固

6、定不變的，為恒權(quán)碼。碼，這種代碼每一位的權(quán)值是固定不變的，為恒權(quán)碼。它取了它取了4位自然二進(jìn)制數(shù)的前位自然二進(jìn)制數(shù)的前10種組合，即種組合，即0000 (0)1001 (9)，從高位到低位的權(quán)值分別是，從高位到低位的權(quán)值分別是8, 4, 2, 1。由于去掉了后由于去掉了后6種組合種組合10101111，所以稱為，所以稱為8421 BCD碼。碼。表表7. 1所示是十進(jìn)制數(shù)與所示是十進(jìn)制數(shù)與8421BCD碼的對應(yīng)關(guān)系。碼的對應(yīng)關(guān)系。上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)(二二)基本邏輯門電路基本邏輯門電路1.基本邏輯門基本邏輯門邏輯門電路是指能實(shí)現(xiàn)一些基本邏輯關(guān)系的電路，簡稱

7、邏輯門電路是指能實(shí)現(xiàn)一些基本邏輯關(guān)系的電路，簡稱“門門電路電路”或或“邏輯元件邏輯元件”，是數(shù)字電路的最基本單元。門電路，是數(shù)字電路的最基本單元。門電路通常有一個(gè)或多個(gè)輸入端，輸入與輸出之間滿足一定的邏輯通常有一個(gè)或多個(gè)輸入端，輸入與輸出之間滿足一定的邏輯關(guān)系。實(shí)現(xiàn)基本邏輯運(yùn)算的電路稱為基本邏輯門電路，基本關(guān)系。實(shí)現(xiàn)基本邏輯運(yùn)算的電路稱為基本邏輯門電路，基本邏輯門電路有與門、或門、非門。邏輯門電路有與門、或門、非門。邏輯門電路可以由二極管、三極管及阻容等分立元件構(gòu)成，邏輯門電路可以由二極管、三極管及阻容等分立元件構(gòu)成，也可由也可由TTL型或型或CMOS型集成電路構(gòu)成。目前所使用的邏輯型集成電路

8、構(gòu)成。目前所使用的邏輯門電路一般是集成邏輯門電路。門電路一般是集成邏輯門電路。上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)最基本的邏輯關(guān)系有最基本的邏輯關(guān)系有3種種:與邏輯、或邏輯和非邏輯，與之相與邏輯、或邏輯和非邏輯，與之相對應(yīng)的邏輯門電路有與門、或門和非門。它們的邏輯關(guān)系、對應(yīng)的邏輯門電路有與門、或門和非門。它們的邏輯關(guān)系、電路組成、邏輯功能及符號(hào)見電路組成、邏輯功能及符號(hào)見表表7. 2。2.復(fù)合邏輯門復(fù)合邏輯門與非門、或非門、與或非門電路分別是與、或、非與非門、或非門、與或非門電路分別是與、或、非3種門電種門電路的串聯(lián)組合其邏輯電路如路的串聯(lián)組合其邏輯電路如圖圖7. 2所

9、示。所示。異或門電路的特點(diǎn)是兩個(gè)輸入端信號(hào)相異時(shí)輸出為異或門電路的特點(diǎn)是兩個(gè)輸入端信號(hào)相異時(shí)輸出為1，相同，相同時(shí)輸出為時(shí)輸出為0，其邏輯電路如，其邏輯電路如圖圖7. 3所示。同或門電路的特點(diǎn)所示。同或門電路的特點(diǎn)是兩個(gè)輸入端信號(hào)相同時(shí)輸出為是兩個(gè)輸入端信號(hào)相同時(shí)輸出為1,相異時(shí)輸出為相異時(shí)輸出為0，其邏輯，其邏輯電路如電路如圖圖7. 4所示。所示。上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)表表7. 3列出了幾種常見的復(fù)合邏輯門電路的邏輯表達(dá)式，邏列出了幾種常見的復(fù)合邏輯門電路的邏輯表達(dá)式，邏輯功能及邏輯符號(hào)。輯功能及邏輯符號(hào)。3. TTL集成門電路集成門電路用分立元件組成的

10、門電路，使用元件多、焊接點(diǎn)多、可靠性用分立元件組成的門電路，使用元件多、焊接點(diǎn)多、可靠性差、體積大、功耗大、使用不便，因此在數(shù)字設(shè)備中一般極差、體積大、功耗大、使用不便，因此在數(shù)字設(shè)備中一般極少采用，而目前廣泛使用的是少采用，而目前廣泛使用的是TTL系列和系列和CMOS系列的集成系列的集成門電路。門電路。TTL集成門電路，即晶體管一晶體管邏輯電路，該電路的內(nèi)集成門電路，即晶體管一晶體管邏輯電路，該電路的內(nèi)部各級(jí)均由晶體管構(gòu)成。部各級(jí)均由晶體管構(gòu)成。上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí) 集成門電路通常為雙列直插式塑料封裝，集成門電路通常為雙列直插式塑料封裝，圖圖7. 5為

11、為74 LS00四二輸入與非門的邏輯電路芯片結(jié)構(gòu)及外引線分布，四二輸入與非門的邏輯電路芯片結(jié)構(gòu)及外引線分布，在一塊集成電路芯片上集成了在一塊集成電路芯片上集成了4個(gè)與非門，各個(gè)與非門互相個(gè)與非門，各個(gè)與非門互相獨(dú)立，可以單獨(dú)使用，但它們共用一根電源引線和一根地線獨(dú)立，可以單獨(dú)使用，但它們共用一根電源引線和一根地線。不管使用哪種門，都必須將。不管使用哪種門，都必須將 接接+5 V電源，地線引腳電源，地線引腳接公共地線。下面介紹幾種常用的接公共地線。下面介紹幾種常用的TTL集成門。集成門。1) TTL與非門與非門74LS00內(nèi)含內(nèi)含4個(gè)二輸入與非門，其引腳排列如個(gè)二輸入與非門，其引腳排列如圖圖7.

12、 5所示。所示。CCU上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)74 LS00的邏輯表達(dá)式為的邏輯表達(dá)式為:74LS20內(nèi)含內(nèi)含2個(gè)四輸入與非門，其引腳排列如個(gè)四輸入與非門，其引腳排列如圖圖7. 6所示，所示，74 LS20的邏輯表達(dá)式為的邏輯表達(dá)式為:2) TTL與門與門74LS08內(nèi)含內(nèi)含4個(gè)二輸入與門，其引腳排列如個(gè)二輸入與門，其引腳排列如圖圖7. 7所示，所示，74 LS08的邏輯表達(dá)式為的邏輯表達(dá)式為:上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí) 3) TTL非門非門74LS04內(nèi)含內(nèi)含6個(gè)非門，其引腳排列如個(gè)非門，其引腳排列如圖圖7. 8所示，所示

13、， 74LS04的邏輯表達(dá)式為的邏輯表達(dá)式為:4) TTL或非門或非門74LS02內(nèi)含內(nèi)含4個(gè)二輸入或非門，其引腳排列如個(gè)二輸入或非門，其引腳排列如圖圖7. 9所示，所示，74 LS02的邏輯表達(dá)式為的邏輯表達(dá)式為: 上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)5) TTL異或門異或門74LS86內(nèi)含內(nèi)含4個(gè)二輸入異或門，個(gè)二輸入異或門，74LS86的邏輯表達(dá)式為的邏輯表達(dá)式為:6) TTL集成門電路參數(shù)集成門電路參數(shù)在使用在使用TTL集成邏輯門時(shí)，應(yīng)注意以下幾個(gè)主要參數(shù)。集成邏輯門時(shí)，應(yīng)注意以下幾個(gè)主要參數(shù)。(1)輸出高電平輸出高電平 和輸出低電平和輸出低電平(2)閾值電壓值

14、電壓(3)扇出系數(shù)扇出系數(shù)(4)平均傳輸延遲時(shí)間平均傳輸延遲時(shí)間上一頁 下一頁返回OHUOLUTHU0Npdt項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)(5)輸出低電平時(shí)電源電流輸出低電平時(shí)電源電流 和輸出高電平時(shí)電源電流和輸出高電平時(shí)電源電流7)TTL集成門電路使用注意事項(xiàng)集成門電路使用注意事項(xiàng)(1) TTL輸出端輸出端TTL電路電路(OC門、三態(tài)門除外門、三態(tài)門除外)的輸出端不允許并聯(lián)使用，的輸出端不允許并聯(lián)使用，也不允許直接與也不允許直接與+5 V電源或地線相連。否則，將會(huì)使電路電源或地線相連。否則，將會(huì)使電路的邏輯混亂并損壞器件。的邏輯混亂并損壞器件。(2)多余輸入端的處理多余輸入端的

15、處理懸空懸空:相當(dāng)于接高電平相當(dāng)于接高電平與其他輸入端并聯(lián)使用與其他輸入端并聯(lián)使用:可增加電路的可靠性?？稍黾与娐返目煽啃浴Ｖ苯踊蛲ㄟ^電阻直接或通過電阻(100 10k )與電源相接以獲得高與電源相接以獲得高電平輸入。電平輸入。上一頁 下一頁返回CCLICCHI項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)(3)電源濾波電源濾波一般可在電源的輸入端并接一個(gè)一般可在電源的輸入端并接一個(gè)100 F的電容作為低頻濾的電容作為低頻濾波，在每塊集成電路電源輸入端接一個(gè)波，在每塊集成電路電源輸入端接一個(gè)0. 01 F0. 1 F的電容作為高頻濾波，如的電容作為高頻濾波，如圖圖7. 13所示。所示。(4)嚴(yán)禁帶

16、電操作嚴(yán)禁帶電操作要在電路切斷電源以后，插拔和焊接集成電路的電路方塊，要在電路切斷電源以后，插拔和焊接集成電路的電路方塊，否則容易引起電路塊的損壞。否則容易引起電路塊的損壞。4. CMOS集成門電路集成門電路CMOS門電路是由門電路是由N溝道增強(qiáng)型溝道增強(qiáng)型MOS場效應(yīng)晶體管和場效應(yīng)晶體管和P溝道溝道增強(qiáng)型增強(qiáng)型MOS場效應(yīng)晶體管構(gòu)成的一種互補(bǔ)對稱場效應(yīng)管集成場效應(yīng)晶體管構(gòu)成的一種互補(bǔ)對稱場效應(yīng)管集成門電路。是近年來國內(nèi)外迅速發(fā)展、廣泛應(yīng)用的一種電路。門電路。是近年來國內(nèi)外迅速發(fā)展、廣泛應(yīng)用的一種電路。上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)1.常用常用CMOS集成門集成門

17、1) CMOS與非門與非門CD4011是一種常用的四二輸入與非門，采用是一種常用的四二輸入與非門，采用14引腳雙列引腳雙列直插塑料封裝，其引腳排列如直插塑料封裝，其引腳排列如圖圖7. 14所示。所示。2) CMOS反相器反相器CD40106是一種常用的六輸入反相器，采用是一種常用的六輸入反相器，采用14引腳雙列直引腳雙列直插塑料封裝，其引腳排列如插塑料封裝，其引腳排列如圖圖7.15所示。所示。3) CMOS傳輸門傳輸門CC4016是是4雙向模擬開關(guān)傳輸門，其引腳排列如雙向模擬開關(guān)傳輸門，其引腳排列如圖圖7. 16所示，互換型號(hào)有所示，互換型號(hào)有CD4016B, MC140168等。其邏輯符等。

18、其邏輯符號(hào)如號(hào)如圖圖7. 17所示。其模擬開關(guān)真值表如所示。其模擬開關(guān)真值表如表表7. 4所示。所示。上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)2. CMOS門電路的主要特點(diǎn)門電路的主要特點(diǎn)(1)靜態(tài)功耗低。靜態(tài)功耗低。(2)電源電壓范圍寬。電源電壓范圍寬。(3)抗干擾能力強(qiáng)?？垢蓴_能力強(qiáng)。(4)制造工藝較簡單。制造工藝較簡單。(5)集成度高，宜于實(shí)現(xiàn)大規(guī)模集成。集成度高，宜于實(shí)現(xiàn)大規(guī)模集成。(6)它的缺點(diǎn)是速度比它的缺點(diǎn)是速度比74 LS系列低。系列低。上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)3. CMOS集成門電路使用注意事項(xiàng)集成門電路使用注意事項(xiàng)(1

19、)防靜電。防靜電。(2)焊接。焊接。(3)輸入、輸出端。輸入、輸出端。(4)電源。電源。(5)輸入信號(hào)。輸入信號(hào)。(6)接地。接地。上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)(三三)觸發(fā)器觸發(fā)器觸發(fā)器是一個(gè)具有記憶功能的二進(jìn)制信息存儲(chǔ)器件，是構(gòu)成多種觸發(fā)器是一個(gè)具有記憶功能的二進(jìn)制信息存儲(chǔ)器件，是構(gòu)成多種時(shí)序電路的最基本邏輯單元。觸發(fā)器具有兩個(gè)穩(wěn)定狀態(tài)，即時(shí)序電路的最基本邏輯單元。觸發(fā)器具有兩個(gè)穩(wěn)定狀態(tài)，即“0”和和“1”，在一定的外界信號(hào)作用下，可以從一個(gè)穩(wěn)定狀態(tài)翻轉(zhuǎn)到，在一定的外界信號(hào)作用下，可以從一個(gè)穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)定狀態(tài)。另一個(gè)穩(wěn)定狀態(tài)。觸發(fā)器的種類較多，按照電

20、路結(jié)構(gòu)形式的不同，觸發(fā)器可分為基觸發(fā)器的種類較多，按照電路結(jié)構(gòu)形式的不同，觸發(fā)器可分為基本觸發(fā)器、時(shí)鐘觸發(fā)器。其中時(shí)鐘觸發(fā)器有同步觸發(fā)器、主從觸本觸發(fā)器、時(shí)鐘觸發(fā)器。其中時(shí)鐘觸發(fā)器有同步觸發(fā)器、主從觸發(fā)器、邊沿觸發(fā)器。發(fā)器、邊沿觸發(fā)器。根據(jù)邏輯功能的不同，觸發(fā)器可分為根據(jù)邏輯功能的不同，觸發(fā)器可分為RS觸發(fā)器、觸發(fā)器、JK觸發(fā)器、觸發(fā)器、D觸觸發(fā)器、發(fā)器、T觸發(fā)器和觸發(fā)器和T觸發(fā)器。觸發(fā)器。1.基本基本RS觸發(fā)器觸發(fā)器基本基本RS觸發(fā)器是各類觸發(fā)器中最簡單的一種，是構(gòu)成其他觸發(fā)器觸發(fā)器是各類觸發(fā)器中最簡單的一種，是構(gòu)成其他觸發(fā)器的基本單元，電路結(jié)構(gòu)可由與非門組成，也可由或非門組成，以的基本單元

21、，電路結(jié)構(gòu)可由與非門組成，也可由或非門組成，以下將討淪由與非門組成的下將討淪由與非門組成的RS觸發(fā)器。觸發(fā)器。上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)1)電路組成及符號(hào)電路組成及符號(hào) 由與非門及反饋電路構(gòu)成的基本由與非門及反饋電路構(gòu)成的基本RS觸發(fā)器電路如觸發(fā)器電路如圖圖7. 18 ( a )所示，觸發(fā)器的邏輯符號(hào)如所示，觸發(fā)器的邏輯符號(hào)如圖圖7.18 (b)所示，輸入端所示，輸入端有有 ，電路有兩個(gè)互補(bǔ)的輸出端，電路有兩個(gè)互補(bǔ)的輸出端 其中其中Q稱為觸發(fā)稱為觸發(fā)器的狀態(tài)，有器的狀態(tài)，有0, 1兩種穩(wěn)定狀態(tài)，若兩種穩(wěn)定狀態(tài)，若Q=1， 則稱為觸則稱為觸發(fā)器處于發(fā)器處于1態(tài)態(tài)

22、;若若Q=0、 則稱為觸發(fā)器處于則稱為觸發(fā)器處于0態(tài)。觸發(fā)態(tài)。觸發(fā)器的邏輯符號(hào)如器的邏輯符號(hào)如圖圖7.18 (b)所示。所示。上一頁 下一頁返回DDSR 和和Q和和Q0Q 1Q 項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)2)邏輯功能分析邏輯功能分析 不是觸發(fā)器的定義狀態(tài)，此狀態(tài)被不是觸發(fā)器的定義狀態(tài)，此狀態(tài)被稱為不定狀態(tài)。要避免不定狀態(tài)，則對輸入信號(hào)要有約束條稱為不定狀態(tài)。要避免不定狀態(tài)，則對輸入信號(hào)要有約束條件件: 觸發(fā)器的初態(tài)不管是觸發(fā)器的初態(tài)不管是0還是還是1，由于，由于 則則 門的輸出門的輸出 ， 門的輸入全為門的輸入全為1則輸出則輸出Q為為0，觸，觸發(fā)器置發(fā)器置0。 由于由于則則 門

23、的輸出門的輸出Q=1， 門的門的輸出輸出 觸發(fā)器置觸發(fā)器置1。根據(jù)以上的分析，把邏輯關(guān)系列成真值表，這種真值表稱為根據(jù)以上的分析，把邏輯關(guān)系列成真值表，這種真值表稱為觸發(fā)器的特性表觸發(fā)器的特性表(功能表功能表)，如，如表表7. 5所示。所示。1QQ0SRDD 時(shí)，時(shí)，當(dāng)當(dāng)時(shí)時(shí)，當(dāng)當(dāng)1S, 0RDD 0RD 2G1Q 1G時(shí)時(shí)，當(dāng)當(dāng)0S, 1RDD 0SD 1G2G1Q 上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)3)基本基本RS觸發(fā)器的特點(diǎn)觸發(fā)器的特點(diǎn)(1)基本基本RS觸發(fā)器的動(dòng)作特點(diǎn)。觸發(fā)器的動(dòng)作特點(diǎn)。輸入信號(hào)輸入信號(hào) 直接加在與非門的輸入端，在輸入信號(hào)作直接加在與非門的輸入

24、端，在輸入信號(hào)作用的全部時(shí)間內(nèi)，用的全部時(shí)間內(nèi)， 都能直接改變觸發(fā)器的都能直接改變觸發(fā)器的輸出輸出Q和和 狀態(tài)，這就是基本狀態(tài)，這就是基本RS觸發(fā)器的動(dòng)作特點(diǎn)。因此觸發(fā)器的動(dòng)作特點(diǎn)。因此把把 稱為直接復(fù)位端，稱為直接復(fù)位端， 稱為直接置位端。稱為直接置位端。(2)基本基本RS觸發(fā)器的優(yōu)缺點(diǎn)觸發(fā)器的優(yōu)缺點(diǎn)優(yōu)點(diǎn)優(yōu)點(diǎn):電路簡單，是構(gòu)成各種觸發(fā)器的基礎(chǔ)。電路簡單，是構(gòu)成各種觸發(fā)器的基礎(chǔ)。缺點(diǎn)缺點(diǎn):輸出受輸入信號(hào)直接控制，不能定時(shí)控制輸出受輸入信號(hào)直接控制，不能定時(shí)控制;有約束條件。有約束條件。DDSR 和和0S0RDD 或或QDRDS上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)2.同步

25、同步RS觸發(fā)器觸發(fā)器 在數(shù)字系統(tǒng)中，為協(xié)調(diào)各部分的工作狀態(tài)，需要由時(shí)鐘在數(shù)字系統(tǒng)中，為協(xié)調(diào)各部分的工作狀態(tài)，需要由時(shí)鐘CP來控制觸發(fā)器按一定的節(jié)拍同步動(dòng)作，由時(shí)鐘脈沖控制的觸來控制觸發(fā)器按一定的節(jié)拍同步動(dòng)作，由時(shí)鐘脈沖控制的觸發(fā)器稱為時(shí)鐘觸發(fā)器。時(shí)鐘觸發(fā)器又可分為同步觸發(fā)器、主發(fā)器稱為時(shí)鐘觸發(fā)器。時(shí)鐘觸發(fā)器又可分為同步觸發(fā)器、主從觸發(fā)器、邊沿觸發(fā)器。這里主要討淪同步從觸發(fā)器、邊沿觸發(fā)器。這里主要討淪同步RS觸發(fā)器。觸發(fā)器。 1)電路組成和符號(hào)電路組成和符號(hào)同步同步RS觸發(fā)器是在基本觸發(fā)器是在基本RS觸發(fā)器的基礎(chǔ)上增加兩個(gè)控制門觸發(fā)器的基礎(chǔ)上增加兩個(gè)控制門及一個(gè)控制信號(hào)，讓輸入信號(hào)經(jīng)過控制門傳送

26、，如及一個(gè)控制信號(hào)，讓輸入信號(hào)經(jīng)過控制門傳送，如圖圖7. 19所示。所示。上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)門門 組成基本組成基本RS觸發(fā)器，門觸發(fā)器，門 是控制門，是控制門，CP為為控制信號(hào)常稱為時(shí)鐘脈沖信號(hào)或選通脈沖。在控制信號(hào)常稱為時(shí)鐘脈沖信號(hào)或選通脈沖。在圖圖7.19 (b)所示邏輯符號(hào)中，所示邏輯符號(hào)中，CP為鐘控端，控制門為鐘控端，控制門 ，的開通和，的開通和關(guān)閉，關(guān)閉，R, S為信號(hào)輸入端，為信號(hào)輸入端， 為輸出端。為輸出端。2)邏輯功能分析邏輯功能分析CP = 0時(shí)，門時(shí)，門 被封鎖，輸出為被封鎖，輸出為1，不淪輸入信號(hào)，不淪輸入信號(hào)R, S如何變化，

27、觸發(fā)器的狀態(tài)不變。如何變化，觸發(fā)器的狀態(tài)不變。CP =1時(shí)，門時(shí)，門 被打開，輸出由被打開，輸出由R、S決定，觸發(fā)決定，觸發(fā)器的狀態(tài)隨輸入信號(hào)器的狀態(tài)隨輸入信號(hào)R,S的不同而不同。的不同而不同。根據(jù)與非門和基本根據(jù)與非門和基本RS觸發(fā)器的邏輯功能，可列出同步觸發(fā)器的邏輯功能，可列出同步RS觸觸發(fā)器的功能真值表，如發(fā)器的功能真值表，如表表7. 6所示。所示。21G、G43G、G43G、GQQ、43G、G43G、G上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)同步同步RS觸發(fā)器的特性方程為觸發(fā)器的特性方程為3.主從觸發(fā)器主從觸發(fā)器 為了提高觸發(fā)器的可靠性，規(guī)定了每一個(gè)為了提高觸發(fā)器的

28、可靠性，規(guī)定了每一個(gè)CP周期內(nèi)輸出端周期內(nèi)輸出端的狀態(tài)只能動(dòng)作一次，主從觸發(fā)器是建立在同步觸發(fā)器的基的狀態(tài)只能動(dòng)作一次，主從觸發(fā)器是建立在同步觸發(fā)器的基礎(chǔ)上，解決了觸發(fā)器在礎(chǔ)上，解決了觸發(fā)器在CP=1期間內(nèi)，觸發(fā)器的多次翻轉(zhuǎn)的期間內(nèi)，觸發(fā)器的多次翻轉(zhuǎn)的空翻現(xiàn)象?？辗F(xiàn)象。上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí) 1)基本結(jié)構(gòu)基本結(jié)構(gòu)主從觸發(fā)器的基本結(jié)構(gòu)包含有兩個(gè)結(jié)構(gòu)相同的同步觸發(fā)器，主從觸發(fā)器的基本結(jié)構(gòu)包含有兩個(gè)結(jié)構(gòu)相同的同步觸發(fā)器，即主觸發(fā)器和從觸發(fā)器，它們的時(shí)鐘信號(hào)相位相反，框圖見即主觸發(fā)器和從觸發(fā)器，它們的時(shí)鐘信號(hào)相位相反，框圖見圖圖7. 20 (a)，符號(hào)見，符號(hào)見

29、圖圖7. 20 (b) 。 2)特點(diǎn)特點(diǎn)如如圖圖7. 20所示的主從所示的主從RS觸發(fā)器，觸發(fā)器，CP=1期間，主觸發(fā)器接期間，主觸發(fā)器接收輸入信號(hào)收輸入信號(hào);CP = 0期間，主觸發(fā)器保持不變，而從觸發(fā)器期間，主觸發(fā)器保持不變，而從觸發(fā)器接受主觸發(fā)器狀態(tài)。因此，主從觸發(fā)器的狀態(tài)只能在接受主觸發(fā)器狀態(tài)。因此，主從觸發(fā)器的狀態(tài)只能在CP下降下降沿時(shí)刻翻轉(zhuǎn)。這種觸發(fā)方式稱為主從觸發(fā)式，克服了空翻現(xiàn)沿時(shí)刻翻轉(zhuǎn)。這種觸發(fā)方式稱為主從觸發(fā)式，克服了空翻現(xiàn)象。象。上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)4.邊沿觸發(fā)器邊沿觸發(fā)器為了進(jìn)一步提高觸發(fā)器的抗干擾能力和可靠性，希望觸發(fā)器為了進(jìn)一

30、步提高觸發(fā)器的抗干擾能力和可靠性，希望觸發(fā)器的輸出狀態(tài)僅僅取決于的輸出狀態(tài)僅僅取決于CP上沿或下沿時(shí)刻的輸入狀態(tài)，而在上沿或下沿時(shí)刻的輸入狀態(tài)，而在此前和此后的輸入狀態(tài)對觸發(fā)器無任何影響，具有此特性的此前和此后的輸入狀態(tài)對觸發(fā)器無任何影響，具有此特性的觸發(fā)器就是邊沿觸發(fā)器。觸發(fā)器就是邊沿觸發(fā)器。5.觸發(fā)器的轉(zhuǎn)換觸發(fā)器的轉(zhuǎn)換常用的觸發(fā)器按邏輯功能分有常用的觸發(fā)器按邏輯功能分有5種，種，RS觸發(fā)器、觸發(fā)器、JK觸發(fā)器、觸發(fā)器、D觸發(fā)器、觸發(fā)器、T觸發(fā)器和觸發(fā)器和T觸發(fā)器，實(shí)際上沒有形成全部集成電觸發(fā)器，實(shí)際上沒有形成全部集成電路產(chǎn)品，但可通過觸發(fā)器轉(zhuǎn)換的方法，達(dá)到各種觸發(fā)器相互路產(chǎn)品，但可通過觸發(fā)

31、器轉(zhuǎn)換的方法，達(dá)到各種觸發(fā)器相互轉(zhuǎn)換的目的。轉(zhuǎn)換的目的。上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)(1) JK觸發(fā)器轉(zhuǎn)換為觸發(fā)器轉(zhuǎn)換為D觸發(fā)器。觸發(fā)器。JK觸發(fā)器的特性方程變?yōu)椋河|發(fā)器的特性方程變?yōu)椋篔K觸發(fā)器是功能最齊全的觸發(fā)器，把現(xiàn)有觸發(fā)器是功能最齊全的觸發(fā)器，把現(xiàn)有JK觸發(fā)器稍加改觸發(fā)器稍加改動(dòng)便轉(zhuǎn)換為動(dòng)便轉(zhuǎn)換為D觸發(fā)器，將觸發(fā)器，將JK觸發(fā)器的特性方程觸發(fā)器的特性方程:與與D觸發(fā)器的特性方程觸發(fā)器的特性方程:作比較，如果令作比較，如果令J=D， 則則JK觸發(fā)器的特性方程變?yōu)椋河|發(fā)器的特性方程變?yōu)椋?將將JK觸發(fā)器的觸發(fā)器的J端接到端接到D, K端接到端接到 ，就可實(shí)現(xiàn)

32、，就可實(shí)現(xiàn)JK觸發(fā)器觸發(fā)器轉(zhuǎn)變?yōu)檗D(zhuǎn)變?yōu)镈觸發(fā)器，電路如觸發(fā)器，電路如圖圖7. 21所示。所示。上一頁 下一頁返回DK D項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)T觸發(fā)器是具有保持和翻轉(zhuǎn)功能的觸發(fā)器，其特性方程為觸發(fā)器是具有保持和翻轉(zhuǎn)功能的觸發(fā)器，其特性方程為:要把要把JK觸發(fā)器轉(zhuǎn)換為觸發(fā)器轉(zhuǎn)換為T觸發(fā)器，則令觸發(fā)器，則令J=T, K=T，也就是把，也就是把JK觸發(fā)器的觸發(fā)器的J和和K端相連作為端相連作為T輸入端，就可實(shí)現(xiàn)輸入端，就可實(shí)現(xiàn)JK觸發(fā)器觸發(fā)器轉(zhuǎn)變?yōu)檗D(zhuǎn)變?yōu)門觸發(fā)器，電路如觸發(fā)器，電路如圖圖7. 22所示。所示。(2) JK觸發(fā)器轉(zhuǎn)換為觸發(fā)器轉(zhuǎn)換為T觸發(fā)器。觸發(fā)器。T觸發(fā)器是翻轉(zhuǎn)觸發(fā)器

33、，其特性方程為觸發(fā)器是翻轉(zhuǎn)觸發(fā)器，其特性方程為:將將JK觸發(fā)器的觸發(fā)器的J端和端和K端并聯(lián)接到高電平構(gòu)成了端并聯(lián)接到高電平構(gòu)成了T觸發(fā)器，觸發(fā)器，電路如電路如圖圖7. 23所示。所示。上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)(3) D觸發(fā)器轉(zhuǎn)換為觸發(fā)器轉(zhuǎn)換為T觸發(fā)器觸發(fā)器電路如電路如圖圖7. 24所示。所示。比較比較D觸發(fā)器的特性方程觸發(fā)器的特性方程 與與T觸發(fā)器的特性方程觸發(fā)器的特性方程: 只需只需 即可，電路如即可，電路如圖圖7.24所所示。示。6.常用集成觸發(fā)器的產(chǎn)品簡介常用集成觸發(fā)器的產(chǎn)品簡介1)集成集成JK觸發(fā)器觸發(fā)器(1)引腳排列和邏輯符號(hào)。引腳排列和邏輯符號(hào)。

34、上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)常用的集成芯片型號(hào)有常用的集成芯片型號(hào)有74LS112(下降邊沿觸發(fā)的雙下降邊沿觸發(fā)的雙JK觸觸發(fā)器發(fā)器)、C04027(上升沿觸發(fā)的雙上升沿觸發(fā)的雙JK觸發(fā)器觸發(fā)器)和和74LS276四四JK觸發(fā)器觸發(fā)器(共用置共用置1、置、置0端端)等下面介紹的等下面介紹的74LS112雙雙JK觸發(fā)器每片集成芯片包含兩個(gè)具有復(fù)位、置位端的下降沿觸發(fā)器每片集成芯片包含兩個(gè)具有復(fù)位、置位端的下降沿觸發(fā)的觸發(fā)的JK觸發(fā)器，通常用于緩沖觸發(fā)器、計(jì)數(shù)器和移位寄存觸發(fā)器，通常用于緩沖觸發(fā)器、計(jì)數(shù)器和移位寄存器電路中器電路中74LS112雙雙JK觸發(fā)器的引腳排

35、列圖和邏輯符號(hào)如觸發(fā)器的引腳排列圖和邏輯符號(hào)如圖圖7. 25所示。所示。上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí) (2)邏輯功能邏輯功能JK觸發(fā)器是功能最完備的觸發(fā)器，具有保持、置觸發(fā)器是功能最完備的觸發(fā)器，具有保持、置0、置、置1,翻翻轉(zhuǎn)功能轉(zhuǎn)功能表表7. 7為為74LS112雙雙JK觸發(fā)器功能真值表。觸發(fā)器功能真值表。JK觸發(fā)器的特性方程為觸發(fā)器的特性方程為:2)集成集成D觸發(fā)器觸發(fā)器(1)引腳排列和邏輯符號(hào)。引腳排列和邏輯符號(hào)。目前國內(nèi)生產(chǎn)的集成目前國內(nèi)生產(chǎn)的集成D觸發(fā)器主要是維持阻塞型，這種觸發(fā)器主要是維持阻塞型，這種D觸觸發(fā)器都是在時(shí)鐘脈沖的上升沿觸發(fā)翻轉(zhuǎn)。發(fā)器都

36、是在時(shí)鐘脈沖的上升沿觸發(fā)翻轉(zhuǎn)。上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)常用的集成電路有常用的集成電路有74 LS74雙雙D觸發(fā)器、觸發(fā)器、74 LS75四四D觸觸發(fā)器和發(fā)器和74LS76六六D觸發(fā)器等。觸發(fā)器等。74 LS74雙雙D觸發(fā)器的引腳觸發(fā)器的引腳排列圖和邏輯符號(hào)如排列圖和邏輯符號(hào)如圖圖7. 26所示。所示。(2)邏輯功能邏輯功能D觸發(fā)器具有保持、置觸發(fā)器具有保持、置0和置和置1功能。功能。表表7. 8為為74 LS74觸觸發(fā)器功能真值表。發(fā)器功能真值表。D觸發(fā)器特性方程為觸發(fā)器特性方程為:74LS175四四D觸發(fā)器每片集成芯片包含觸發(fā)器每片集成芯片包含4個(gè)上升沿觸

37、發(fā)的個(gè)上升沿觸發(fā)的D觸發(fā)器，其邏輯功能與觸發(fā)器，其邏輯功能與74 LS74一樣，引腳排列圖和邏輯符一樣，引腳排列圖和邏輯符號(hào)如號(hào)如圖圖7. 27所示。所示。 為清零端，低電平有效。為清零端，低電平有效。上一頁 下一頁返回CR項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)例例7. 1如如圖圖7. 28所示，已知所示，已知D觸發(fā)器輸入觸發(fā)器輸入CP , D的波形的波形如如圖圖7. 29所示。試畫出所示。試畫出Q端的波形端的波形(設(shè)初態(tài)設(shè)初態(tài)Q=0)。(四四)計(jì)數(shù)器計(jì)數(shù)器在數(shù)字系統(tǒng)中，經(jīng)常需要對脈沖的個(gè)數(shù)進(jìn)行計(jì)數(shù)，能實(shí)現(xiàn)計(jì)在數(shù)字系統(tǒng)中，經(jīng)常需要對脈沖的個(gè)數(shù)進(jìn)行計(jì)數(shù)，能實(shí)現(xiàn)計(jì)數(shù)功能的電路稱為計(jì)數(shù)器。計(jì)數(shù)器

38、的類型較多，它們都是由數(shù)功能的電路稱為計(jì)數(shù)器。計(jì)數(shù)器的類型較多，它們都是由具有記憶功能的觸發(fā)器作為基本計(jì)數(shù)單元組成，各觸發(fā)器的具有記憶功能的觸發(fā)器作為基本計(jì)數(shù)單元組成，各觸發(fā)器的連接方式不一樣，就構(gòu)成了各種不同類型的計(jì)數(shù)器。連接方式不一樣，就構(gòu)成了各種不同類型的計(jì)數(shù)器。上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)1.二進(jìn)制計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器就是按二進(jìn)制計(jì)數(shù)進(jìn)位規(guī)律進(jìn)行計(jì)數(shù)的計(jì)數(shù)器。二進(jìn)制計(jì)數(shù)器就是按二進(jìn)制計(jì)數(shù)進(jìn)位規(guī)律進(jìn)行計(jì)數(shù)的計(jì)數(shù)器。1)工作原理工作原理若為二進(jìn)制加法計(jì)數(shù)器，其工作波形如若為二進(jìn)制加法計(jì)數(shù)器，其工作波形如圖圖7. 34所示，狀態(tài)所示，狀態(tài)轉(zhuǎn)換如轉(zhuǎn)換如

39、圖圖7. 35所示。所示。若為二進(jìn)制減法計(jì)數(shù)器，其工作波形如若為二進(jìn)制減法計(jì)數(shù)器，其工作波形如圖圖7. 36所示，狀態(tài)所示，狀態(tài)轉(zhuǎn)換如轉(zhuǎn)換如圖圖7. 37所示。所示。上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)2)集成二進(jìn)制計(jì)數(shù)器芯片介紹集成二進(jìn)制計(jì)數(shù)器芯片介紹集成二進(jìn)制計(jì)數(shù)器芯片有許多品種。集成二進(jìn)制計(jì)數(shù)器芯片有許多品種。74LS161是四位同步是四位同步二進(jìn)制加法計(jì)數(shù)器，其引腳排列如二進(jìn)制加法計(jì)數(shù)器，其引腳排列如圖圖7. 38所示。其功能如所示。其功能如表表7. 9所示，可見，所示，可見，74LS161具有上升沿觸發(fā)、異步清零、具有上升沿觸發(fā)、異步清零、并行送數(shù)、計(jì)數(shù)、保持

40、等功能。并行送數(shù)、計(jì)數(shù)、保持等功能。2.十進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器1)工作原理工作原理用二進(jìn)制數(shù)碼表示十進(jìn)制數(shù)的方法，稱為二用二進(jìn)制數(shù)碼表示十進(jìn)制數(shù)的方法，稱為二-十進(jìn)制編碼，簡十進(jìn)制編碼，簡稱稱BCD碼碼8421 BCD碼是最常用也是最簡單的一種十進(jìn)制碼是最常用也是最簡單的一種十進(jìn)制編碼。常用的集成十進(jìn)制計(jì)數(shù)器多數(shù)按編碼。常用的集成十進(jìn)制計(jì)數(shù)器多數(shù)按8421 BCD編碼。狀編碼。狀態(tài)轉(zhuǎn)換圖如態(tài)轉(zhuǎn)換圖如圖圖7. 39所示。所示。上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)2)集成十進(jìn)制計(jì)數(shù)器芯片介紹集成十進(jìn)制計(jì)數(shù)器芯片介紹集成十進(jìn)制計(jì)數(shù)器應(yīng)用較多，以下介紹兩種比較常用的計(jì)數(shù)集成十

41、進(jìn)制計(jì)數(shù)器應(yīng)用較多，以下介紹兩種比較常用的計(jì)數(shù)器。器。(1)同步十進(jìn)制加法計(jì)數(shù)器同步十進(jìn)制加法計(jì)數(shù)器CD4518，主要特點(diǎn)是時(shí)鐘觸發(fā)，主要特點(diǎn)是時(shí)鐘觸發(fā)可用上升沿，也可用下降沿，采用可用上升沿，也可用下降沿，采用8421 BCD編碼。編碼。CD4518的引腳排列圖如的引腳排列圖如圖圖7. 40所示。所示。 CD4518內(nèi)含兩內(nèi)含兩個(gè)功能完全相同的十進(jìn)制計(jì)數(shù)器。每一計(jì)數(shù)器，均有兩時(shí)鐘個(gè)功能完全相同的十進(jìn)制計(jì)數(shù)器。每一計(jì)數(shù)器，均有兩時(shí)鐘輸入端輸入端CP和和EN,若用時(shí)鐘上升沿觸發(fā)，則信號(hào)由若用時(shí)鐘上升沿觸發(fā)，則信號(hào)由CP端輸入，端輸入，同時(shí)將同時(shí)將EN端設(shè)置為高電平端設(shè)置為高電平;若用時(shí)鐘下降沿觸

42、發(fā)，則信號(hào)由若用時(shí)鐘下降沿觸發(fā)，則信號(hào)由EN端輸入，同時(shí)將端輸入，同時(shí)將CP端設(shè)置為低電平。端設(shè)置為低電平。CD4518的的 為為清零信號(hào)輸入端，當(dāng)在該腳加高電平或正脈沖時(shí)，計(jì)數(shù)器各清零信號(hào)輸入端，當(dāng)在該腳加高電平或正脈沖時(shí)，計(jì)數(shù)器各輸出端均為零電平。輸出端均為零電平。CD4518的邏輯功能如的邏輯功能如表表7. 10所示。所示。上一頁 下一頁返回RC項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)(2) 74LS390是雙十進(jìn)制計(jì)數(shù)器，管腳排列如是雙十進(jìn)制計(jì)數(shù)器，管腳排列如圖圖7. 41所所示，內(nèi)部的每一個(gè)十進(jìn)制計(jì)數(shù)器的結(jié)構(gòu)由一個(gè)二進(jìn)制計(jì)數(shù)器示，內(nèi)部的每一個(gè)十進(jìn)制計(jì)數(shù)器的結(jié)構(gòu)由一個(gè)二進(jìn)制計(jì)數(shù)器和一

43、個(gè)五進(jìn)制計(jì)數(shù)器構(gòu)成。和一個(gè)五進(jìn)制計(jì)數(shù)器構(gòu)成。如如表表7.11所示為常用的中規(guī)模集成計(jì)數(shù)器的主要品種。所示為常用的中規(guī)模集成計(jì)數(shù)器的主要品種。3.實(shí)現(xiàn)實(shí)現(xiàn)N進(jìn)制計(jì)數(shù)器的方法進(jìn)制計(jì)數(shù)器的方法 1) NM的情況的情況這時(shí)必須用多片這時(shí)必須用多片M進(jìn)制計(jì)數(shù)器組合起來，才能構(gòu)成進(jìn)制計(jì)數(shù)器組合起來，才能構(gòu)成N進(jìn)制計(jì)進(jìn)制計(jì)數(shù)器。數(shù)器?！纠?. 2】用兩片用兩片74LS161級(jí)聯(lián)成級(jí)聯(lián)成256進(jìn)制同步加法計(jì)數(shù)進(jìn)制同步加法計(jì)數(shù)器，如器，如圖圖7. 44所示。所示。解解:第第1片的工作狀杰榨制端片的工作狀杰榨制端 和和 恒為恒為1使計(jì)數(shù)器始終處使計(jì)數(shù)器始終處在計(jì)數(shù)工作狀態(tài)。以第在計(jì)數(shù)工作狀態(tài)。以第1片的進(jìn)位輸出

44、片的進(jìn)位輸出 作為第作為第2片的片的 或或 輸入，每當(dāng)?shù)谳斎?，每?dāng)?shù)?片計(jì)數(shù)到片計(jì)數(shù)到15 (1111)時(shí)時(shí) 變?yōu)樽優(yōu)?，下個(gè)，下個(gè)脈沖信號(hào)到達(dá)時(shí)第脈沖信號(hào)到達(dá)時(shí)第2片為計(jì)數(shù)工作狀態(tài)，計(jì)入片為計(jì)數(shù)工作狀態(tài)，計(jì)入1，而第，而第1片重片重復(fù)計(jì)數(shù)到復(fù)計(jì)數(shù)到0(0000)，它的，它的 端回到低電平，第端回到低電平，第2片為保持片為保持原狀態(tài)不變。電路能實(shí)現(xiàn)從原狀態(tài)不變。電路能實(shí)現(xiàn)從0000 0000到到1111 1111的的256進(jìn)制計(jì)數(shù)。進(jìn)制計(jì)數(shù)。PETE0CPETE0C0C上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)【例例7. 3】用兩片用兩片74LS161級(jí)聯(lián)成五級(jí)聯(lián)成五i一進(jìn)制

45、計(jì)數(shù)器，如一進(jìn)制計(jì)數(shù)器，如圖圖7. 45所示。所示。 解解:第第1片的工作狀態(tài)控制端片的工作狀態(tài)控制端EP和和ET恒為恒為1，使計(jì)數(shù)器始終處，使計(jì)數(shù)器始終處在計(jì)數(shù)工作狀態(tài)。以第在計(jì)數(shù)工作狀態(tài)。以第1片的進(jìn)位輸出片的進(jìn)位輸出CO作為第作為第2片的片的EP或或ET輸入，當(dāng)?shù)谳斎?，?dāng)?shù)?片計(jì)數(shù)到片計(jì)數(shù)到15(1111)時(shí)，時(shí)，CO變?yōu)樽優(yōu)?，下個(gè)脈，下個(gè)脈沖信號(hào)到達(dá)時(shí)第沖信號(hào)到達(dá)時(shí)第2片為計(jì)數(shù)工作狀態(tài)，計(jì)入片為計(jì)數(shù)工作狀態(tài)，計(jì)入1,而第而第1片計(jì)數(shù)到片計(jì)數(shù)到0(0000)，它的，它的CO端回到低電平，第端回到低電平，第2片為保持原狀態(tài)不變片為保持原狀態(tài)不變因?yàn)槭M(jìn)制數(shù)因?yàn)槭M(jìn)制數(shù)50對應(yīng)的二進(jìn)制數(shù)為

46、對應(yīng)的二進(jìn)制數(shù)為0011 0010,所以當(dāng)?shù)谒援?dāng)?shù)?片片計(jì)數(shù)到計(jì)數(shù)到3（0011）,第第1片計(jì)數(shù)到片計(jì)數(shù)到2（0010）時(shí)，通過與非門）時(shí)，通過與非門控制使第控制使第1片和第片和第2片同時(shí)清零，從而實(shí)現(xiàn)從片同時(shí)清零，從而實(shí)現(xiàn)從0000 0000到到0011 0001的五十進(jìn)制計(jì)數(shù)。在此電路工作中，的五十進(jìn)制計(jì)數(shù)。在此電路工作中，0011 0010狀態(tài)會(huì)瞬間出現(xiàn)，但并不屬于計(jì)數(shù)器的有效狀態(tài)。狀態(tài)會(huì)瞬間出現(xiàn)，但并不屬于計(jì)數(shù)器的有效狀態(tài)。上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí) 【例例7. 4】試用一片雙試用一片雙BCD同步十進(jìn)制加法計(jì)數(shù)器同步十進(jìn)制加法計(jì)數(shù)器CD4518構(gòu)成二

47、十四進(jìn)制計(jì)數(shù)器。構(gòu)成二十四進(jìn)制計(jì)數(shù)器。 解解:CD4518內(nèi)含兩個(gè)功能完全相同的十進(jìn)制計(jì)數(shù)器。每內(nèi)含兩個(gè)功能完全相同的十進(jìn)制計(jì)數(shù)器。每當(dāng)個(gè)位計(jì)數(shù)器計(jì)數(shù)到當(dāng)個(gè)位計(jì)數(shù)器計(jì)數(shù)到9(1001)時(shí)，下個(gè)脈沖信號(hào)到達(dá)，即時(shí)，下個(gè)脈沖信號(hào)到達(dá)，即個(gè)位計(jì)數(shù)器計(jì)數(shù)到個(gè)位計(jì)數(shù)器計(jì)數(shù)到0(0000)時(shí)，十位計(jì)數(shù)器的時(shí)，十位計(jì)數(shù)器的2EN端獲得端獲得一個(gè)脈沖下降沿使十位計(jì)數(shù)器處于計(jì)數(shù)工作狀態(tài)，計(jì)入一個(gè)脈沖下降沿使十位計(jì)數(shù)器處于計(jì)數(shù)工作狀態(tài)，計(jì)入1。當(dāng)十位計(jì)數(shù)器計(jì)數(shù)到當(dāng)十位計(jì)數(shù)器計(jì)數(shù)到2 (0010)，個(gè)位計(jì)數(shù)器計(jì)數(shù)到，個(gè)位計(jì)數(shù)器計(jì)數(shù)到4(0100)時(shí)，通過與門控制使十位計(jì)數(shù)器和個(gè)位計(jì)數(shù)器同時(shí)，通過與門控制使十位計(jì)數(shù)器

48、和個(gè)位計(jì)數(shù)器同時(shí)清零，從而實(shí)現(xiàn)二十四進(jìn)制計(jì)數(shù)，如時(shí)清零，從而實(shí)現(xiàn)二十四進(jìn)制計(jì)數(shù)，如圖圖7. 46所示。所示。上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí) 【例例7. 5】試用一片雙試用一片雙BCD同步十進(jìn)制加法計(jì)數(shù)器同步十進(jìn)制加法計(jì)數(shù)器CD4518構(gòu)成六十進(jìn)制計(jì)數(shù)器，如構(gòu)成六十進(jìn)制計(jì)數(shù)器，如圖圖7. 47所示。所示。 解解:CD4518內(nèi)含兩個(gè)功能完全相同的十進(jìn)制計(jì)數(shù)器。每內(nèi)含兩個(gè)功能完全相同的十進(jìn)制計(jì)數(shù)器。每當(dāng)個(gè)位計(jì)數(shù)器計(jì)數(shù)到當(dāng)個(gè)位計(jì)數(shù)器計(jì)數(shù)到9(1001)時(shí)，下個(gè)脈沖信號(hào)到達(dá)，即時(shí)，下個(gè)脈沖信號(hào)到達(dá)，即個(gè)位計(jì)數(shù)器計(jì)數(shù)到個(gè)位計(jì)數(shù)器計(jì)數(shù)到0(0000)時(shí)，十位計(jì)數(shù)器的時(shí)，十位計(jì)

49、數(shù)器的2EN端獲得端獲得一個(gè)脈沖下降沿使十位計(jì)數(shù)器處于計(jì)數(shù)工作狀態(tài)，計(jì)入一個(gè)脈沖下降沿使十位計(jì)數(shù)器處于計(jì)數(shù)工作狀態(tài)，計(jì)入1。當(dāng)十位計(jì)數(shù)器計(jì)數(shù)到當(dāng)十位計(jì)數(shù)器計(jì)數(shù)到6(0110)時(shí)，通過與門控制使十位計(jì)時(shí)，通過與門控制使十位計(jì)數(shù)器清零，從而實(shí)現(xiàn)六十進(jìn)制計(jì)數(shù)。數(shù)器清零，從而實(shí)現(xiàn)六十進(jìn)制計(jì)數(shù)。上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí) 【例例7. 6】試用一片雙十進(jìn)制計(jì)數(shù)器試用一片雙十進(jìn)制計(jì)數(shù)器74LS390構(gòu)成六十進(jìn)構(gòu)成六十進(jìn)制計(jì)數(shù)器，如制計(jì)數(shù)器，如圖圖7. 48所示。所示。 解解:(1)先將圖中先將圖中1Q0連接連接 連接連接 使使74LS390接成十進(jìn)制計(jì)數(shù)器。接成十進(jìn)制計(jì)數(shù)器

50、。 (2) 每當(dāng)個(gè)位計(jì)數(shù)器計(jì)數(shù)到每當(dāng)個(gè)位計(jì)數(shù)器計(jì)數(shù)到9(1001)時(shí)時(shí)，下個(gè)脈沖信號(hào)到達(dá)，即個(gè)位計(jì)數(shù)器計(jì)數(shù)到，下個(gè)脈沖信號(hào)到達(dá)，即個(gè)位計(jì)數(shù)器計(jì)數(shù)到0(0000)時(shí)，時(shí)，十位計(jì)數(shù)器的十位計(jì)數(shù)器的 端獲得一個(gè)脈沖下降沿使十位計(jì)數(shù)器處端獲得一個(gè)脈沖下降沿使十位計(jì)數(shù)器處于計(jì)數(shù)工作狀態(tài)，計(jì)入于計(jì)數(shù)工作狀態(tài)，計(jì)入1。當(dāng)十位計(jì)數(shù)器計(jì)數(shù)到。當(dāng)十位計(jì)數(shù)器計(jì)數(shù)到6(0110)時(shí)時(shí)，通過與門控制使十位計(jì)數(shù)器清零，從而實(shí)現(xiàn)六十進(jìn)制計(jì)數(shù)，通過與門控制使十位計(jì)數(shù)器清零，從而實(shí)現(xiàn)六十進(jìn)制計(jì)數(shù)。上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)(五五)寄存器寄存器1.數(shù)碼寄存器數(shù)碼寄存器1)電路組成電路組成如如圖圖

51、7. 49所示為由所示為由4個(gè)個(gè)D觸發(fā)器構(gòu)成的四位數(shù)碼寄存器，觸發(fā)器構(gòu)成的四位數(shù)碼寄存器，4個(gè)個(gè)D觸發(fā)器的觸發(fā)輸入端觸發(fā)器的觸發(fā)輸入端 作為數(shù)碼寄存器的并行數(shù)作為數(shù)碼寄存器的并行數(shù)碼輸入端，碼輸入端， 認(rèn)為數(shù)據(jù)輸出端。認(rèn)為數(shù)據(jù)輸出端。4個(gè)時(shí)鐘脈沖端個(gè)時(shí)鐘脈沖端CP連接連接在一起作為送數(shù)脈沖端。在一起作為送數(shù)脈沖端。 端為復(fù)位清端為復(fù)位清“0”端端(在在圖圖7. 49中未畫出中未畫出)。上一頁 下一頁返回30 DD30 QQDR項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)2)工作原理工作原理 根據(jù)根據(jù)D觸發(fā)器的工作原理觸發(fā)器的工作原理:在觸發(fā)脈沖到來后，觸發(fā)器的狀態(tài)在觸發(fā)脈沖到來后，觸發(fā)器的狀態(tài)為

52、為D端的狀態(tài)。寄存器在送數(shù)脈沖端的狀態(tài)。寄存器在送數(shù)脈沖CP的上升沿作用下，將四的上升沿作用下，將四位數(shù)碼位數(shù)碼( )寄存到寄存到4個(gè)個(gè)D觸發(fā)器觸發(fā)器( )中，即觸發(fā)器中，即觸發(fā)器Q端的狀態(tài)與端的狀態(tài)與D端相同。送數(shù)時(shí)，特別要注意的是端相同。送數(shù)時(shí)，特別要注意的是:由于由于CP脈脈沖觸發(fā)是邊沿觸發(fā)，故在送數(shù)脈沖信號(hào)沖觸發(fā)是邊沿觸發(fā)，故在送數(shù)脈沖信號(hào)CP到來之前，必須要到來之前，必須要準(zhǔn)備好輸入的數(shù)碼，以保證寄存器的正常工作。準(zhǔn)備好輸入的數(shù)碼，以保證寄存器的正常工作。30 DD30 QQ上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)2.集成數(shù)碼寄存器集成數(shù)碼寄存器將構(gòu)成寄存器的多個(gè)

53、觸發(fā)器電路和控制邏輯門電路集成在一將構(gòu)成寄存器的多個(gè)觸發(fā)器電路和控制邏輯門電路集成在一個(gè)芯片上，就可以得到集成數(shù)碼寄存器。集成數(shù)碼寄存器種個(gè)芯片上，就可以得到集成數(shù)碼寄存器。集成數(shù)碼寄存器種類較多，常見的有四位寄存器類較多，常見的有四位寄存器74HC175、六位寄存器、六位寄存器74 HC 174和八位寄存器和八位寄存器74HC374等。等。3.移位寄存器移位寄存器1)電路組成電路組成如如圖圖7. 50所示為用所示為用4個(gè)個(gè)D觸發(fā)器組成的單向移位寄存器。其觸發(fā)器組成的單向移位寄存器。其中每個(gè)觸發(fā)器的輸出端中每個(gè)觸發(fā)器的輸出端Q依次接到高一位觸發(fā)器的依次接到高一位觸發(fā)器的D端，只端，只有第一個(gè)觸

54、發(fā)器有第一個(gè)觸發(fā)器 的的D端接收數(shù)據(jù)。端接收數(shù)據(jù)。4個(gè)觸發(fā)器的復(fù)位端個(gè)觸發(fā)器的復(fù)位端 (低電平有效低電平有效)并聯(lián)在一起作為清并聯(lián)在一起作為清“0”復(fù)位端，時(shí)鐘端復(fù)位端，時(shí)鐘端CP并并聯(lián)在一起作為移位脈沖輸入端聯(lián)在一起作為移位脈沖輸入端CP。因此，它是一個(gè)同步時(shí)序。因此，它是一個(gè)同步時(shí)序電路，屬于串行輸入、并行輸出的單向移位型寄存器。電路，屬于串行輸入、并行輸出的單向移位型寄存器。上一頁 下一頁返回0FDR項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)2)工作原理工作原理在移位脈沖在移位脈沖CP(上升沿有效上升沿有效)到來時(shí)，串行輸入數(shù)據(jù)便依次地到來時(shí)，串行輸入數(shù)據(jù)便依次地移入一位因?yàn)槊總€(gè)觸發(fā)器的

55、移入一位因?yàn)槊總€(gè)觸發(fā)器的Q端接到上一位的端接到上一位的D端，所以它端，所以它的狀態(tài)也同時(shí)依次移給高一位觸發(fā)器，這種輸入方式稱為串的狀態(tài)也同時(shí)依次移給高一位觸發(fā)器，這種輸入方式稱為串行輸入。行輸入?？梢酝瑫r(shí)從可以同時(shí)從4個(gè)觸發(fā)器的口端輸出數(shù)據(jù)個(gè)觸發(fā)器的口端輸出數(shù)據(jù)“1011”，這種輸出，這種輸出方式稱為并行輸出。寄存器中的數(shù)碼的移動(dòng)情況如方式稱為并行輸出。寄存器中的數(shù)碼的移動(dòng)情況如表表7. 12所示。所示。 常用的八位串行輸人常用的八位串行輸人/并行輸出的集成移位寄存器有并行輸出的集成移位寄存器有74HC164 , 74HC194等。當(dāng)需要更多位數(shù)的移位寄存器等。當(dāng)需要更多位數(shù)的移位寄存器時(shí)，可

56、以采用多片集成電路連接的方法。時(shí)，可以采用多片集成電路連接的方法。上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)(六六)數(shù)字顯示與譯碼器數(shù)字顯示與譯碼器1.數(shù)碼顯示管數(shù)碼顯示管1)半導(dǎo)體數(shù)碼管半導(dǎo)體數(shù)碼管常見的半導(dǎo)體發(fā)光二極管常見的半導(dǎo)體發(fā)光二極管( LED)是一種能將電信號(hào)轉(zhuǎn)換成光是一種能將電信號(hào)轉(zhuǎn)換成光信號(hào)的結(jié)型電控發(fā)光器。其內(nèi)部結(jié)構(gòu)是由磷砷化稼等半導(dǎo)體信號(hào)的結(jié)型電控發(fā)光器。其內(nèi)部結(jié)構(gòu)是由磷砷化稼等半導(dǎo)體材料組成的材料組成的PN結(jié)。結(jié)。上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)當(dāng)當(dāng)PN結(jié)正向?qū)〞r(shí)，輻射發(fā)光。輻射波長決定了發(fā)光顏色，通常結(jié)正向?qū)〞r(shí)，輻射發(fā)光

57、。輻射波長決定了發(fā)光顏色，通常有紅、綠、橙、黃等顏色。最常見的是紅色。半導(dǎo)體數(shù)碼管是由多有紅、綠、橙、黃等顏色。最常見的是紅色。半導(dǎo)體數(shù)碼管是由多個(gè)半導(dǎo)體發(fā)光二極管封裝而成的，它的每一段筆畫對應(yīng)于一個(gè)半導(dǎo)個(gè)半導(dǎo)體發(fā)光二極管封裝而成的，它的每一段筆畫對應(yīng)于一個(gè)半導(dǎo)體發(fā)光二極管。半導(dǎo)體分段式數(shù)碼管是利用各發(fā)光段的不同組合來體發(fā)光二極管。半導(dǎo)體分段式數(shù)碼管是利用各發(fā)光段的不同組合來顯示不同的數(shù)字的。如七段全亮?xí)r，顯示數(shù)字顯示不同的數(shù)字的。如七段全亮?xí)r，顯示數(shù)字8; b, c, f, g段點(diǎn)亮段點(diǎn)亮?xí)r，顯示時(shí)，顯示4等等如如圖圖7.52 (a)所示為半導(dǎo)體數(shù)碼管的結(jié)構(gòu)示意和引所示為半導(dǎo)體數(shù)碼管的結(jié)構(gòu)示

58、意和引腳圖腳圖。共陽極接法和共陰極接法。例如，共陽極接法和共陰極接法。例如，B S201就是一種七段共陰極半就是一種七段共陰極半導(dǎo)體數(shù)碼管導(dǎo)體數(shù)碼管(還帶有一個(gè)小數(shù)點(diǎn)還帶有一個(gè)小數(shù)點(diǎn)h)，內(nèi)部接線圖如，內(nèi)部接線圖如圖圖7. 52 (b)所所示示;BS204內(nèi)部是共陽極接法，共陽極接法的內(nèi)部接線圖如內(nèi)部是共陽極接法，共陽極接法的內(nèi)部接線圖如圖圖7. 53所示，在實(shí)際使用時(shí)，必須加限流電阻。所示，在實(shí)際使用時(shí)，必須加限流電阻。半導(dǎo)體數(shù)碼管內(nèi)部有兩種接法，即共陽極接法和共陰極接法。半導(dǎo)體數(shù)碼管內(nèi)部有兩種接法，即共陽極接法和共陰極接法。半導(dǎo)體數(shù)碼管的優(yōu)點(diǎn)是工作電壓低半導(dǎo)體數(shù)碼管的優(yōu)點(diǎn)是工作電壓低(1.

59、71.9V)、體積小、可靠高、體積小、可靠高、壽命長、壽命長(大于大于10000h)、響應(yīng)速度快、響應(yīng)速度快(10 ns)、顏色豐富等，缺、顏色豐富等，缺點(diǎn)是耗電量比液晶數(shù)碼管大點(diǎn)是耗電量比液晶數(shù)碼管大.上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)2)液晶數(shù)碼管液晶數(shù)碼管目前，液晶顯示器在汽車儀表中得到了廣泛的使用。液晶顯目前，液晶顯示器在汽車儀表中得到了廣泛的使用。液晶顯示器是示器是“液態(tài)晶體液態(tài)晶體”的簡稱，是一種有機(jī)化合物。在一定溫的簡稱，是一種有機(jī)化合物。在一定溫度范圍內(nèi)，它既具有液體的流動(dòng)性，又具有晶體的某些光學(xué)度范圍內(nèi)，它既具有液體的流動(dòng)性，又具有晶體的某些光學(xué)特征

60、，其透明度和顏色隨電場、光、溫度等外界條件的變化特征，其透明度和顏色隨電場、光、溫度等外界條件的變化而變化。因此，用液晶作顯示器件，便可將上述外界條件的而變化。因此，用液晶作顯示器件，便可將上述外界條件的變化顯示出來。變化顯示出來。2.數(shù)字顯示電路數(shù)字顯示電路數(shù)字顯示電路現(xiàn)在都采用集成器件。數(shù)字顯示電路現(xiàn)在都采用集成器件。圖圖7. 54是一個(gè)計(jì)數(shù)、是一個(gè)計(jì)數(shù)、譯碼和顯示電路圖中，譯碼和顯示電路圖中，CC4518是加法計(jì)數(shù)器是加法計(jì)數(shù)器;CC4511是是十進(jìn)制碼、七段鎖存十進(jìn)制碼、七段鎖存/譯碼譯碼/驅(qū)動(dòng)集成電路，驅(qū)動(dòng)集成電路，上一頁 下一頁返回項(xiàng)目實(shí)施項(xiàng)目實(shí)施 一、理論知識(shí)一、理論知識(shí)它把鎖存