集成電路制造工藝課件(PPT 34頁)

1、東華理工東華理工大學(xué)大學(xué) 彭新村彭新10章 工藝集成集成電路中的隔離集成電路中的隔離1CMOS集成電路的工藝集成集成電路的工藝集成234雙極集成電路的工藝集成雙極集成電路的工藝集成BiCMOS集成電路的工藝集成集成電路的工藝集成天津工業(yè)大學(xué)天津工業(yè)大學(xué)v工藝集成：工藝集成： 運(yùn)用各類工藝形成電路結(jié)構(gòu)的制造過程運(yùn)用各類工藝形成電路結(jié)構(gòu)的制造過程vCMOS集成電路的工藝集成集成電路的工藝集成v雙極型雙極型集成電路的工藝集成集成電路的工藝集成vBiCMOS集成電路的工藝集成集成電路的工藝集成天津工業(yè)大學(xué)天津工業(yè)大學(xué)10.1 集成電路中的隔離v 一一. MOS集成電路中的隔離

2、集成電路中的隔離v 局部場氧化工藝（局部場氧化工藝（Local oxidation of silicon，LOCOS） v 改進(jìn)的改進(jìn)的LOCOS工藝工藝v 淺槽隔離（淺槽隔離（Shallow trench isolation ，STI）MOSFET1MOSFET2寄生的厚氧MOSFETn+n+n+n+SiO2Alp型襯底CMOS自隔離及寄生自隔離及寄生MOS示意圖示意圖天津工業(yè)大學(xué)天津工業(yè)大學(xué)LOCOS工藝流程硅片清洗硅片清洗生長緩沖生長緩沖SiO2層層LPCVD淀積淀積Si3N4涂膠涂膠天津工業(yè)大學(xué)天津工業(yè)大學(xué)LOCOS掩模板掩模板曝光曝光顯影顯影刻蝕刻蝕天津工業(yè)大學(xué)天津工業(yè)大學(xué)去膠去膠隔

3、離注入隔離注入熱氧化熱氧化刻蝕氮化硅刻蝕氮化硅天津工業(yè)大學(xué)天津工業(yè)大學(xué)LOCOS工藝的缺點(diǎn)1. 鳥嘴的形成（鳥嘴的形成（Birds beak）v 由于氧的橫向擴(kuò)散，硅的氧化反應(yīng)是各向同性的由于氧的橫向擴(kuò)散，硅的氧化反應(yīng)是各向同性的v 氧化物在氮化硅下面的生長形成鳥嘴氧化物在氮化硅下面的生長形成鳥嘴v 浪費(fèi)硅片的有效面積浪費(fèi)硅片的有效面積2. 厚的氧化層造成表面凹凸不平，加重臺階覆蓋問題厚的氧化層造成表面凹凸不平，加重臺階覆蓋問題天津工業(yè)大學(xué)天津工業(yè)大學(xué)改進(jìn)的LOCOS工藝v 回刻的回刻的LOCOS工藝工藝v 側(cè)墻掩蔽的隔離工藝側(cè)墻掩蔽的隔離工藝v 多晶硅緩沖層的多晶硅緩沖層的LOCOS工藝（工

4、藝（PBL）天津工業(yè)大學(xué)天津工業(yè)大學(xué)淺槽隔離（STI）STLv 不會(huì)產(chǎn)生鳥嘴不會(huì)產(chǎn)生鳥嘴v 更平坦的表面更平坦的表面v 更多的工藝步驟更多的工藝步驟LOCOSv 工藝相對簡單，便宜，工藝相對簡單，便宜，高產(chǎn)率高產(chǎn)率v 當(dāng)特征尺寸當(dāng)特征尺寸 0.35 um不不再適用再適用天津工業(yè)大學(xué)天津工業(yè)大學(xué)STI工藝流程掩模板掩模板光刻光刻刻蝕形成淺槽刻蝕形成淺槽天津工業(yè)大學(xué)天津工業(yè)大學(xué)STI工藝流程高壓高壓CVD SiO2CMP SiO2至至Si3N4層層CMP去除去除Si3N4天津工業(yè)大學(xué)天津工業(yè)大學(xué)SOI技術(shù)介質(zhì)隔離v 絕緣體上外延硅結(jié)合絕緣體上外延硅結(jié)合STI技術(shù)技術(shù)v 橫向和縱向的完全隔離橫向和縱

5、向的完全隔離v 工藝較復(fù)雜工藝較復(fù)雜天津工業(yè)大學(xué)天津工業(yè)大學(xué)二.雙極型電路中的隔離 pn結(jié)隔離：結(jié)隔離：（形成工作區(qū)光刻出隔離區(qū)離子注入與工作（形成工作區(qū)光刻出隔離區(qū)離子注入與工作區(qū)反型的雜質(zhì)形成區(qū)反型的雜質(zhì)形成pn結(jié)），工藝簡單結(jié)），工藝簡單 缺點(diǎn)：隔離區(qū)較寬，降低集成度缺點(diǎn)：隔離區(qū)較寬，降低集成度 ； 隔離擴(kuò)散引入了大的收集區(qū)襯底和收集區(qū)基區(qū)隔離擴(kuò)散引入了大的收集區(qū)襯底和收集區(qū)基區(qū)電容，不利于電路速度的提高電容，不利于電路速度的提高深槽隔離：深槽隔離： 與淺槽隔離類似與淺槽隔離類似天津工業(yè)大學(xué)天津工業(yè)大學(xué)10.2 CMOS集成電路中的工藝集成MOS集成電路工藝的發(fā)展：集成電路工藝的發(fā)展：

6、v 7080年代，年代，nMOS為為IC主流技術(shù)：主流技術(shù)： 多晶硅柵替代鋁柵，源漏自對準(zhǔn)結(jié)構(gòu)；多晶硅柵替代鋁柵，源漏自對準(zhǔn)結(jié)構(gòu)； 離子注入技術(shù)提高溝道和源漏區(qū)摻雜的控制能力離子注入技術(shù)提高溝道和源漏區(qū)摻雜的控制能力v 80年代之后，年代之后，CMOS工藝成為工藝成為IC主流技術(shù)：主流技術(shù)： 帶側(cè)墻的漏端輕摻雜結(jié)構(gòu)；自對準(zhǔn)硅化物技術(shù)；淺槽帶側(cè)墻的漏端輕摻雜結(jié)構(gòu)；自對準(zhǔn)硅化物技術(shù)；淺槽隔離技術(shù)；氮化二隔離技術(shù)；氮化二 氧化硅柵介質(zhì)材料；暈環(huán)技術(shù)；雙氧化硅柵介質(zhì)材料；暈環(huán)技術(shù)；雙摻雜多晶硅技術(shù)；化學(xué)機(jī)械拋光（摻雜多晶硅技術(shù)；化學(xué)機(jī)械拋光（CMP）；大馬士革）；大馬士革鑲嵌工藝和銅互連技術(shù)鑲嵌工藝和

7、銅互連技術(shù)v 今后發(fā)展趨勢：今后發(fā)展趨勢： 超薄超薄SOI CMOS器件，納米硅器件，雙柵器件等器件，納米硅器件，雙柵器件等天津工業(yè)大學(xué)天津工業(yè)大學(xué)CMOS工藝中的基本模塊及對器件性能的影響CMOS IC中的中的阱阱:v 單阱（單阱（Single Well）v 雙阱（雙阱（Twin Well ）v 自對準(zhǔn)雙阱（自對準(zhǔn)雙阱（Self-aligned Twin Well）v 阱的制備工藝：阱的制備工藝：v 高能離子注入高能離子注入v 高溫退火雜質(zhì)推進(jìn)高溫退火雜質(zhì)推進(jìn)天津工業(yè)大學(xué)天津工業(yè)大學(xué)單阱P阱阱CMOS（靜態(tài)邏輯電路）（靜態(tài)邏輯電路）N阱阱CMOS（動(dòng)態(tài)邏輯電路）（動(dòng)態(tài)邏輯電路）天津工業(yè)大學(xué)天

8、津工業(yè)大學(xué)雙阱v 需要兩塊掩模版需要兩塊掩模版v 更平坦的表面更平坦的表面v 先進(jìn)先進(jìn)CMOS IC工藝中最常用的工藝中最常用的天津工業(yè)大學(xué)天津工業(yè)大學(xué)自對準(zhǔn)雙阱工藝優(yōu)點(diǎn)：優(yōu)點(diǎn)：只需要一塊掩模版，減少工藝只需要一塊掩模版，減少工藝成本成本缺點(diǎn)：缺點(diǎn)：硅片表面不平坦，影響后續(xù)的硅片表面不平坦，影響后續(xù)的介質(zhì)淀積介質(zhì)淀積一般先離子注入形成一般先離子注入形成N N阱，因?yàn)橼澹驗(yàn)镻 P在高溫下的擴(kuò)散比在高溫下的擴(kuò)散比B B慢，避免慢，避免了氧化時(shí)雜質(zhì)的擴(kuò)散了氧化時(shí)雜質(zhì)的擴(kuò)散天津工業(yè)大學(xué)天津工業(yè)大學(xué)CMOS集成電路中的柵電極（Gate）v 普通金屬柵（鋁柵）普通金屬柵（鋁柵）v 多晶硅柵（雙摻雜自對準(zhǔn)

9、多晶硅工藝）多晶硅柵（雙摻雜自對準(zhǔn)多晶硅工藝）v 高高k柵介質(zhì)及金屬柵（鎢柵及柵介質(zhì)及金屬柵（鎢柵及Ta2O5）天津工業(yè)大學(xué)天津工業(yè)大學(xué)高k柵介質(zhì)及金屬柵v 器件尺寸縮?。ㄆ骷叽缈s?。?.1um0.1um），氧化層厚度越來越薄，需要采用），氧化層厚度越來越薄，需要采用高高k k介質(zhì)代替介質(zhì)代替SiOSiO2 2作為柵介質(zhì)層作為柵介質(zhì)層v 保證儲(chǔ)存足夠的電荷來開啟保證儲(chǔ)存足夠的電荷來開啟MOSFETMOSFET，并有效防止隧穿及擊穿，并有效防止隧穿及擊穿v 金屬柵具有更低的電阻率，能有效地提高器件的速度金屬柵具有更低的電阻率，能有效地提高器件的速度v 采用高采用高k k柵介質(zhì)和金屬柵是未來的一

10、個(gè)發(fā)展方向柵介質(zhì)和金屬柵是未來的一個(gè)發(fā)展方向天津工業(yè)大學(xué)天津工業(yè)大學(xué)CMOS集成電路中的源漏結(jié)構(gòu)源漏結(jié)構(gòu)及工藝的發(fā)展：源漏結(jié)構(gòu)及工藝的發(fā)展：v蒸發(fā)或固相擴(kuò)散蒸發(fā)或固相擴(kuò)散v離子注入離子注入v輕摻雜源漏結(jié)構(gòu)輕摻雜源漏結(jié)構(gòu)v源漏擴(kuò)展結(jié)構(gòu)源漏擴(kuò)展結(jié)構(gòu)v暈環(huán)結(jié)構(gòu)暈環(huán)結(jié)構(gòu)天津工業(yè)大學(xué)天津工業(yè)大學(xué)輕摻雜源漏（LDD）結(jié)構(gòu)熱電子效應(yīng)熱電子效應(yīng)LDD結(jié)構(gòu)結(jié)構(gòu)天津工業(yè)大學(xué)天津工業(yè)大學(xué)LDD工藝流程低劑量注入形成輕摻雜層低劑量注入形成輕摻雜層淀積氮化硅層淀積氮化硅層刻蝕氮化硅層形成側(cè)墻刻蝕氮化硅層形成側(cè)墻天津工業(yè)大學(xué)天津工業(yè)大學(xué)高劑量，高能量離子注入形高劑量，高能量離子注入形成重?fù)诫s層成重?fù)诫s層退火驅(qū)進(jìn)形成源漏退

11、火驅(qū)進(jìn)形成源漏天津工業(yè)大學(xué)天津工業(yè)大學(xué)暈環(huán)注入（halo implantation）v 進(jìn)一步降低短溝效應(yīng)，降低源漏區(qū)橫向擴(kuò)散進(jìn)一步降低短溝效應(yīng)，降低源漏區(qū)橫向擴(kuò)散v 提高雜質(zhì)分布梯度以降低源漏串聯(lián)電阻提高雜質(zhì)分布梯度以降低源漏串聯(lián)電阻天津工業(yè)大學(xué)天津工業(yè)大學(xué)自對準(zhǔn)結(jié)構(gòu)和接觸天津工業(yè)大學(xué)天津工業(yè)大學(xué)CMOS IC工藝流程v80年代主流工藝年代主流工藝v90年代主流工藝年代主流工藝v當(dāng)前主流工藝當(dāng)前主流工藝（見課件）（見課件）天津工業(yè)大學(xué)天津工業(yè)大學(xué)10.3 雙極型集成電路的工藝集成平面雙極集成電路工藝：平面雙極集成電路工藝：v 標(biāo)準(zhǔn)埋層雙極晶體管標(biāo)準(zhǔn)埋層雙極晶體管（SBC）v 收集區(qū)擴(kuò)散絕緣雙

12、極收集區(qū)擴(kuò)散絕緣雙極晶體管（晶體管（CDI）v 三擴(kuò)散層雙極晶體管三擴(kuò)散層雙極晶體管（3D）SBC SBC 晶體管的結(jié)構(gòu)晶體管的結(jié)構(gòu)天津工業(yè)大學(xué)天津工業(yè)大學(xué)v SBC雙極集成電路工藝流程雙極集成電路工藝流程（見課件）（見課件）v 先進(jìn)的隔離技術(shù)先進(jìn)的隔離技術(shù)（深槽隔離（深槽隔離DTI代替代替pn結(jié)隔離，減結(jié)隔離，減少隔離面積，增加集成度）少隔離面積，增加集成度）v 多晶硅發(fā)射極多晶硅發(fā)射極（減少發(fā)射區(qū)表面復(fù)合速率，改善晶體（減少發(fā)射區(qū)表面復(fù)合速率，改善晶體管電流增益，縮小器件縱向尺寸）管電流增益，縮小器件縱向尺寸）v 自對準(zhǔn)發(fā)射極和基區(qū)接觸自對準(zhǔn)發(fā)射極和基區(qū)接觸（自對準(zhǔn)，減少光刻，減少（自對準(zhǔn)

13、，減少光刻，減少器件內(nèi)部電極接觸之間的距離）器件內(nèi)部電極接觸之間的距離）天津工業(yè)大學(xué)天津工業(yè)大學(xué)10.4 BiCMOS的工藝集成v 雙極集成電路雙極集成電路優(yōu)點(diǎn)優(yōu)點(diǎn): 高速、驅(qū)動(dòng)能力強(qiáng)，適合高速、驅(qū)動(dòng)能力強(qiáng)，適合于高精度模擬電路于高精度模擬電路v 雙極集成電路雙極集成電路缺點(diǎn)缺點(diǎn)： 功耗高，集成度低功耗高，集成度低v CMOS集成電路集成電路優(yōu)點(diǎn)優(yōu)點(diǎn)： 功耗低，高集成度功耗低，高集成度v CMOS集成電路集成電路缺點(diǎn)缺點(diǎn)： 速度低，驅(qū)動(dòng)能力差速度低，驅(qū)動(dòng)能力差BiCMOS技術(shù)，利用技術(shù)，利用CMOS器件制作高集成度、低功耗部分，利用雙極器器件制作高集成度、低功耗部分，利用雙極器件制作輸入和輸出

14、部分或者高速部分件制作輸入和輸出部分或者高速部分天津工業(yè)大學(xué)天津工業(yè)大學(xué)v以以CMOS工藝為基礎(chǔ)的工藝為基礎(chǔ)的BiCMOS工藝工藝v以標(biāo)準(zhǔn)雙極工藝為基礎(chǔ)的雙阱以標(biāo)準(zhǔn)雙極工藝為基礎(chǔ)的雙阱BiCMOS工藝工藝天津工業(yè)大學(xué)天津工業(yè)大學(xué)小結(jié)vMOS集成電路中的隔離集成電路中的隔離 LOCOS工藝工藝，改進(jìn)的，改進(jìn)的LOCOS工藝，淺槽隔離工藝，淺槽隔離v雙極型集成電路中的隔離雙極型集成電路中的隔離 pn結(jié)隔離，深槽隔離結(jié)隔離，深槽隔離vCMOS集成電路中的基本模塊集成電路中的基本模塊v 阱（單阱、雙阱、阱（單阱、雙阱、自對準(zhǔn)雙阱自對準(zhǔn)雙阱）v 柵電極（柵電極（多晶硅柵多晶硅柵、金屬柵和高、金屬柵和高k柵介質(zhì)層）柵介質(zhì)層）v 源漏結(jié)構(gòu)（源漏結(jié)構(gòu)（輕摻雜源漏結(jié)構(gòu)輕摻雜源漏結(jié)構(gòu)LDD）v 接觸層（接觸層（自對準(zhǔn)硅化物工藝自對準(zhǔn)硅化物工藝）天津工業(yè)大學(xué)天津工業(yè)大學(xué)vCOMS工藝流程工藝流程v 80年代工藝（年代工藝（LOCOS、PSG回流、正膠光刻等）回流、正膠光刻