OrCAD仿真實操訓練

1、Name:鍵入項目名稱,如 swthLocation：點 Browse選擇項目名保存的路徑，如 F:mydesignCreate a New Project Using：工程項目后續(xù)處理功能選擇：nAnalog or Mixed-signal Circuitn 本工程以后將進行數(shù)/模混合仿真nPC Board Wizardn 本工程以后將用來進行印刷版圖設計nProgrammable Logic Wizard 本工程以后將用于可編程器件的設計(在9.2版本已經(jīng)不支持)nSchematic本工程只進行原理圖設計在Create a New Project Using復選框中選擇Analog or

2、Mixed-Signal Circuit單擊“OK”出現(xiàn)”Create PSpice Project”對話窗口選擇”Create a blank proj”，然后點“OK”. 建立一個空項目。放置階層引腳Place partPlace wirePlace net namePlace BusPlace junctionPlace power放置階層放置端口放置分頁圖紙間的接口Place GND繪制無電氣性質(zhì)符號添加文字指示管腳不連接放置總線引出管腳1、建立電路網(wǎng)表(執(zhí)行PSpice/Create Netlist命令)執(zhí)行PSpice/Create Netlist命令現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實

3、驗基本性能分析統(tǒng)計性能分析最壞情況（產(chǎn)品率）分析軟件本身提供的模型庫交互方式建立器件模型網(wǎng)上下載器件模型模擬信號源數(shù)字信號源現(xiàn)代電子技術(shù)實驗Project :建立新項目建立新項目Design:建立新建立新PCB文件文件Labrary:建立新器件庫文件建立新器件庫文件VHDL File:建立新建立新VHDL文件文件Text File:建立新文本文件建立新文本文件Pspice Library:Pspice 器件庫器件庫對于新建的工程，應選擇對于新建的工程，應選擇Project,而后進入而后進入 現(xiàn)代電子技術(shù)實驗Name:項目命名項目命名Analog or Mixed-signal Circuit：

4、本項目進行數(shù)：本項目進行數(shù)/模混合仿真。?；旌戏抡妗C Board Wizard：本項目以后：本項目以后將用來進行印刷版圖設計。將用來進行印刷版圖設計。Programable Logic Wizard：本：本項目以后將用于可編程器件的項目以后將用于可編程器件的設計。設計。Schmetic：本項目只進行原理圖：本項目只進行原理圖繪制。繪制。Location:為項目選擇存放路徑為項目選擇存放路徑。 現(xiàn)代電子技術(shù)實驗單選項要選擇此項單選項要選擇此項現(xiàn)代電子技術(shù)實驗項目管理器項目管理器行為紀錄行為紀錄工具欄工具欄項目名項目名繪圖頁面繪圖頁面現(xiàn)代電子技術(shù)實驗前三個視窗進入前三個視窗進入Capture平

5、臺自動處于打開狀態(tài)，可點擊命令欄的平臺自動處于打開狀態(tài)，可點擊命令欄的Window中相應的子命令使其中任一項激活并處于最前端。中相應的子命令使其中任一項激活并處于最前端。Browse和和Part Edit 需要由需要由Edit窗口命令菜單打開。窗口命令菜單打開。 現(xiàn)代電子技術(shù)實驗放置元件放置元件(PART)放置總線出入口（放置總線出入口（bus entry）防止短路）防止短路放置總線（放置總線（bus）放置電源放置電源(Power, GND)放置層次電路塊（放置層次電路塊（hierarchical block）放置層次電路的接口管腳（放置層次電路的接口管腳（Hierarchical Pin）放

6、置不同原理圖之間接口（放置不同原理圖之間接口（Off-Page Connector）放置普通端口（放置普通端口（PORT）放置網(wǎng)路別名（放置網(wǎng)路別名（net alias）放置導線（放置導線（Wire）放置接點（放置接點（juntion）放置非連接標志（放置非連接標志（No Connect）繪圖工具現(xiàn)代電子技術(shù)實驗（1）選中原理圖編輯窗口，出現(xiàn)工具欄）選中原理圖編輯窗口，出現(xiàn)工具欄（2）放置元件可以有三種方法）放置元件可以有三種方法 A、菜單、菜單 Place Part B、按工具欄上的、按工具欄上的 鍵鍵. C、用熱鍵、用熱鍵 P現(xiàn)代電子技術(shù)實驗器件庫分類：(1).非商品化器件Analog B

7、reakout Source Sourcestm special(2)商品化器件以器件名命名以公司名命名器件及符號：library是器件庫，含器件及符號。 PSpice庫的器件有仿真模型器件庫的路徑：用于仿真的器件要取自用于仿真的器件要取自PSpice文件夾文件夾器件庫路徑：program files/orcad/capture/library/PSpice現(xiàn)代電子技術(shù)實驗不同類型的器件各以不同的字母為代號不同類型的器件各以不同的字母為代號D1120NQ04512U2LM7413274615+-V+V-OUTOS1OS2引腳名引腳名：R31k21三極管：三極管：e、b、c運放：運放：1、2、3

8、、4、5、6、7電阻、電容、二級管：電阻、電容、二級管：1、2Q1MPS3703現(xiàn)代電子技術(shù)實驗當前項目的器件庫們器件庫中的器件選中的器件選中的器件符號選中的器件符號Add Library:增加庫增加庫Remove Library:刪除庫刪除庫Part Search:搜索器件搜索器件現(xiàn)代電子技術(shù)實驗選中器件置于繪圖頁面選中器件置于繪圖頁面1右鍵菜單可翻轉(zhuǎn)、編輯器件屬性、編右鍵菜單可翻轉(zhuǎn)、編輯器件屬性、編輯、輯、copy、paste、delete器件等。器件等。對選中器件按對選中器件按del鍵刪除鍵刪除使用使用Ctrl+C、Ctrl+V把元件從剪切把元件從剪切板復制到當前位置。板復制到當前位置。

9、選中想要復制的元件。按住選中想要復制的元件。按住 Ctrl 鍵，鍵，同時用鼠標左鍵點住選中的元件拖曳到同時用鼠標左鍵點住選中的元件拖曳到需要的位置，即可復制一個元件需要的位置，即可復制一個元件現(xiàn)代電子技術(shù)實驗109時間：S，秒電流：A，安培電壓：V,伏頻率：Hz,赫茲電阻： ，歐姆電容：F,法拉電感：H,亨利功率：W,瓦特現(xiàn)代電子技術(shù)實驗1、用鼠標雙擊元件需要編輯的屬性，激活編輯窗口、用鼠標雙擊元件需要編輯的屬性，激活編輯窗口2、用鼠標雙擊元件本身，激活編輯窗口、用鼠標雙擊元件本身，激活編輯窗口3、在元件上雙擊鼠標左鍵，從彈出的菜單中選擇編、在元件上雙擊鼠標左鍵，從彈出的菜單中選擇編輯屬性輯屬

10、性4、選中元件后，選擇菜單、選中元件后，選擇菜單Edit Properties現(xiàn)代電子技術(shù)實驗1、選中原理圖編輯窗口，出現(xiàn)工具欄、選中原理圖編輯窗口，出現(xiàn)工具欄2、開始放置導線可以有三種方法、開始放置導線可以有三種方法 A、菜單、菜單 PlaceWire C、用熱鍵、用熱鍵 W B、按工具欄上的、按工具欄上的 鍵鍵. 3、在導線起點處，點一下鼠標左鍵后松開、在導線起點處，點一下鼠標左鍵后松開4、導線需要轉(zhuǎn)彎時，可以點一下鼠標左鍵、導線需要轉(zhuǎn)彎時，可以點一下鼠標左鍵5、在導線結(jié)束接點上，點一下數(shù)鼠標左鍵，在點、在導線結(jié)束接點上，點一下數(shù)鼠標左鍵，在點右鍵執(zhí)行右鍵執(zhí)行end wire命令。命令?，F(xiàn)

11、代電子技術(shù)實驗Net name(網(wǎng)絡編號)，任意導線或器件引線都有net name,是電器連接的依據(jù)?，F(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗1、選中原理圖編輯窗口，使工具欄出現(xiàn)2、開始放置節(jié)點可以有三種方法 A、菜單 Place Junction B、按工具欄上的 鍵. C、用熱鍵 J3、在需要節(jié)點的地方，可以點一下鼠標左鍵就可以放置一個節(jié)點?，F(xiàn)代電子技術(shù)實驗V6VACVSFFMV9FM = VAMPL = VOFF = FC = MOD = VEXPVDCV41Vac0VdcV5TD = TF = PW = PER = V1 = TR = V2 = VPWLVSINV8TD1 = V1 = TD2

12、 = TC1 = V2 = TC2 = V30VdcV7FREQ = VAMPL = VOFF = VPLUSE從從source庫中選擇需用的電源庫中選擇需用的電源 （source庫的電源由真正的意義）庫的電源由真正的意義）1.直接接于電路2.用Place net alias連接3.用Place off-page connector 連接4.從CAPSYM庫中取電源符號繪制電路時詳細說明繪制電路時詳細說明 接地（接地（source庫的地有真庫的地有真正的意義）正的意義） 用Place Ground取用接地符號端口連接用端口連接用2、3項項0現(xiàn)代電子技術(shù)實驗1.直接選中相關(guān)項目修改。直接選中相關(guān)

13、項目修改。2.選中后雙擊出現(xiàn)屬性設置框，設置相關(guān)選中后雙擊出現(xiàn)屬性設置框，設置相關(guān)內(nèi)容。內(nèi)容。3.執(zhí)行執(zhí)行Option/Design Template 出現(xiàn)設置框，出現(xiàn)設置框，在在Title Block中輸入中輸入TitleBlock015中任一中任一項，可選中不同的圖紙標題欄。項，可選中不同的圖紙標題欄?，F(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗*.tch技術(shù)檔文件*.gbt光繪文件*.llbPCB 封裝庫文件*.log *.lis記錄說明文件*.tpl板框文件*.sf策略檔文件OrCAD

14、軟件包含的庫現(xiàn)代電子技術(shù)實驗1、*.olb-Capture 專用的圖形符號庫專用的圖形符號庫 只有電氣特性，沒有仿真特性的庫。此類庫沒有相應的*.lib 庫，且器件屬性中沒有PspiceTemplate 屬性。能夠利用PSpice 進行仿真的庫。此類庫有相應的*.lib 庫，且器件屬性中有PspiceTemplate 屬性?，F(xiàn)代電子技術(shù)實驗2、*.lib-PSpice 仿真庫仿真庫 利用Spice 語言對Capture 中的圖形符號進行功能定義與描述，可以編輯。3、*.llb-PCB Layout 器件封裝庫 OrCAD Layout 提供3000 多個國際標準的器件封裝?，F(xiàn)代電子技術(shù)實驗現(xiàn)代

15、電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗 Capture 的環(huán)境參數(shù)包括： 1、系統(tǒng)屬性。 2、設計模板兩大類?，F(xiàn)代電子技術(shù)實驗系統(tǒng)屬性包括(OptionsPreferences)：現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗 系統(tǒng)設計模板參數(shù)包括系統(tǒng)設計模板參數(shù)包括(OptionsDesign Template)：現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗在菜單欄中選擇filenewProject：現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗 在Capture 中，調(diào)用器件非常方便，即使您不清楚器件在庫中的名稱，也可以很容易查找并調(diào)出使用。使用Capture CIS 還可以讓您通過Inte

16、rnet 到Cadence 的數(shù)據(jù)庫（包含1 萬多個器件信息）里查找器件。現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗點擊Place Hierarchical Block，調(diào)出如下對話框：現(xiàn)代電子技術(shù)實驗 放置好階層后，接下來就是放置階層的管腳。放置階層管腳時，必須保證階層被選中。點擊Place Pin，調(diào)出下示對話框：現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗 點擊place text按鈕點擊place text按鈕，系統(tǒng)彈出如下對話框：現(xiàn)代電子技術(shù)實驗 原理圖繪制好之后，接下來就是對電路圖進行DRC 檢測，生成網(wǎng)表及

17、材料清單。下面，我們將逐一討論。 注意：對原理圖進行后續(xù)處理，在Capture 中必須切換到專案管理窗口下，并且選*.DSN文件?，F(xiàn)代電子技術(shù)實驗1、 DRC 檢測(Design Rules Check)點擊按鈕 或(ToolsDesign Rules Check)， 調(diào)出如下設置對話框：現(xiàn)代電子技術(shù)實驗Action：Scope：Check Selection：DRC 只檢查你選擇的部分Check entire design：DRC 檢查整個原理圖 Use instances(preferred)：使用當前屬性（建議）Mode： Check design rules：進行DRC 檢測 Dele

18、te existing DRC marker：刪除DRC 檢測標志現(xiàn)代電子技術(shù)實驗 Create DRC markers for warnings： Check off-page connector connection：檢測分頁圖紙間接口的連接性。在警告的地方放置標志。檢測階層端口的連接性。 Check hierarchical port connection：Report：DRC 檢測的內(nèi)容現(xiàn)代電子技術(shù)實驗Report identical part references：報告同樣的器件序號。Report invalid packaging：報告無效的封裝Report hierarchica

19、l ports and off-page connection：報告階層端口和分頁圖紙間接口的連接Check unconnected net：檢測未連接的網(wǎng)絡?，F(xiàn)代電子技術(shù)實驗Check SDT compatibility：檢測對于SDT 文件的兼容性。Report all net name：報告所有網(wǎng)絡名稱?，F(xiàn)代電子技術(shù)實驗2、 與DRC 檢測相對應的自動排序功能 通常，一名設計者都需要對自己設計的原理圖中的器件編號進行從新排序。Capture 提供自動排序功能，允許你對原理圖重新排序。 點擊 (或ToolsAnnotate)，調(diào)出如下對話框：現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗

20、現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗屬性文件的格式如下(可以用記事本編輯，存為文本文件即可)：Value PCB Footprint74LS00 14DIP30074LS138 16DIP30074LS163 16DIP3008259A 28DIP600現(xiàn)代電子技術(shù)實驗4、生成網(wǎng)絡表對于Capture 來說，生成網(wǎng)絡表是它的另一項特殊功能。在Capture 中，可以生成多種格式的（共39 種），以滿足各種不 同 EDA 軟件的要求。點擊 或ToolsCreate Netlist，調(diào)出如下對話框：現(xiàn)代電子技術(shù)實驗在對話框中選擇您需要的EDA 軟件格式，

21、點擊確定即可生成相應的網(wǎng)絡表。現(xiàn)代電子技術(shù)實驗5、生成材料清單對于原理圖來說，最后的一個步驟應該是產(chǎn)生材料清單。點擊 或ToolsCross Reference，產(chǎn)生交互參考報表，調(diào)出如下對話框：現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗Sort output by part value, then by reference：先報告Value 后報告reference，并按value 排序 Sort output by reference designator, then by value：先報告reference 后報告Value，并按reference 排序Report the X and Y co

22、ordinates of all parts：報告器件的X、Y 坐標Report unused parts in multiple part packages：報告一個封裝里沒有使用的器件現(xiàn)代電子技術(shù)實驗點擊 或ToolsBill of Materials產(chǎn)生材料清單，彈出如下對話框：現(xiàn)代電子技術(shù)實驗Line Item Definition：定義材料清單的內(nèi)容 Place each part entry on a separate：材料清單中每個器件信息占一行Include File：在材料清單中是否加入其他文件現(xiàn)代電子技術(shù)實驗6、建立器件圖形符號庫用戶另一個關(guān)心的問題是有關(guān)圖形符號庫的新建問

23、題。新建圖形符號，先新建圖形符號庫， 在菜單中選擇Filenewlibrary，然后在專案管理視窗中選中庫，點擊右鍵，選擇New part，即可?，F(xiàn)代電子技術(shù)實驗器件的名稱器件在原理圖中編號的首字母器件相對應的封裝一個器件封裝中包含多少個器件封裝中的器件都一樣封裝中的器件不一樣以字母區(qū)別封裝中的多個器件以數(shù)字區(qū)別封裝中的多個器件現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗數(shù)據(jù)庫中的表表中的器件現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗一直到導出網(wǎng)標為止,最終完全掌握Capture。現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子

24、技術(shù)實驗現(xiàn)代電子技術(shù)實驗Analog or Mixed-signal Circuit 本項目以后將進行數(shù)/?；旌戏抡鍼C Board Wizard 本項目以后將用來進行印刷版圖設計Programmable Logic Wizard 本項目以后將用于可編程器件的設計(在9.2版本已經(jīng)不支持)Schematic:本項目只進行原理圖設計Location：項目存儲路徑在菜單欄中選擇filenewProject：Capture的Project是用來管理相關(guān)文件及屬性的。新建Project的同時，Capture會自動創(chuàng)建相關(guān)的文件，如DSN、OPJ文件等，根據(jù)創(chuàng)建的Project類型的不同，生成的文件也不

25、盡相同。根據(jù)不同后續(xù)處理的要求，新建Project時必須選擇相應的類型。Capture支持四種不同的Project類型。現(xiàn)代電子技術(shù)實驗雙擊現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗系統(tǒng)控制菜單標題欄工具欄菜單欄工作區(qū)狀態(tài)欄記錄窗口現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗Place partPlace wirePlace net namePlace BusPlace junctionPlace power放

26、置階層放置端口放置分頁圖紙間的接口Place gnd放置階層引腳繪制無電氣性質(zhì)符號添加文字指示管腳不連接放置總線引出管腳繪圖工具欄功能介紹進入Schematic窗口，則在窗口右邊會出現(xiàn)下圖的工具欄：現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗part現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗3、Design Cache庫：是在繪制原理圖的過程 中自動形成的，用于存放當前電路圖繪制中采用的各種元器件符號，包括使用后已刪除的。4、CAPSYM庫：主要用于存放繪制Power, Ground, Off-Page Connector, Hierarchical Port, Ti

27、tle Block的元器件符號。注：如果要進行電路模擬，電路圖使用的元器件符號必需從Capture/Library/PSpice子目錄下的元器件符號庫中調(diào)用。現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗在放置元件的狀態(tài)下，單擊右鍵，彈出如下的選項如果中器件放置過程中需要調(diào)整器件的方向，可以單擊鼠標右鍵選擇菜單操作完成。結(jié)束取放操作水平翻轉(zhuǎn)垂直翻轉(zhuǎn)逆時針旋轉(zhuǎn)90度編輯元器件屬性放大視窗縮小視窗跳到指定位置現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗Power現(xiàn)代電子技術(shù)實驗果要用其它的接地符號，必須將其名稱改為0.現(xiàn)代電子技術(shù)實驗ground現(xiàn)代電子技術(shù)實驗數(shù)字邏輯0和1、地接地符號電壓

28、符號不用于pspice仿真的電路現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗值現(xiàn)代電子技術(shù)實驗根據(jù)電路設計的需要放置器件在合理的位置現(xiàn)代電子技術(shù)實驗junction，把鼠標移動到交叉點并點擊左鍵即可。在繪制過程中，按住shift鍵，可繪制任意角度的線?，F(xiàn)代電子技術(shù)實驗線與連線之間必須通過總線引入線連接。現(xiàn)代電子技術(shù)實驗2.3.6 元器件屬性編輯元器件屬性參數(shù)：固有屬性和用戶自定義屬性參數(shù)名和參數(shù)值元器件屬性參數(shù)修改的主要兩個方法：屬性參數(shù)編輯器屬性參數(shù)修改對話框現(xiàn)代電子技術(shù)實驗選中一個或多個元件，單擊鼠標右鍵選擇Edit Properties或選擇Edit/Properties命令或雙擊待修改的元器件對元

29、件屬性進行編輯。在編輯對話框中有7張標簽，單擊“Part”標簽，再用鼠標單擊要編輯的“Reference”和“Value”列下的相應表格進行編輯元件的參考名稱元件的取值屬性參數(shù)編輯器修改屬性事先要選中某一個參數(shù)項現(xiàn)代電子技術(shù)實驗此外此外，也可以直接對要編輯的屬性進行雙擊，在彈出的對話框?qū)傩赃M行編輯屬性參數(shù)修改對話框現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗元器件常用修改屬性：元器件常用修改屬性：基本無源元件（R, C等）：Value, Reference商品化半導體器件（Q等）：Reference數(shù)字邏輯器件：Part Reference, Reference, Designator現(xiàn)代電子技術(shù)實驗現(xiàn)

30、代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗總線的引出線不必定義網(wǎng)絡別名現(xiàn)代電子技術(shù)實驗字說明等、修改電路圖、電路圖的處理和結(jié)果輸出現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗在已有電路基礎上創(chuàng)建單擊OK, 就會出現(xiàn)項目管理窗口。在File標簽中，有Design Resources（設計資源）項目名.dsn SCHEMATIC1PAGE1，雙擊PAGE1，電路圖繪制窗口就出現(xiàn)了。現(xiàn)代電子技術(shù)實驗雙擊現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗系統(tǒng)屬性設置(Options-Preferences)：系統(tǒng)顏色設置設置柵格的顯示模式設置放大與

31、縮小的倍數(shù) 繪制時的選擇設置一些雜項的設置,如線寬等有關(guān)文本編輯的一些項目設置板級仿真的設置現(xiàn)代電子技術(shù)實驗系統(tǒng)設計模板參數(shù)設置(OptionsDesign Template)：字體的設置標題欄的設置設置圖紙的大小圖紙邊框的設定與顯示 設置階層的屬性 與SDT文件兼容性的設置 現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)

32、代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗根層電路圖子層電路圖：繪制子電路圖繪制層次方塊放置層次管腳連接層次方塊放置層次端口現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗階層模塊在原理圖上的編號階層模塊的類型：Schematic ViewVHDLEDIFProjectPspice ModelPspice Stimulus階層模塊包含的原理圖名稱階層模塊包含的原理圖的文件名即存儲路徑現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗Scalar 表示一般電信號Bus 表示總線信號，這時name項必須符合總線信號名稱，如總線名m.n3 State 將該I/O端點設定為三態(tài)管腳B

33、idirectional 雙向管腳Input 輸入管腳Open Collector 集電極輸出管腳Open Emitter 發(fā)射極輸出管腳Output 輸出管腳Passive無方向，無源管腳Power 電源管腳現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗填入端口名稱現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗30現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗常會有很多張的繪圖頁。這時我們往往回實用模塊化和層次化的電路設計概念來處理并解決問題?，F(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗注意：放置階層管腳時，必須選定子

34、電路的方框圖GND 、Vcc、Vee為PowerVi 、AMP2的Vo1為inputVo2、AMP1的Vo1為output現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗制元器件狀態(tài)現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)

35、代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗點擊“確定”按鈕現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技

36、術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗繪制電路圖繪制電路圖（CAPTURE）進行電路混合仿真進行電路混合仿真（PSPICE A/D）VHDL仿真仿真（EXPRESS）編寫編寫VHDL（EXPRESS）設計電路板設計電路板（LAYOU

37、T）現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗數(shù)?；旌戏抡骖愋偷腸apture視窗其他類型的capture視窗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗source 庫的VDCAnalog 庫的Rdiode庫的IN5225現(xiàn)代電子技術(shù)實驗請看演示請看演示現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗定位光標在下一個采樣點啟動光標定位光標在下一個波峰定位光標在下一個波谷定位光標在最大值定位光標在下一個斜率最大值定位光標在下一個數(shù)字轉(zhuǎn)折點定位光標在上一個數(shù)字轉(zhuǎn)折點定位光標在最小值標注光標位置的坐標X軸取對數(shù)坐標Y軸取對數(shù)坐標FFT變換添加觀測信號添加文本顯示采樣點添加復合觀測信號現(xiàn)代

38、電子技術(shù)實驗source 庫的VAC其它元件來自analog 庫現(xiàn)代電子技術(shù)實驗請看演示請看演示.現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗HzVHzA現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗1、分析類型選擇 AC SWEEP/NOISE2、設置中選擇 Gernal Settings3、AC 掃描類型選擇 以十為底的對數(shù) 起始頻率設為 10K 結(jié)束頻率設為 10G 每單位取樣點數(shù)設為104、Noise Analysis 中選使能 輸出端為 ：V(OUT2) 參考電源為：V1 噪聲報告間隔為：30 現(xiàn)代電子技術(shù)實驗ZHV2ZHV2ZHV現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗SOURCE庫VSINBIPO

39、LAR庫40235現(xiàn)代電子技術(shù)實驗1、分析類型 選中Bias Point2、設置中 選中General Setting3、是否包含詳細信息 （針對每一個器件）4、是否進行靈敏度 分析（需要填寫分 析誰的靈敏度）5、是否計算小信號直流增益（即進行傳輸特性分析） 需要填寫輸入輸出點現(xiàn)代電子技術(shù)實驗靈敏度介紹靈敏度介紹元件靈敏度元件靈敏度S(T,X) 是指電路特性參數(shù)T對元器件X的值絕對變化的靈敏度（即元件X取值的變化對電路參數(shù)T的影響量）。數(shù)學表示為例：相對靈敏度相對靈敏度Sn 是指電路特性參數(shù)T對元器件X的值相對變化為1%情況下的靈敏度。仿真后可以在輸出文件中看到分析的結(jié)果（Pspice A/D

40、環(huán)境中菜單viewoutput file)XTXTS),(100XSSn0V110VdcR16koutoutR24k)()()()(),()()(0)(),(211121212112212122212121211212111RRRVRRRVRRVRRRRVRVRVSRRRVRRRVRRRRVRVRVSoutoutoutout；現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗source 庫的VSIN現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗請看演示請看演示.現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗屬性名代表的意思默認單位V1 或 I1初始值V 或 AV2 或 I2脈動值V 或 ATD初始延遲時間STR上升延時間STF下降延時間

41、SPW脈沖的寬度時間SPER周期S例子：以VPULSE為例 設置V1=0，V2=2V，TD=2ms, TR=1ms, TF=2ms,PW=4ms,PER=10ms;則VPULSE的波形為：現(xiàn)代電子技術(shù)實驗屬性名代表的意思默認單位VOFF或IOFF直流偏移量V或AVAMPL或IAMPL 振幅V或AFREP頻率HzTD延遲時間SDF阻尼系數(shù)1/SPHASE相位延遲度例子：以VSIN為例 設置VOFF=1V，frep=1meg VAMPL=2V， TD=1us, DF=100K,PHASE=0;則VSIN的波形為：現(xiàn)代電子技術(shù)實驗屬性名代表的意思默認單位V1 或I1初始值V 或AV2 或I2脈動值V

42、 或ATD1起始延遲時間STC1上升時間常數(shù)()STD2持續(xù)延遲時間STC2下降時間常數(shù)()S例子：以VEXP為例 設置V1=0V，V2=2V， TD1=1us, TC1=0.2us,TD2=5us,TC2=0.5us 波形為：/tey現(xiàn)代電子技術(shù)實驗屬性名代表的意思默認單位T1第一個樣點的時間SV1第一個樣點的取值V 或 AT2第二個樣點的時間SV2第二個樣點的取值V 或 AT3第三個樣點的時間SV3第三個樣點的取值V 或 ATn第 n 個樣點的時間SVn第 n 個樣點的取值V 或 A分段線形波通過給出的樣點值分段線形波通過給出的樣點值,采用插值的方法勾畫出整個脈沖采用插值的方法勾畫出整個脈

43、沖例子：以VPWL為例設置 T1=0,V1=0V; T2=2us,V2=1V; T3=3us,V3=4V; T4=6us,V2=0V;現(xiàn)代電子技術(shù)實驗屬性名代表的意思默認單位TSF時間基準值SVSF 或 ISF電壓或電流基準值V 或 AFIRST NPAIRS第一個轉(zhuǎn)折點的坐標對(TSF,ISF)SECOND NPAIRS第二個轉(zhuǎn)折點的坐標對(TSF,ISF)THIRD NPAIRS第三個轉(zhuǎn)折點的坐標對(TSF,ISF)REPEAT VALUE重復次數(shù)次數(shù)例子：例子：以VPWL_ENH為例 TSF=1us, VSF=1V; FIRST NPAIRS=(0,-5) SECOND NPAIRS=(

44、1,5) THIRD NPAIRS=(2,-5) REPEAT VALUE=2現(xiàn)代電子技術(shù)實驗屬性名代表的意思默認單位VOFF或 IOFF直流偏移量V 或AVAMPL或IAMPL振幅V 或AFC載波頻率HzMOD調(diào)制指數(shù)無FM調(diào)制信號頻率HzValue =Voff +Vampl * sin(2* Fc * t + Mod*sin(2* Fm * t) )例子：例子：以以VSFFM為例為例Voff=1v,Vampl=5vFc=2k,Fm=300HzMod=5波形如下波形如下:現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗1、分析類型選擇 DC SWEEP2、設置中首先選中 Primary Sw

45、eep A、掃描變量選擇電壓源 電壓源的名字為V1 B、掃描類型選擇線性 開始為 0V 結(jié)束為 5V 增量為 0.1V現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗結(jié)果如下：結(jié)果如下：現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗現(xiàn)代電子技術(shù)實驗2-1、分析類型選擇 AC Sweep/Noise2-2、設置中首先選中 General Setting2-3、掃描類型選擇 以十為底對數(shù) 開始為 1Hz 結(jié)束為 10MEG 增量為 10Hz 以上設置相當于以上設置相當于普通的交流分析設置普通的交流分析設置現(xiàn)代電子技術(shù)實驗2-4、設置中再選中 Parametric Sweep A、掃描變量選擇 Global parameter B、參數(shù)名設為R