合工大S12X單片機(jī)原理2

1、單片機(jī)原理Microcontrollers Principles MC9S12單片機(jī)原理及嵌入式應(yīng)用開(kāi)發(fā)技術(shù)6/21/2022 2.S12XS單片機(jī)的內(nèi)部結(jié)構(gòu)分析2.4 并行I/O口 MC9S12XS單片機(jī)有11個(gè)并行I/O端口，包括A、B、E、K、T、S、M、P、H、J和AD。其中A、B和K作為通用I/O口，其他端口除了作為通用I/O口外，還具有復(fù)用功能。2.S12XS單片機(jī)的內(nèi)部結(jié)構(gòu)分析2.4 并行I/O口I/O口的一般特性：1.I/O是和外部接口的最基本的手段是和外部接口的最基本的手段2.通常在微控制器中通常在微控制器中a)將將8個(gè)個(gè)I/O口合成一組口合成一組b)I/O通常是雙向的通常是

2、雙向的（部分管腳是單向的）（部分管腳是單向的）c)I/O引腳通常還和其他外設(shè)引腳復(fù)用引腳通常還和其他外設(shè)引腳復(fù)用3.I/O的相關(guān)寄存器的相關(guān)寄存器a)端口方向寄存器端口方向寄存器 (比如比如DDR)b)端口數(shù)據(jù)寄存器端口數(shù)據(jù)寄存器 (比如比如PT)c)端口狀態(tài)寄存器端口狀態(tài)寄存器 (比如比如PTI)d)端口設(shè)定寄存器端口設(shè)定寄存器 (如如key wakeup, pull-up )2.S12XS單片機(jī)的內(nèi)部結(jié)構(gòu)分析2.4 并行I/O口I/O口的結(jié)構(gòu)示意圖配置成輸出配置成輸入2.S12XS單片機(jī)的內(nèi)部結(jié)構(gòu)分析2.4 并行I/O口I/O口寄存器配置的示意圖2.S12XS單片機(jī)的內(nèi)部結(jié)構(gòu)分析2.4 并

3、行I/O口pA、B、E和和K口口1.數(shù)據(jù)方向寄存器（以A端口為例）1=輸出 0=輸入2.數(shù)據(jù)寄存器（以A端口為例）3.上拉控制寄存器(PUCR) 1=上拉電阻使能 0=上拉電阻未被使能4.低功耗驅(qū)動(dòng)寄存器(RDRIV)1=輸出引腳功耗為正常值的1/5 0=輸出引腳功耗為正常值2.S12XS單片機(jī)的內(nèi)部結(jié)構(gòu)分析2.4 并行I/O口pA、B、E和和K口口A、B、E和K口寄存器的地址2.S12XS單片機(jī)的內(nèi)部結(jié)構(gòu)分析2.4 并行I/O口pT、S、M、P、H和和J口口1.數(shù)據(jù)方向寄存器2.數(shù)據(jù)寄存器定義為輸入時(shí)，讀該寄存器，讀出的是該寄存器的值，而不是對(duì)應(yīng)引腳的電平（注意，這點(diǎn)定義為輸入時(shí)，讀該寄存器

4、，讀出的是該寄存器的值，而不是對(duì)應(yīng)引腳的電平（注意，這點(diǎn)與與A A口不同?？诓煌?.輸入寄存器只讀寄存器，當(dāng)數(shù)據(jù)方向寄存器定義為輸入時(shí)，讀出的值為對(duì)應(yīng)引腳的電平；當(dāng)引腳作為輸只讀寄存器，當(dāng)數(shù)據(jù)方向寄存器定義為輸入時(shí)，讀出的值為對(duì)應(yīng)引腳的電平；當(dāng)引腳作為輸出時(shí)，出時(shí)，該寄存器監(jiān)視對(duì)應(yīng)引腳是否負(fù)荷超載或電路短路，若是，則置該寄存器監(jiān)視對(duì)應(yīng)引腳是否負(fù)荷超載或電路短路，若是，則置1 1；否則；否則為為0.0.4.低功耗驅(qū)動(dòng)寄存器5.上拉或下拉使能寄存器6.上拉或下拉選擇寄存器 1=選擇下拉電阻 0=選擇上拉電阻2.S12XS單片機(jī)的內(nèi)部結(jié)構(gòu)分析2.4 并行I/O口pAD口口AD口除了作為AD轉(zhuǎn)換模塊

5、的模擬量輸入口和外界觸發(fā)脈沖的輸人口外，也可作為普通輸入口。AD口中沒(méi)有數(shù)據(jù)方向寄存器，所以AD口只能作為輸入口，而不能作為輸出口。p端口的復(fù)用功能端口的復(fù)用功能a)a)T T口還具有接收輸入捕捉功能，每個(gè)引腳作為一個(gè)輸入捕捉端口。在系統(tǒng)復(fù)位時(shí)，引腳置位為高口還具有接收輸入捕捉功能，每個(gè)引腳作為一個(gè)輸入捕捉端口。在系統(tǒng)復(fù)位時(shí)，引腳置位為高阻態(tài)。阻態(tài)。b)b)S S口還與口還與SCISCI模塊和模塊和SPISPI模塊關(guān)聯(lián)作為通信接口。在系統(tǒng)復(fù)位時(shí)，引腳置位為帶上拉電阻的輸入狀模塊關(guān)聯(lián)作為通信接口。在系統(tǒng)復(fù)位時(shí)，引腳置位為帶上拉電阻的輸入狀態(tài)。態(tài)。c)c)M M口還與口還與ByteFlightBy

6、teFlight模塊、模塊、BDLC(J1850)BDLC(J1850)模塊、模塊、CANCAN模塊和模塊和SPISPI關(guān)聯(lián)作為通信接口關(guān)聯(lián)作為通信接口。在系統(tǒng)復(fù)位時(shí)，在系統(tǒng)復(fù)位時(shí)，引腳置位為高阻態(tài)。引腳置位為高阻態(tài)。d)d)P P口還與口還與PWMPWM模塊和模塊和SPISPI模塊關(guān)聯(lián)作為通信接口模塊關(guān)聯(lián)作為通信接口。另外，當(dāng)另外，當(dāng)P P口作為輸入口作為輸入/ /輸出端口時(shí)，還提供中斷輸出端口時(shí)，還提供中斷功能。在系統(tǒng)復(fù)位時(shí)，引腳置位為高阻態(tài)輸入。功能。在系統(tǒng)復(fù)位時(shí)，引腳置位為高阻態(tài)輸入。e)e)H H口與口與SPISPI模塊關(guān)聯(lián)作為通信接口，即模塊關(guān)聯(lián)作為通信接口，即P P。在系統(tǒng)復(fù)位時(shí)

7、，引腳置位為高阻態(tài)輸入。在系統(tǒng)復(fù)位時(shí)，引腳置位為高阻態(tài)輸入。f)f)J J口還與口還與CANCAN模塊和模塊和I2CI2C模塊關(guān)聯(lián)作為通信接口。另外，當(dāng)模塊關(guān)聯(lián)作為通信接口。另外，當(dāng)J J口作為輸入口作為輸入/ /輸出端口時(shí)，還提供中斷輸出端口時(shí)，還提供中斷功能。在在系統(tǒng)復(fù)位時(shí)，引腳置位為帶上拉電阻的輸入狀態(tài)功能。在在系統(tǒng)復(fù)位時(shí)，引腳置位為帶上拉電阻的輸入狀態(tài)。2.S12XS單片機(jī)的內(nèi)部結(jié)構(gòu)分析2.5 時(shí)鐘與復(fù)位模塊（Clocks and Reset Generator）2.S12XS單片機(jī)的內(nèi)部結(jié)構(gòu)分析2.5 時(shí)鐘與復(fù)位模塊（Clocks and Reset Generator）2.S12X

8、S單片機(jī)的內(nèi)部結(jié)構(gòu)分析2.5 時(shí)鐘與復(fù)位模塊（Clocks and Reset Generator）時(shí)鐘模塊1. 時(shí)鐘分頻寄存器(REFDV) 用于設(shè)定內(nèi)部鎖相環(huán)電路時(shí)鐘分頻系數(shù)。鎖相環(huán)參考時(shí)鐘晶振時(shí)鐘具體參見(jiàn)芯片參考手冊(cè)具體參見(jiàn)芯片參考手冊(cè) MC9S12XS256RMV1.PDF2.S12XS單片機(jī)的內(nèi)部結(jié)構(gòu)分析2.5 時(shí)鐘與復(fù)位模塊（Clocks and Reset Generator）時(shí)鐘模塊2. 時(shí)鐘合成寄存器(SYNR)鎖相環(huán)時(shí)鐘頻率晶振時(shí)鐘頻率鎖相環(huán)中壓控振蕩器振蕩頻率單片機(jī)內(nèi)部總線時(shí)鐘頻率2.S12XS單片機(jī)的內(nèi)部結(jié)構(gòu)分析2.5 時(shí)鐘與復(fù)位模塊（Clocks and Reset

9、Generator）時(shí)鐘模塊3. CRG時(shí)鐘后分頻寄存器(POSTDIV)2.S12XS單片機(jī)的內(nèi)部結(jié)構(gòu)分析2.5 時(shí)鐘與復(fù)位模塊（Clocks and Reset Generator）時(shí)鐘模塊4. CRG標(biāo)志寄存器(CRGFLG)1) RTIF：實(shí)時(shí)中斷標(biāo)志位。 2) PORF：上電復(fù)位標(biāo)志位。3) LVRF：低電壓復(fù)位標(biāo)志位。 4) LOCKIF：內(nèi)部鎖相環(huán)鎖定中斷標(biāo)志位。5) LOCK：鎖定狀態(tài)位。 6) ILAF：非法地址復(fù)位標(biāo)志位。7) SCMIF：自時(shí)鐘模式中斷標(biāo)志位。 8) SCM：自時(shí)鐘模式狀態(tài)位，只讀。2.S12XS單片機(jī)的內(nèi)部結(jié)構(gòu)分析2.5 時(shí)鐘與復(fù)位模塊（Clocks a

10、nd Reset Generator）時(shí)鐘模塊5. CRG時(shí)鐘選擇寄存器(CLKSEL)1) PLLSEL:1) PLLSEL:鎖相環(huán)選擇位。置鎖相環(huán)選擇位。置1 1，PLLCLKPLLCLK為系統(tǒng)時(shí)鐘源；清為系統(tǒng)時(shí)鐘源；清O O，選擇，選擇OSCCLKOSCCLK為系統(tǒng)時(shí)鐘源；為系統(tǒng)時(shí)鐘源；2) PSTP：偽停止位。該位控制在停止模式下晶振源的功能。置l，表示在停止模式下晶振繼續(xù)運(yùn)行；3) XCLKS：振蕩器配置狀態(tài)位。4) PLLWAI:等待模式PLL停止位。置1，PLL在待機(jī)模式時(shí)繼續(xù)運(yùn)行；清0，PLL在待機(jī)時(shí)停止；5) RTIWAI：等待模式RTI停止位；置1，只要進(jìn)入等待模式RTI就

11、停止工作并將RTI的分頻器清零；6) COPWAI:等待模式COP停止位。2.S12XS單片機(jī)的內(nèi)部結(jié)構(gòu)分析2.5 時(shí)鐘與復(fù)位模塊（Clocks and Reset Generator）時(shí)鐘模塊6. PLL控制寄存器(PLLCTL)1)CME：時(shí)鐘監(jiān)控使能位。當(dāng)時(shí)鐘監(jiān)控器檢測(cè)到時(shí)鐘信號(hào)不穩(wěn)定時(shí)，會(huì)復(fù)位MCU或者進(jìn)入自時(shí)鐘模式。置1，允許時(shí)鐘監(jiān)控器；清0，不允許時(shí)鐘監(jiān)控器。2)PLLON：IPLL啟動(dòng)位。當(dāng)啟動(dòng)位。當(dāng)PLLON1時(shí)，打開(kāi)時(shí)，打開(kāi)PLL電路；當(dāng)電路；當(dāng)PLLON0時(shí)，關(guān)閉時(shí)，關(guān)閉PLL電路。電路。3)FM1和FM0：IPLL頻率調(diào)制使能位。4)FSTWKP：完全停止快速喚醒位。5)

12、PRE：在不完全停止模式下使能實(shí)時(shí)中斷。6) PCE：在不完全停止模式下使能看門(mén)狗。7) SCME：自時(shí)鐘模式使能位。2.S12XS單片機(jī)的內(nèi)部結(jié)構(gòu)分析2.5 時(shí)鐘與復(fù)位模塊（Clocks and Reset Generator）時(shí)鐘模塊7. CRG實(shí)時(shí)中斷控制寄存器（RTICTL）1)RTDEC：十進(jìn)制或二進(jìn)制分頻系數(shù)選擇位。2)RTR6:4：實(shí)時(shí)中斷預(yù)分頻率選擇位。3)RTR3:0：實(shí)時(shí)中斷模數(shù)計(jì)數(shù)器選擇位。如果采用二進(jìn)制表示：如果采用二進(jìn)制表示：溢出時(shí)鐘周期溢出時(shí)鐘周期(實(shí)時(shí)中斷周期實(shí)時(shí)中斷周期)=(RTR3:0+1)2 (RTR6:4 +9) /OSCCLK(晶振時(shí)鐘頻率晶振時(shí)鐘頻率)

13、 2.S12XS單片機(jī)的內(nèi)部結(jié)構(gòu)分析2.5 時(shí)鐘與復(fù)位模塊（Clocks and Reset Generator）時(shí)鐘模塊8. CRG看門(mén)狗控制寄存器(COPCTL) COP (Computer Operating Properly)1)WCOP：窗口COP模式使能位。置1后，必須在看門(mén)狗周期的后25%時(shí)間向ARMCOP中依次寫(xiě)人0 x55和0 xAA，在其他時(shí)間內(nèi)寫(xiě)入或者寫(xiě)入其他值無(wú)效，并且會(huì)讓MCU復(fù)位。WCOP=1，窗口COP模式；WCOP0，正常COP模式。2)RSBCK：，BDM模式下的COP和RTI停止位。3)WRTMASK：WCOP和CR2:0寫(xiě)屏蔽位。4)CR2:0：COP計(jì)時(shí)

14、速率選擇位。COP溢出時(shí)鐘周期溢出時(shí)鐘周期= CR2:0 指示的分頻值指示的分頻值 /OSCCLK(晶振時(shí)鐘頻率晶振時(shí)鐘頻率) 2.S12XS單片機(jī)的內(nèi)部結(jié)構(gòu)分析2.5 時(shí)鐘與復(fù)位模塊（Clocks and Reset Generator）鎖相環(huán)功能及應(yīng)用注意事項(xiàng)CRG模塊的鎖相環(huán)電路由模塊的鎖相環(huán)電路由OSCCLK時(shí)鐘產(chǎn)生一個(gè)規(guī)定的頻率時(shí)鐘時(shí)鐘產(chǎn)生一個(gè)規(guī)定的頻率時(shí)鐘PLLCLK，為系統(tǒng)提為系統(tǒng)提供各種時(shí)鐘頻率源。它們之間的關(guān)系分別如下所述供各種時(shí)鐘頻率源。它們之間的關(guān)系分別如下所述：壓控振蕩器輸出頻率：壓控振蕩器輸出頻率：fVCOCLK = 2 fOSCCLK(SYNR + 1)/(REFD

15、V+1)內(nèi)部鎖相環(huán)輸出頻率：內(nèi)部鎖相環(huán)輸出頻率：fPLLCLK = fVCOCLK / ( 2 POSTDIV)選擇鎖相環(huán)時(shí)，內(nèi)部時(shí)鐘總線頻率：選擇鎖相環(huán)時(shí)，內(nèi)部時(shí)鐘總線頻率：fBUSCLK = fPLLCLK / 2fVCOCLK和和fPLLCLK之間的頻率比例一般為之間的頻率比例一般為1 1，所以一般情況下，所以一般情況下, ,POSTDIV=0。為了使時(shí)。為了使時(shí)鐘源穩(wěn)定，一般鐘源穩(wěn)定，一般REFDIV盡可能取最大值。盡可能取最大值。2.S12XS單片機(jī)的內(nèi)部結(jié)構(gòu)分析2.5 時(shí)鐘與復(fù)位模塊（Clocks and Reset Generator）鎖相環(huán)應(yīng)用范例1) 禁止總中斷。2) 寄存器

16、CLKSEL的第7位置0，即CLKSEL_PLLSEL=0。3) 禁止鎖相環(huán)(PLL)，即PLLCTLPLLON=0。4) 根據(jù)想要的時(shí)鐘頻率設(shè)置SYNR和REFDV以及POSTDIV(可以不管)3個(gè)寄存器。5) 打開(kāi)PLL，即PLLCTLPLLON=1。6) CRGFLGLOCK位確定PLL是否穩(wěn)定。7) PLLCLK穩(wěn)定后，允許鎖相環(huán)時(shí)鐘源PLLCLK為系統(tǒng)提供時(shí)鐘，即CLKSELPLLSEL=1。2.S12XS單片機(jī)的內(nèi)部結(jié)構(gòu)分析2.5 時(shí)鐘與復(fù)位模塊（Clocks and Reset Generator）復(fù)位單片機(jī)產(chǎn)生復(fù)位的條件： 引腳加低電平。 電源電壓低于特定值。 看門(mén)狗復(fù)位。 時(shí)

17、鐘監(jiān)控器復(fù)位。 執(zhí)行復(fù)位指令引發(fā)的復(fù)位 非法指令引起的復(fù)位單片機(jī)的啟動(dòng)過(guò)程：上電復(fù)位后程序代碼程序代碼變量、堆棧變量、堆棧外設(shè)寄存器外設(shè)寄存器2.S12XS單片機(jī)的內(nèi)部結(jié)構(gòu)分析2.5 時(shí)鐘與復(fù)位模塊（Clocks and Reset Generator）復(fù)位中斷向量表：詳細(xì)的中斷向量表見(jiàn)芯片手冊(cè)“MC9S12XS256 Reference Manual”P(pán)54：Table 1-10. “Interrupt Vector Locations ” 2.S12XS單片機(jī)的內(nèi)部結(jié)構(gòu)分析2.5 時(shí)鐘與復(fù)位模塊（Clocks and Reset Generator）復(fù)位復(fù)位后單片機(jī)CPU要完成的任務(wù)：一從

18、固定地址取得復(fù)位向量并開(kāi)始執(zhí)行指令二初始化微控制器內(nèi)部電路 將所有寄存器恢復(fù)成默認(rèn)值 確認(rèn)MCU的工作模式 禁止全局中斷 關(guān)閉外設(shè) 將IO置為高阻輸入狀態(tài) 等待時(shí)鐘振蕩趨于穩(wěn)定三初始化堆棧指針；四初始化內(nèi)存，復(fù)制初始化數(shù)據(jù)，例如Init()；五調(diào)用主函數(shù)，例如main()；六設(shè)置系統(tǒng)時(shí)鐘，是否啟動(dòng)PLL。自動(dòng)執(zhí)行3.單片機(jī)最小系統(tǒng)與軟件運(yùn)行環(huán)境3.1 硬件電路設(shè)計(jì)單片機(jī)最小系統(tǒng)：所謂最小系統(tǒng)就是能夠在上電時(shí)，單片機(jī)正常工作的基本保障。MCU正常工作所需的最基本外圍配置有：時(shí)鐘電路，復(fù)位電路，BDM接口電路，以及供電電源。S12XS128單片機(jī)BDM接口Reset 按鈕Crystal（晶振）LE

19、D發(fā)光二極管RS232 DB9(SCI0)異步串行通信接口MAX232 異步串行通信驅(qū)動(dòng)芯片 Power socketSignal connector信號(hào)插排3.單片機(jī)最小系統(tǒng)與軟件運(yùn)行環(huán)境3.1 硬件電路設(shè)計(jì)實(shí)驗(yàn)擴(kuò)展板：為了學(xué)習(xí)、調(diào)試單片機(jī)各種功能而設(shè)計(jì)的。Signal connectorSignal connectorkeypadPulse generatorPWM D/A convertAnalog voltage generator8 LEDswitchI2CSPIRS232 driver7Seg Numeric LEDConnect points3.單片機(jī)最小系統(tǒng)與軟件運(yùn)行環(huán)境3.1

20、 硬件電路設(shè)計(jì)單片機(jī)電源單片機(jī)最小系統(tǒng)：所謂最小系統(tǒng)就是能夠在上電時(shí)，單片機(jī)正常工作的基本保障。MCU正常工作所需的最基本外圍配置有：時(shí)鐘電路，復(fù)位電路，BDM接口電路，以及供電電源。3.單片機(jī)最小系統(tǒng)與軟件運(yùn)行環(huán)境3.1 硬件電路設(shè)計(jì)單片機(jī)電源3.單片機(jī)最小系統(tǒng)與軟件運(yùn)行環(huán)境3.1 硬件電路設(shè)計(jì)單片機(jī)電源3.單片機(jī)最小系統(tǒng)與軟件運(yùn)行環(huán)境3.1 硬件電路設(shè)計(jì)單片機(jī)電源3.單片機(jī)最小系統(tǒng)與軟件運(yùn)行環(huán)境3.1 硬件電路設(shè)計(jì)單片機(jī)電源電路設(shè)計(jì)圖3-1單片機(jī)系統(tǒng)電源濾波電路設(shè)計(jì)10uF的是濾波電容，起能量緩沖作用和濾波穩(wěn)壓作用，一般選電解電容。0.1uF、0.01uF的是去耦高頻電容，是用來(lái)濾除高頻信

21、號(hào)干擾的。3.單片機(jī)最小系統(tǒng)與軟件運(yùn)行環(huán)境3.1 硬件電路設(shè)計(jì)單片機(jī)電源電路設(shè)計(jì)圖3-2單片機(jī)濾波電路內(nèi)部電壓調(diào)整模塊需要外部連接濾波電路才能正常工作。3.單片機(jī)最小系統(tǒng)與軟件運(yùn)行環(huán)境3.1 硬件電路設(shè)計(jì)單片機(jī)時(shí)鐘電路設(shè)計(jì)a)晶振和單片機(jī)引腳之間的連線盡可能短、線寬盡可能寬，這樣可以保證其工作的穩(wěn)定性和避免晶振體的高頻信號(hào)對(duì)周?chē)€路造成過(guò)多的干擾。b)晶振體的下方和周?chē)M量不要走線，尤其不要接對(duì)信號(hào)質(zhì)量要求高的器件的線路。c)晶振體的周?chē)拖旅姹M量用地線包圍和覆蓋，將晶振體的噪聲阻擋起來(lái)，也防止其他干擾信號(hào)進(jìn)來(lái)。單片機(jī)時(shí)鐘電路XTALXTAL，EXTALEXTAL間可以接入不同形式的振蕩電路間

22、可以接入不同形式的振蕩電路, ,具體參數(shù)需要看器件文檔。具體參數(shù)需要看器件文檔。3.單片機(jī)最小系統(tǒng)與軟件運(yùn)行環(huán)境3.1 硬件電路設(shè)計(jì)復(fù)位電路設(shè)計(jì) Power-On Reset External Hardware Reset Low voltage reset COP reset clock monitor reset不可屏蔽不可屏蔽可屏蔽可屏蔽3.單片機(jī)最小系統(tǒng)與軟件運(yùn)行環(huán)境3.1 硬件電路設(shè)計(jì)BDM接口電路設(shè)計(jì)BDM（Background Debug Mode）接口電路是）接口電路是S12單片機(jī)用單片機(jī)用來(lái)連接來(lái)連接BDM調(diào)試器的，主要用于調(diào)試器的，主要用于將應(yīng)用程序從微機(jī)下載到單片機(jī)，將應(yīng)用程序從微機(jī)下載到單片機(jī)，以及動(dòng)態(tài)調(diào)試使用。以及動(dòng)態(tài)調(diào)試使用。3.單片機(jī)最小系統(tǒng)與軟件運(yùn)行環(huán)境3.1 硬件電路設(shè)計(jì)BDM接口電路設(shè)計(jì)例子 （電路原理圖）從內(nèi)部VREG輸出工作電壓輸入3.單片機(jī)最小系統(tǒng)與軟件運(yùn)行環(huán)境3.1 硬件電路設(shè)計(jì)C6C7C5Good isolation of PLL / Oscillator Power supply. C5 = 1nf, C6 = 100nF.Low impeda