電路板級(jí)的電磁兼容設(shè)計(jì)通用課件

1、從元件選擇、電路設(shè)計(jì)和印制電路板的布線等幾個(gè)方面討論電路板級(jí)的電磁兼容性（EMC）設(shè)計(jì)。 第一部分：電磁兼容性的概述 第二部分：元件選擇和電路設(shè)計(jì)技術(shù) 第三部分：印制電路板的布線技術(shù) 1電磁環(huán)境的組成 2 電磁兼容性的費(fèi)用 1電磁環(huán)境的組成一個(gè)簡(jiǎn)單的電磁干擾模型由三個(gè)部分組成： 電磁干擾源 耦合路徑 接收器電磁干擾模型的組成如圖一所示。 電磁干擾源包括微處理器、微控制器、靜電放電、傳送器、瞬時(shí)功率執(zhí)行元件 在一個(gè)微控制器系統(tǒng)里，時(shí)鐘電路通常是最大的寬帶噪聲發(fā)生器，而這個(gè)噪聲被分散到了整個(gè)頻譜。隨著大量的高速半導(dǎo)體器件的應(yīng)用，其邊沿跳變速率非?？欤@種電路可以產(chǎn)生高達(dá)300MHZ的諧波干擾。 噪

2、聲被耦合到電路中最簡(jiǎn)單的方式是通過導(dǎo)體的傳遞 耦合也能發(fā)生在有共享負(fù)載（阻抗）的電路中例如，兩個(gè)電路共享一條提供電源電壓導(dǎo)線，并且共享一條接地的導(dǎo)線。 所有的電子電路都可以接受傳送的電磁干擾。雖然一部分電磁干擾可通過射頻被直接接受，但大多數(shù)是通過瞬時(shí)傳導(dǎo)被接受的。 最經(jīng)濟(jì)有效的電磁兼容性設(shè)計(jì)方法，是在設(shè)計(jì)的早期階段充分考慮評(píng)估電磁兼容性的技術(shù)要求（見圖2）。 元件的選擇和電路設(shè)計(jì)是影響板級(jí)電磁兼容性性能的主要因素。 元件組元件組 集成電路 微控制器電路元件組元件組:與有引腳的元件相比，無引腳且表面貼裝的元件的寄生效果要小一些 1電阻由于表面貼裝元件具有低寄生參數(shù)的特點(diǎn)，因此，表面貼裝電阻總是優(yōu)

3、于有引腳電阻。對(duì)于有引腳的電阻，應(yīng)首選碳膜電阻，其次是金屬膜電阻，最后是線繞電阻。 鋁質(zhì)電解電容通常是在絕緣薄層之間以螺旋狀纏繞金屬箔而制成，這樣可在單位體積內(nèi)得到較大的電容值，但也使得該部分的內(nèi)部感抗增加。 鉭電容由一塊帶直板和引腳連接點(diǎn)的絕緣體制成，其內(nèi)部感抗低于鋁電解電容。 陶質(zhì)電容的結(jié)構(gòu)是在陶瓷絕緣體中包含多個(gè)平行的金屬片。其主要寄生為片結(jié)構(gòu)的感抗，并且通常這將在低于MHz的區(qū)域造成阻抗。 絕緣材料的不同頻響特性意味著一種類型的電容會(huì)比另一種更適合于某種應(yīng)用場(chǎng)合。 鋁電解電容和鉭電解電容適用于低頻終端，主要是存儲(chǔ)器和低頻濾波器領(lǐng)域。在中頻范圍內(nèi)（從KHz到MHz），陶質(zhì)電容比較適合，常

4、用于去耦電路和高頻濾波。特殊的低損耗（通常價(jià)格比較昂貴）陶質(zhì)電容和云母電容適合于甚高頻應(yīng)用和微波電路。 為得到最好的EMC特性，電容具有低的ESR（Equivalent Series Resistance，等效串聯(lián)電阻）值是很重要的，因?yàn)樗鼤?huì)對(duì)信號(hào)造成大的衰減，特別是在應(yīng)用頻率接近電容諧振頻率的場(chǎng)合。 a）旁路電容 旁路電容的主要功能是產(chǎn)生一個(gè)交流分路，從而消去進(jìn)入易感區(qū)的那些不需要的能量。 b）去耦電容 有源器件在開關(guān)時(shí)產(chǎn)生的高頻開關(guān)噪聲將沿著電源線傳播。去耦電容的主要功能就是提供一個(gè)局部的直流電源給有源器件，以減少開關(guān)噪聲在板上的傳播和將噪聲引導(dǎo)到地。 陶瓷電容常被用來去耦，其值決定于最快

5、信號(hào)的上升時(shí)間和下降時(shí)間 c）電容諧振根據(jù)諧振頻率選擇旁路電容和去耦電容的值 電感是一種可以將磁場(chǎng)和電場(chǎng)聯(lián)系起來的元件，其固有的、可以與磁場(chǎng)互相作用的能力使其潛在地比其他元件更為敏感。 兩種基本類型的電感：開環(huán)和閉環(huán)。 開環(huán)電感的磁場(chǎng)穿過空氣，這將引起輻射并帶來電磁干擾（EMI）問題。在選擇開環(huán)電感時(shí)，繞軸式比棒式或螺線管式更好，因?yàn)檫@樣磁場(chǎng)將被控制在磁芯（即磁體內(nèi)的局部磁場(chǎng)）。 對(duì)閉環(huán)電感來說，磁場(chǎng)被完全控制在磁心，因此在電路設(shè)計(jì)中這種類型的電感更理想，當(dāng)然它們也比較昂貴。 電感比起電容和電阻而言的一個(gè)優(yōu)點(diǎn)是它沒有寄生感抗，因此其表面貼裝類型和引線類型沒有什么差別。 電感的磁芯材料主要有兩種

6、類型：鐵和鐵氧體。鐵磁芯電感用于低頻場(chǎng)合（幾十KHz），而鐵氧體磁芯電感用于高頻場(chǎng)合（到MHz）。因此鐵氧體磁芯電感更適合于EMC應(yīng)用。 二極管是最簡(jiǎn)單的半導(dǎo)體器件。由于其獨(dú)特的特性，某些二極管有助于解決并防止與EMC相關(guān)的一些問題。表2列出了典型的二極管。 許多電路為感性負(fù)載，在高速開關(guān)電流的作用下，系統(tǒng)中產(chǎn)生瞬態(tài)尖峰電流。二極管是抑制尖峰電壓噪聲源的最有效的器件之一。 在汽車控制應(yīng)用中，無論有刷還是無刷電機(jī)，當(dāng)電機(jī)運(yùn)行時(shí)，都將產(chǎn)生電刷噪聲或換向噪聲。因此需要噪聲抑制二極管，為了改進(jìn)噪聲抑制效果，二極管應(yīng)盡量靠近電機(jī)接點(diǎn)。 現(xiàn)代數(shù)字集成電路（IC）主要使用CMOS工藝制造。CMOS器件的靜態(tài)

7、功耗很低，但是在高速開關(guān)的情況下，CMOS器件需要電源提供瞬時(shí)功率，高速CMOS器件的動(dòng)態(tài)功率要求超過同類雙極性器件。因此必須對(duì)這些器件加去耦電容以滿足瞬時(shí)功率要求。 對(duì)于分離元件，引腳越短，EMI問題越小。 IC的引腳排列也會(huì)影響EMC性能。電源線從模塊中心連到I.C.引腳越短，它的等效電感越少。因此VCC與GND之間的去耦電容越近越有效。 時(shí)鐘電路是影響EMC性能的主要因素，合理的地線、適當(dāng)?shù)娜ヱ铍娙莺团月冯娙菽軠p小輻射。 未使用的CMOS引腳應(yīng)該接地線或電源。在MCU電路中，噪聲來自沒連線/終端的輸入，以至MCU執(zhí)行錯(cuò)誤的代碼。 對(duì)于典型的校準(zhǔn)電路，適當(dāng)?shù)娜ヱ铍娙輵?yīng)該盡可能近地放置在校準(zhǔn)

8、電路的輸出位置，因?yàn)樵诟欉^程中,距離在校準(zhǔn)的輸出和負(fù)荷之間將會(huì)產(chǎn)生電感影響，并引起校準(zhǔn)電路的內(nèi)部振動(dòng)。一個(gè)典型例子，在校準(zhǔn)電路的輸入和輸出中，加上0.1uF的去耦電容可以避免可能的內(nèi)在振動(dòng)和過濾高頻噪聲。為了減少輸出脈動(dòng)，要加上一個(gè)相對(duì)大的旁路電容(10uF/A)。圖11演示了校準(zhǔn)電路的旁路和去耦電容。電容要放到離校準(zhǔn)裝置盡可近的地方。 當(dāng)電路在高速運(yùn)行時(shí),在源和目的間的阻抗匹配非常重要，因?yàn)殄e(cuò)誤的匹配將會(huì)引起信號(hào)反饋和阻尼振蕩。過量的射頻能量將會(huì)輻射或影響到電路的其他部份，引起EMI(電磁兼容性)問題。信號(hào)的端接有助于減少這些非預(yù)計(jì)的結(jié)果圖12演示了串聯(lián)/源端接方法。在源Zs和分布式的線跡

9、Zo之間，加上了源端接電阻Rs，用來完成阻抗匹配。Rs還能吸收負(fù)載的反饋。Rs必須離源驅(qū)動(dòng)電路盡可能的近。Rs的值在等式Rs=(Z0-Zs)中是實(shí)數(shù)值。一般Rs大約取1575歐的一個(gè)值。一般在MCU的總線上會(huì)采用這種方法。圖13 演示了并聯(lián)端接方法。附加一個(gè)并聯(lián)端接電阻Rp，這樣 Rp/ ZL就和Zo相匹配了。但是這個(gè)方法對(duì)手持式產(chǎn)品不適用的，因?yàn)镽p的值太小了(一般為50歐)，而且這個(gè)方法很耗能量，再者這個(gè)方法還需要源驅(qū)動(dòng)電路來驅(qū)動(dòng)一個(gè)較高的電流(100mA5V,50歐)。由于ZoLCd的值還使這個(gè)方法增加了一個(gè)小的延時(shí)，這里Z0L = Rp/ZL和Cd是負(fù)載的輸入分流電容。圖14演示了RC

10、端接方法。這個(gè)方法類似于并聯(lián)端接，但是增加了一個(gè)C1。和在并聯(lián)端接方法中一樣，R用于提供匹配Z0的阻抗。C1為R提供驅(qū)動(dòng)電流并過濾掉從線跡到地的射頻能量。因此，相比并聯(lián)端接方法，RC端接方法需要的源驅(qū)動(dòng)電流更少。R和C1的值由Z0，Tpd(環(huán)路傳輸延遲)和Cd確定。時(shí)間常數(shù)，RC = 3 x Tpd，這里R / ZL = Z0, C = C1 / Cd。圖15演示了Thevenin端接方法。此電路由上拉電阻R1和下拉電阻R2組成,這樣就使邏輯高和邏輯低與目標(biāo)負(fù)載相符。R1和R2的值由R1 / R2 = Z0決定。R1 + R2 + ZL的值要保證最大電流不能超過源驅(qū)動(dòng)電路容量。舉例來說, R1

11、=220 歐,R2=330 歐這里VCC是驅(qū)動(dòng)電壓。圖16演示了二極管端接方法。除了電阻被二極管替換以降低損耗之外，它與Thevenin端接方法類似。D1和D2用來限制來自負(fù)載的過多信號(hào)反射量。與Thevenin端接方法不一樣，二極管不會(huì)影響線性阻抗。對(duì)這種端接方法而言，選擇Schottky和快速開關(guān)二極管是比較好的。這種端接方法的優(yōu)點(diǎn)在于不用已知Z0的值，而且還可以和其他類型的端接方法結(jié)合使用。通常在MCU的內(nèi)部應(yīng)用這種端接方法來保護(hù)I/O端口。 時(shí)鐘靠近MCU就能保證對(duì)時(shí)鐘頻率僅有最小的驅(qū)動(dòng)需求。 讓供給電路（比如校準(zhǔn)電路）靠近微控制器是不難辦到的，再用一個(gè)獨(dú)立的電容就可以減少直流電源對(duì)其

12、它電路的影響。 時(shí)下，許多IC制造業(yè)者不斷地減小微控制器的尺寸以達(dá)到在單位硅片上增加更多部件的目的。通常減小尺寸會(huì)使晶體管更快。這樣一來，雖然MCU時(shí)鐘速率無法增加，但是上升和下降速度會(huì)增加，從而諧波分量使得頻率值上升。許多情況下，減小微控制器尺寸無法通知給用戶，這樣最初時(shí)電路中的MCU是正常的，但以后在產(chǎn)品生命周期中的某個(gè)時(shí)間就可能出現(xiàn)EMC問題。對(duì)此最好的解決方法就是在開始設(shè)計(jì)電路時(shí)就設(shè)計(jì)一個(gè)較穩(wěn)健的電路。 1I/O口引腳 一個(gè)非內(nèi)部終端的輸入引腳需要有高阻抗（例如4.7K或10K）連接每個(gè)引腳到地或者到供電電平，以便確保一個(gè)可知的邏輯狀態(tài) 2IRQ口引腳由于中斷對(duì)MCU操作有影響，因此它

13、是元件中最敏感的引腳之一。對(duì)于靜電釋放來說，在IRQ連線上有雙向二極管、transorbs或金屬氧化變阻器終端通常就足夠了，而且他們還能在不產(chǎn)生大的線路負(fù)荷的情況下幫助減少過沖和阻尼震蕩。即便是對(duì)價(jià)格很敏感的應(yīng)用，IRQ線上的電阻終端也同樣不可缺少。 3復(fù)位引腳 上電時(shí)，電源上升到MCU的工作電壓，在晶振穩(wěn)定之前需要等一段時(shí)間。因此在復(fù)位引腳上要有時(shí)間延時(shí)。最簡(jiǎn)單的延時(shí)就是電阻-電容（RC）網(wǎng)絡(luò)，在電流經(jīng)過電阻時(shí)電容開始充電，一直到電平達(dá)到了能被MCU在邏輯1狀態(tài)時(shí)的復(fù)位電路檢測(cè)到的值為止。 用二極管來鉗住復(fù)位引腳的電壓也是一種推薦做法，能防止供電電壓過度，并且能夠在斷電時(shí)令電容迅速放電。 4

14、.振蕩器 許多MCU合成了倒相放大器，用來與外部晶體或陶瓷共振器一起構(gòu)成皮爾斯振蕩器結(jié)構(gòu)。 對(duì)于振蕩電路來說，必須有正反饋，且閉環(huán)增益必須比1大。上圖中電阻R0導(dǎo)致了負(fù)反饋，增大了放大器的開環(huán)增益需求。R0通常盡量的大，以將反饋減到最小，同時(shí)克服上電時(shí)的電流泄漏。當(dāng)使用1MHz和20MHz的晶體時(shí)，R0應(yīng)該在1M至10M的范圍里。對(duì)于陶瓷共振器，R0一般用1M。 一個(gè)拙劣的PCB布線能導(dǎo)致更多的電磁兼容問題，而不是消除這些問題，在很多例子中，就算加上濾波器和元器件也不能解決這些問題。到最后，不得不對(duì)整個(gè)板子重新布線。因此，在開始時(shí)養(yǎng)成良好的PCB布線習(xí)慣是最省錢的辦法。 PCB上的布線是有阻抗

15、、電容和電感特性的。 阻抗：布線的阻抗是由銅和橫切面面積的重量決定的。例如，1盎司銅則有0.49m單位面積的阻抗。 電容：布線的電容是由絕緣體(EoEr)、電流到達(dá)的范圍(A)以及走線間距(h)決定的。 用等式表達(dá)為C=EoErA/h，Eo是自由空間的介電常數(shù)(8.854pF/m)，Er是PCB基體的相關(guān)介電常數(shù)(在FR4 碾壓中為4.7) 電感：布線的電感平均分布在布線中，大約為1nH/m。 對(duì)于1 盎司銅線來說，在0.25mm (10mil)厚的FR4碾壓情況下，位于地線層上方的0.5mm (20mil)寬，20mm (800mil)長(zhǎng)的線能產(chǎn)生9.8m的阻抗，20nH的電感以及與地之間1

16、.66pF的耦合電容。將上述值與元器件的寄生效應(yīng)相比，這些都是可以忽略不計(jì)的，但所有布線的總和可能會(huì)超出寄生效應(yīng)。因此，設(shè)計(jì)者必須將這一點(diǎn)考慮進(jìn)去。 PCB布線的普遍方針： 增大走線的間距以減少電容耦合的串?dāng)_； 平行的布電源線和地線以使PCB電容達(dá)到最 佳； 將敏感的高頻線布在遠(yuǎn)離高噪聲電源線的地 方； 加寬電源線和地線以減少電源線和地線的阻 抗。 分割是指用物理上的分割來減少不同類型線之間的耦合，尤其是通過電源線和地線。 局部去耦能夠減少沿著電源干線的噪聲傳播。連接著電源輸入口與PCB之間的大容量旁路電容起著一個(gè)低頻脈動(dòng)濾波器的作用，同時(shí)作為一個(gè)電勢(shì)貯存器以滿足突發(fā)的功率需求。此外，在每個(gè)I

17、C的電源和地之間都應(yīng)當(dāng)有去耦電容，這些去耦電容應(yīng)該盡可能的接近引腳。這將有助于濾除IC的開關(guān)噪聲。 不管是對(duì)多層PCB的基準(zhǔn)接地層還是單層PCB的地線，電流的路徑總是從負(fù)載回到電源。返回通路的阻抗越低，PCB的電磁兼容性能越好。由于流動(dòng)在負(fù)載和電源之間的射頻電流的影響，長(zhǎng)的返回通路將在彼此之間產(chǎn)生互耦。因此返回通路應(yīng)當(dāng)盡可能的短，環(huán)路區(qū)域應(yīng)當(dāng)盡可能的小。 布線分離的作用是將PCB同一層內(nèi)相鄰線路之間的串?dāng)_和噪聲耦合最小化。3W規(guī)范表明所有的信號(hào)（時(shí)鐘，視頻，音頻，復(fù)位等等）都必須象圖20所示那樣，在線與線，邊沿到邊沿間予以隔離。為了進(jìn)一步的減小磁耦合，將基準(zhǔn)地布放在關(guān)鍵信號(hào)附近以隔離其他信號(hào)線

18、上產(chǎn)生的耦合噪聲。 在時(shí)鐘電路中，局部去耦電容對(duì)于減少沿著電源干線的噪聲傳播有著非常重要的作用。但是時(shí)鐘線同樣需要保護(hù)以免受其他電磁干擾源的干擾，否則，受擾時(shí)鐘信號(hào)將在電路的其他地方引起問題。7.接地技術(shù) 接地技術(shù)既應(yīng)用于多層PCB，也應(yīng)用于單層PCB。接地技術(shù)的目標(biāo)是最小化接地阻抗，以此減少?gòu)碾娐贩祷氐诫娫粗g的接地回路的電勢(shì)(1)單層PCB的接地線 在單層（單面）PCB中，接地線的寬度應(yīng)盡可能的寬，且至少應(yīng)為1.5mm(60mil)。由于在單層PCB上無法實(shí)現(xiàn)星形布線，因此跳線和地線寬度的改變應(yīng)當(dāng)保持為最低的，否則將引起線路阻抗與電感的變化。 (2)雙層PCB的接地線 在雙層（雙面）PCB

19、中，對(duì)于數(shù)字電路優(yōu)先使用地格柵/點(diǎn)陣布線，這種布線方式可以減少接地阻抗，接地回路和信號(hào)環(huán)路。像在單層PCB中，地線和電源線的寬度最少應(yīng)為1.5mm。 另外的一種布局是將接地層放在一邊，信號(hào)和電源線放于另一邊。在這種布置方式中將進(jìn)一步減少接地回路和阻抗，去耦電容可以放置在距離IC供電線和接地層之間盡可能近的地方。 (3)保護(hù)環(huán)保護(hù)環(huán) 保護(hù)環(huán)是一種可以將充滿噪聲的環(huán)境（比如射頻電流）隔離在環(huán)外的接地技術(shù)，這是因?yàn)樵谕ǔ５牟僮髦袥]有電流流過保護(hù)環(huán)(4)電容電容 在多層板上，由分離電源面和地面的絕緣薄層產(chǎn)生了PCB電容。在單層板上，電源線和地線的平行布放也將導(dǎo)致這種電容效應(yīng)。PCB電容的一個(gè)優(yōu)點(diǎn)是它具

20、有非常高的頻率響應(yīng)和均勻的分布在整個(gè)面或整條線上的低串連電感。它等效于一個(gè)均勻分布在整個(gè)板上的去耦電容。沒有任何一個(gè)單獨(dú)的分立元件具有這個(gè)特性。 (5)高速電路與低速電路高速電路與低速電路 布放高速電路時(shí)應(yīng)使其更接近接地面，而低速電路應(yīng)使其接近電源面。 (6)地的銅填充地的銅填充 在某些模擬電路中，沒有用到的電路板區(qū)域是由一個(gè)大的接地面來覆蓋，以此提供屏蔽和增加去耦能力。但是假如這片銅區(qū)是懸空的（比如它沒有和地連接），那么它可能表現(xiàn)為一個(gè)天線，并將導(dǎo)致電磁兼容問題。 (7)多層PCB中的接地面和電源面 在多層PCB中，推薦把電源面和接地面盡可能近的放置在相鄰的層中，以便在整個(gè)板上產(chǎn)生一個(gè)大的P

21、CB電容。速度最快的關(guān)鍵信號(hào)應(yīng)當(dāng)臨近接地面的一邊，非關(guān)鍵信號(hào)則布放為靠近電源面。圖23給出了一個(gè)典型的多層板的布線。 (8)電源要求 當(dāng)電路需要不止一個(gè)電源供給時(shí)，采用接地將每個(gè)電源分離開。但是在單層PCB中多點(diǎn)接地是不可能的。一種解決方法是把從一個(gè)電源中引出的電源線和地線同其他的電源線和地線分隔開（如圖24）。這同樣有助于避免電源之間的噪聲耦合。 (1)過孔 過孔一般被使用在多層印制電路版中。當(dāng)是高速信號(hào)時(shí)，過孔產(chǎn)生1到4nH的電感和0.3到0.8pF的電容到路徑。因此，當(dāng)鋪設(shè)高速信號(hào)通道時(shí)，過孔應(yīng)該被保持到絕對(duì)的最小。對(duì)于高速的并行線(例如地址和數(shù)據(jù)線)，如果層的改變是不可避免，應(yīng)該確保每根信號(hào)線的過孔數(shù)一樣。 (2) 45度角的路徑 與過孔相似，直角的路徑轉(zhuǎn)動(dòng)應(yīng)該被避免，因?yàn)樗趦?nèi)部的邊緣能產(chǎn)生集中的電場(chǎng)。該場(chǎng)能產(chǎn)生耦合到相鄰路徑的躁聲，因此，當(dāng)轉(zhuǎn)動(dòng)路徑時(shí)全部的直角路徑應(yīng)該采用45