數(shù)字電路基礎(chǔ)課件-總復(fù)習(xí)

1、總總 復(fù)復(fù) 習(xí)習(xí)注：帶注：帶*號標注的為重點和難點內(nèi)容號標注的為重點和難點內(nèi)容 第第1章章 數(shù)制和碼制數(shù)制和碼制u1、數(shù)制與碼制、數(shù)制與碼制* 1）數(shù)制：）數(shù)制：多位數(shù)碼中每一位的構(gòu)成方法以及從低多位數(shù)碼中每一位的構(gòu)成方法以及從低位到高位的進位規(guī)則稱為數(shù)制。（例如有十進制、位到高位的進位規(guī)則稱為數(shù)制。（例如有十進制、二進制、八進制、十六進制）二進制、八進制、十六進制） 2）數(shù)制轉(zhuǎn)換：）數(shù)制轉(zhuǎn)換： 二十轉(zhuǎn)換：二十轉(zhuǎn)換：將二進制數(shù)中的每一位按權(quán)值相加，將二進制數(shù)中的每一位按權(quán)值相加，就可以得到等值的十進制數(shù)。就可以得到等值的十進制數(shù)。 二十六轉(zhuǎn)換：二十六轉(zhuǎn)換：以小數(shù)點為中心，分別向左向右以小數(shù)點為

2、中心，分別向左向右每每4位一組（位一組（缺項補零缺項補零）并代之以等值的十六進制）并代之以等值的十六進制數(shù)即可。數(shù)即可。第第1章章 數(shù)制和碼制數(shù)制和碼制u1、數(shù)制與碼制、數(shù)制與碼制* 2）數(shù)制轉(zhuǎn)換：）數(shù)制轉(zhuǎn)換： 二八轉(zhuǎn)換：二八轉(zhuǎn)換：以小數(shù)點為中心，分別向左向右每以小數(shù)點為中心，分別向左向右每3位一組（位一組（缺項補零缺項補零）并代之以等值的八進制數(shù)即）并代之以等值的八進制數(shù)即可。可。 十二轉(zhuǎn)換：十二轉(zhuǎn)換：將整數(shù)部分和小數(shù)部分分別轉(zhuǎn)換。將整數(shù)部分和小數(shù)部分分別轉(zhuǎn)換。十進制數(shù)的整數(shù)部分，除以基數(shù)十進制數(shù)的整數(shù)部分，除以基數(shù)2，然后取余數(shù)，然后取余數(shù)，逆序排列。十進制的小數(shù)部分乘以基數(shù)逆序排列。十進

3、制的小數(shù)部分乘以基數(shù)2，取整數(shù)，取整數(shù)，順序排列。順序排列。第第1章章 數(shù)制和碼制數(shù)制和碼制u1、數(shù)制與碼制、數(shù)制與碼制* 2）數(shù)制轉(zhuǎn)換：）數(shù)制轉(zhuǎn)換： 八二轉(zhuǎn)換：八二轉(zhuǎn)換：將八進制數(shù)的每一位用等值的將八進制數(shù)的每一位用等值的3位二位二進制數(shù)代替即可。進制數(shù)代替即可。 十六二轉(zhuǎn)換：十六二轉(zhuǎn)換：將十六進制數(shù)的每一位用等值的將十六進制數(shù)的每一位用等值的4位二進制數(shù)代替即可。位二進制數(shù)代替即可。 十六十轉(zhuǎn)換：十六十轉(zhuǎn)換：每一位按權(quán)展開即可。每一位按權(quán)展開即可。 十十六轉(zhuǎn)換：十十六轉(zhuǎn)換：先轉(zhuǎn)換為二進制，再轉(zhuǎn)換為十六先轉(zhuǎn)換為二進制，再轉(zhuǎn)換為十六進制數(shù)即可。進制數(shù)即可。第第1章章 數(shù)制和碼制數(shù)制和碼制u1、

4、數(shù)制與碼制、數(shù)制與碼制* 3）碼制：）碼制：遵循一定的規(guī)則編制代碼，這些代碼用遵循一定的規(guī)則編制代碼，這些代碼用來表示不同的事物。（例如有二進制代碼、二來表示不同的事物。（例如有二進制代碼、二十進制代碼即十進制代碼即BCD碼）碼）第第1章章 數(shù)制和碼制數(shù)制和碼制u2、補碼與反碼、補碼與反碼* 原碼：原碼：將二進制數(shù)的最高位作為符號為，正數(shù)為將二進制數(shù)的最高位作為符號為，正數(shù)為0，負數(shù)，負數(shù)為為1，其余各位表示數(shù)值。，其余各位表示數(shù)值。 （正數(shù)）（正數(shù)）反碼反碼（正數(shù)）（正數(shù)）補碼補碼（正數(shù)）（正數(shù)）原碼原碼 （負數(shù)）（負數(shù)）反碼反碼原碼的數(shù)值位求反，符號位不變。原碼的數(shù)值位求反，符號位不變。

5、（負數(shù)）（負數(shù)）補碼補碼（負數(shù)）（負數(shù)）反碼反碼1第第2章章 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)u3、邏輯代數(shù)中的三個基本定理、邏輯代數(shù)中的三個基本定理 代入定理：代入定理：任何一個包含變量任何一個包含變量A的邏輯等式中，的邏輯等式中，若以另外一個邏輯式代入式中所有若以另外一個邏輯式代入式中所有A的位置，則等式的位置，則等式仍成立。仍成立。 反演定理：反演定理：對于任何一個邏輯式對于任何一個邏輯式Y(jié)，若將其中所，若將其中所有的有的“”和所有的和所有的“”互換，將其中所有的互換，將其中所有的“0”和和“1”互換，原變量和反變量互換，則得到的結(jié)果互換，原變量和反變量互換，則得到的結(jié)果就是就是Y。（注：不屬于

6、單個變量上的反號應(yīng)保留；遵。（注：不屬于單個變量上的反號應(yīng)保留；遵守先括號、然后乘、最后加的運算次序）守先括號、然后乘、最后加的運算次序）第第2章章 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)u3、邏輯代數(shù)中的三個基本定理、邏輯代數(shù)中的三個基本定理 對偶定理：對偶定理：對于任何一個邏輯式對于任何一個邏輯式Y(jié)，若將其中所，若將其中所有的有的“”和所有的和所有的“”互換，將其中所有的互換，將其中所有的“0”和和“1”互換，則得到的結(jié)果就是互換，則得到的結(jié)果就是Y。 （注：此定理可用來證明兩個邏輯式相等的命題）（注：此定理可用來證明兩個邏輯式相等的命題）第第2章章 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)u4、邏輯函數(shù)的公式法化簡、

7、邏輯函數(shù)的公式法化簡* 并項法：并項法：AB+AB=A； 吸收法：吸收法：A+AB=A； 消項法：消項法：AB+AC+BC=AB+AC AB+AC+BCD=AB+AC； 消因子法：消因子法：A+AB=A+B； 配項法：配項法：A+A=A； 第第2章章 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)u5、卡諾圖化簡、卡諾圖化簡 特點：特點：按循環(huán)碼的方式排列，幾何位置上相按循環(huán)碼的方式排列，幾何位置上相鄰等價于邏輯上相鄰。（上下，左右閉合）鄰等價于邏輯上相鄰。（上下，左右閉合） 方法：方法：將幾何位置相鄰的將幾何位置相鄰的2n個最小項合并，個最小項合并，消去消去n個共同的因子。個共同的因子。 原則：原則：能大則大，能

8、少則少，重復(fù)有新，一能大則大，能少則少，重復(fù)有新，一個不漏。個不漏。 第第2章章 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)u6、具有無關(guān)項的邏輯函數(shù)化簡、具有無關(guān)項的邏輯函數(shù)化簡* 定義：定義： 原則：原則：有用當有用當1，無用當，無用當0。 第第2章章 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)u7、邏輯函數(shù)的兩種標準形式、邏輯函數(shù)的兩種標準形式* 最小項之和（標準與或式）：最小項之和（標準與或式）： 最大項之積（標準或與式）最大項之積（標準或與式） ： 第第3章章 門電路門電路u1、TTL邏輯門電路邏輯門電路* 懸空懸空等價于等價于接接1 接地接地等價于等價于接接0 門與地之間接大電阻門與地之間接大電阻等價于等價于接接1

9、門與地之間接小電阻門與地之間接小電阻等價于等價于接接0第第3章章 門電路門電路u2、CMOS邏輯門電路邏輯門電路* 懸空懸空不允許不允許 接地接地等價于等價于接接0 門與地之間接大電阻門與地之間接大電阻等價于等價于接接0 門與地之間接小電阻門與地之間接小電阻等價于等價于接接0 第第3章章 門電路門電路u3、OC門、三態(tài)門、傳輸門的功能門、三態(tài)門、傳輸門的功能* OC門：門：可以實現(xiàn)可以實現(xiàn)“線與線與”。 三態(tài)門：三態(tài)門：若使能端若使能端EN為有效電平，三態(tài)為有效電平，三態(tài)門與普通門電路一樣；否則輸出為高阻態(tài)，輸入門與普通門電路一樣；否則輸出為高阻態(tài)，輸入與輸出之間相當于斷開。與輸出之間相當于斷

10、開。 傳輸門：傳輸門：當互補的控制信號均為有效電平當互補的控制信號均為有效電平時，傳輸門導(dǎo)通；否則為高阻態(tài)，輸入與輸出之時，傳輸門導(dǎo)通；否則為高阻態(tài)，輸入與輸出之間相當于斷開。間相當于斷開。第第4章章 組合邏輯電路組合邏輯電路u1、組合邏輯電路的分析、組合邏輯電路的分析 組合邏輯電路的分析通常采用代數(shù)法，一般按照組合邏輯電路的分析通常采用代數(shù)法，一般按照以下步驟進行：以下步驟進行： 1) 根據(jù)給定組合邏輯電路的邏輯圖，從輸入端開根據(jù)給定組合邏輯電路的邏輯圖，從輸入端開始，逐級推導(dǎo)出輸出端的邏輯函數(shù)表達式；始，逐級推導(dǎo)出輸出端的邏輯函數(shù)表達式； 2) 由輸出函數(shù)表達式，列出它的真值表；由輸出函數(shù)

11、表達式，列出它的真值表； 3) 從邏輯函數(shù)表達式或真值表，概括出給定組合從邏輯函數(shù)表達式或真值表，概括出給定組合邏輯電路的邏輯功能。邏輯電路的邏輯功能。第第4章章 組合邏輯電路組合邏輯電路u2、組合邏輯電路的設(shè)計、組合邏輯電路的設(shè)計 邏輯功能邏輯功能要求要求真值表真值表邏輯函數(shù)邏輯函數(shù)表達式表達式化簡化簡變換變換邏輯圖邏輯圖 組合邏輯電路設(shè)計步驟第第4章章 組合邏輯電路組合邏輯電路u3、編碼器、編碼器 編碼編碼就是在選定的一系列二進制數(shù)碼中，賦予就是在選定的一系列二進制數(shù)碼中，賦予每個二進制數(shù)碼以某一固定含義。能完成編碼功每個二進制數(shù)碼以某一固定含義。能完成編碼功能的電路稱為能的電路稱為編碼器

12、編碼器。 根據(jù)編碼的概念，編碼器的輸入端子數(shù)根據(jù)編碼的概念，編碼器的輸入端子數(shù)M和輸和輸出端子數(shù)出端子數(shù)n應(yīng)該滿足關(guān)系式：應(yīng)該滿足關(guān)系式：M2n。 編碼器可分為：編碼器可分為：普通編碼器普通編碼器和和優(yōu)先編碼器優(yōu)先編碼器【能能識別輸入（請求編碼）信號的優(yōu)先級別，并進行識別輸入（請求編碼）信號的優(yōu)先級別，并進行編碼的邏輯部件編碼的邏輯部件】（74LS148） 編碼器的擴展編碼器的擴展*（用兩片（用兩片8線線-3線優(yōu)先編碼器擴線優(yōu)先編碼器擴展成為展成為16線線-4線優(yōu)先編碼器）。線優(yōu)先編碼器）。第第4章章 組合邏輯電路組合邏輯電路u4、譯碼器、譯碼器 譯碼譯碼是編碼的逆過程，將輸入的每是編碼的逆過

13、程，將輸入的每個二進制代碼賦予的含義個二進制代碼賦予的含義“翻譯翻譯”過來，過來，并給出相應(yīng)的輸出信號。具有譯碼功能并給出相應(yīng)的輸出信號。具有譯碼功能的邏輯部件稱為的邏輯部件稱為譯碼器譯碼器。 根據(jù)譯碼的概念，譯碼器的輸出端根據(jù)譯碼的概念，譯碼器的輸出端子數(shù)子數(shù)N和輸入端子數(shù)和輸入端子數(shù)n之間應(yīng)該滿足關(guān)系之間應(yīng)該滿足關(guān)系式：式：N2n。 1）二進制譯碼器：）二進制譯碼器：將將n種輸入的組種輸入的組合譯成合譯成2n種電路狀態(tài)。也叫種電路狀態(tài)。也叫n2n線譯線譯碼器。碼器。(74LS138)第第4章章 組合邏輯電路組合邏輯電路u4、譯碼器、譯碼器 2）4線線-10線譯碼器（二十進制譯線譯碼器（二十

14、進制譯碼器）：碼器）：將二十進制代碼翻譯成十進將二十進制代碼翻譯成十進制數(shù)字信號的邏輯電路稱作二十進制制數(shù)字信號的邏輯電路稱作二十進制譯碼器。其譯碼器的輸入是譯碼器。其譯碼器的輸入是BCD碼，輸碼，輸出是與輸入出是與輸入BCD碼相應(yīng)的十個高碼相應(yīng)的十個高/低電平低電平輸出信號。輸出信號。 (74LS42) 3）顯示譯碼器：）顯示譯碼器：其譯碼器的輸入是其譯碼器的輸入是BCD碼，輸出是與輸入碼，輸出是與輸入BCD碼相應(yīng)的十碼相應(yīng)的十進制數(shù)顯示。進制數(shù)顯示。第第4章章 組合邏輯電路組合邏輯電路u4、譯碼器、譯碼器 用譯碼器設(shè)計組合邏輯函數(shù)的步驟：用譯碼器設(shè)計組合邏輯函數(shù)的步驟： 1）首先將被實現(xiàn)的

15、函數(shù)變成以最小項表示的與）首先將被實現(xiàn)的函數(shù)變成以最小項表示的與或表達式，并將被實現(xiàn)函數(shù)的變量接到譯碼器或表達式，并將被實現(xiàn)函數(shù)的變量接到譯碼器的輸入端。的輸入端。 2）當譯碼器的輸出為高電平有效時，選用或門；）當譯碼器的輸出為高電平有效時，選用或門；當輸出為低電平有效時，選用與非門。當輸出為低電平有效時，選用與非門。 3）將譯碼器輸出與邏輯函數(shù)）將譯碼器輸出與邏輯函數(shù)F所具有的最小項所具有的最小項相對應(yīng)的所有輸出端連接到一個或門（或者是與相對應(yīng)的所有輸出端連接到一個或門（或者是與非門）的輸入端，則或門（或者是與非門）的輸非門）的輸入端，則或門（或者是與非門）的輸出就是被實現(xiàn)的邏輯函數(shù)。出就是

16、被實現(xiàn)的邏輯函數(shù)。第第4章章 組合邏輯電路組合邏輯電路u5、數(shù)據(jù)選擇器、數(shù)據(jù)選擇器* 選擇多個輸入通道中的任意一路信選擇多個輸入通道中的任意一路信號傳送到輸出端，作為輸出信號。號傳送到輸出端，作為輸出信號。（74LS153） 特點：在某一時刻，特點：在某一時刻，N 個輸入端中只個輸入端中只允許有個輸入信號被選擇作為輸出信允許有個輸入信號被選擇作為輸出信號；輸入信號的選擇是通過數(shù)據(jù)選擇端號；輸入信號的選擇是通過數(shù)據(jù)選擇端（地址端）的二進制代碼來進行的。顯（地址端）的二進制代碼來進行的。顯然，數(shù)據(jù)選擇端子的數(shù)目然，數(shù)據(jù)選擇端子的數(shù)目n應(yīng)該滿足應(yīng)該滿足N2n的關(guān)系。且輸出表達式為：的關(guān)系。且輸出表達

17、式為：210niiiYm D210niiiYm D第第4章章 組合邏輯電路組合邏輯電路u5、數(shù)據(jù)選擇器、數(shù)據(jù)選擇器* 用數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù)的用數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù)的方法：方法： 1）當）當Kn時，邏輯函數(shù)的最小項數(shù)目時，邏輯函數(shù)的最小項數(shù)目與與MUX數(shù)據(jù)輸入端的數(shù)目一致。這樣可數(shù)據(jù)輸入端的數(shù)目一致。這樣可直接用直接用MUX實現(xiàn)組合邏輯函數(shù)。首先，實現(xiàn)組合邏輯函數(shù)。首先，將邏輯函數(shù)的輸入變量按次序接至將邏輯函數(shù)的輸入變量按次序接至MUX的選擇變量端，于是邏輯函數(shù)的最小項的選擇變量端，于是邏輯函數(shù)的最小項便與便與MUX的數(shù)據(jù)輸入端一一對應(yīng)了。如的數(shù)據(jù)輸入端一一對應(yīng)了。如果邏輯函數(shù)包含

18、某些最小項，便把與它果邏輯函數(shù)包含某些最小項，便把與它們對應(yīng)的們對應(yīng)的MUX數(shù)據(jù)輸入端接數(shù)據(jù)輸入端接1，否則接，否則接0。第第4章章 組合邏輯電路組合邏輯電路u5、數(shù)據(jù)選擇器、數(shù)據(jù)選擇器* 用數(shù)據(jù)器實現(xiàn)組合邏輯函數(shù)的方法：用數(shù)據(jù)器實現(xiàn)組合邏輯函數(shù)的方法： 2）當）當Kn時，應(yīng)分離出多余時，應(yīng)分離出多余(K-n個個)的變量，將的變量，將其余下（其余下（n個）的變量和個）的變量和MUX的選通變量端一一的選通變量端一一對應(yīng)連接，而將分離出來的變量按一定的規(guī)則接對應(yīng)連接，而將分離出來的變量按一定的規(guī)則接到到MUX的數(shù)據(jù)輸入端。的數(shù)據(jù)輸入端。 3）當）當KB、AB應(yīng)置，應(yīng)置，A=B置；在數(shù)據(jù)置；在數(shù)據(jù)比

19、較器進行位數(shù)擴展的時候可以采用級比較器進行位數(shù)擴展的時候可以采用級聯(lián)擴展以及并聯(lián)擴展兩種方法。聯(lián)擴展以及并聯(lián)擴展兩種方法。 第第4章章 組合邏輯電路組合邏輯電路u8、綜合、綜合 第第4章章 組合邏輯電路組合邏輯電路u9、組合邏輯電路中的競爭冒險、組合邏輯電路中的競爭冒險 一個變量以原、反變量出現(xiàn)在函數(shù)一個變量以原、反變量出現(xiàn)在函數(shù)F中，該變中，該變量是具有競爭條件的變量。如果消去其它變量量是具有競爭條件的變量。如果消去其它變量（令其它變量為（令其它變量為0或或1），留下具有競爭條件的變），留下具有競爭條件的變量，若出現(xiàn)函數(shù)量，若出現(xiàn)函數(shù) ，則產(chǎn)生負尖脈沖的，則產(chǎn)生負尖脈沖的冒 險 現(xiàn) 象 ，

20、稱 為冒 險 現(xiàn) 象 ， 稱 為 “ 0 ” 型 冒 險 ； 若 函 數(shù) 出型 冒 險 ； 若 函 數(shù) 出現(xiàn)現(xiàn) ，則產(chǎn)生正尖脈沖的冒險現(xiàn)象，稱，則產(chǎn)生正尖脈沖的冒險現(xiàn)象，稱為為“1”型冒險。型冒險。 可用接入濾波電容、引入選通脈沖、修改邏輯可用接入濾波電容、引入選通脈沖、修改邏輯設(shè)計的方法來消除競爭冒險。設(shè)計的方法來消除競爭冒險。第第5章章 觸發(fā)器觸發(fā)器u1、基本、基本RS觸發(fā)器觸發(fā)器 各種功能觸發(fā)器的最基本單元各種功能觸發(fā)器的最基本單元 QQSDRDSRQQSDRDSR 與非門實現(xiàn)的基本與非門實現(xiàn)的基本RS觸發(fā)器的圖形符號觸發(fā)器的圖形符號 或非門實現(xiàn)的基本或非門實現(xiàn)的基本RS觸發(fā)器的圖形符號

21、觸發(fā)器的圖形符號第第5章章 觸發(fā)器觸發(fā)器u1、基本、基本RS觸發(fā)器觸發(fā)器 各種功能觸發(fā)器的最基本單元各種功能觸發(fā)器的最基本單元 QQSDRDSR 與非門實現(xiàn)的基本與非門實現(xiàn)的基本RS觸發(fā)器的圖形符號觸發(fā)器的圖形符號 RD SD 功能功能 0 0 0 1 1 0 1 1 置置0 置置1 保持保持uRD為復(fù)位端（為復(fù)位端（Reset），），SD為置位端（為置位端（Set）。兩）。兩個端口均為低電平有效。個端口均為低電平有效。第第5章章 觸發(fā)器觸發(fā)器u2、同步、同步RS觸發(fā)器觸發(fā)器 QQSRCP1SC11R CP R S 功能功能 0 1 0 0 1 0 1 1 1 0 1 1 1保持保持保持保持置

22、置1置置0 10nnQSR QR S第第5章章 觸發(fā)器觸發(fā)器u3、主從、主從RS觸發(fā)器觸發(fā)器 CP=1時，主觸發(fā)器隨時，主觸發(fā)器隨R和和S的狀態(tài)翻的狀態(tài)翻轉(zhuǎn)，從觸發(fā)器狀態(tài)保持不變；（轉(zhuǎn)，從觸發(fā)器狀態(tài)保持不變；（準備階準備階段段） CP下降沿到達時，主觸發(fā)器狀態(tài)保下降沿到達時，主觸發(fā)器狀態(tài)保持不變，從觸發(fā)器隨持不變，從觸發(fā)器隨Q主主和和Q主主的狀態(tài)翻的狀態(tài)翻轉(zhuǎn)；轉(zhuǎn)； CP=0時，由于主觸發(fā)器狀態(tài)保持不時，由于主觸發(fā)器狀態(tài)保持不變，所以從觸發(fā)器的狀態(tài)也不再改變。變，所以從觸發(fā)器的狀態(tài)也不再改變。 u結(jié)論：在結(jié)論：在CPCP的一個變化周期中，主從觸發(fā)器輸出端的狀的一個變化周期中，主從觸發(fā)器輸出端的狀

23、態(tài)只可能改變一次，且只能在態(tài)只可能改變一次，且只能在CPCP下降沿到達時刻改變。下降沿到達時刻改變。第第5章章 觸發(fā)器觸發(fā)器u3、主從、主從RS觸發(fā)器觸發(fā)器QQSRCPSDRD1SC11RRS第第5章章 觸發(fā)器觸發(fā)器u3、主從、主從RS觸發(fā)器觸發(fā)器 1）在）在CP=1期間輸入信號期間輸入信號R和和S的值的值沒有沒有發(fā)生過變化，發(fā)生過變化，觸發(fā)器的狀態(tài)可以由觸發(fā)器的狀態(tài)可以由CP下降沿到達時的輸入信號的下降沿到達時的輸入信號的狀態(tài)確定狀態(tài)確定 ( ) 。 2）在）在CP=1期間輸入信號期間輸入信號R和和S的值的值發(fā)生過變化發(fā)生過變化，必，必須首先確定主觸發(fā)器的狀態(tài)，然后從觸發(fā)器在須首先確定主觸發(fā)

24、器的狀態(tài)，然后從觸發(fā)器在CP下下降沿到來時按主觸發(fā)器的狀態(tài)翻轉(zhuǎn)。降沿到來時按主觸發(fā)器的狀態(tài)翻轉(zhuǎn)。1nnQSR Q第第5章章 觸發(fā)器觸發(fā)器u4、主從、主從JK觸發(fā)器觸發(fā)器* QQJKCPSDRD1JC11KRS第第5章章 觸發(fā)器觸發(fā)器u4、主從、主從JK觸發(fā)器觸發(fā)器* 1）在）在CP=1期間輸入信號期間輸入信號J和和K的值的值沒有沒有發(fā)生過變化，發(fā)生過變化，觸發(fā)器的狀態(tài)可以由觸發(fā)器的狀態(tài)可以由CP下降沿到達時的輸入信號下降沿到達時的輸入信號的狀態(tài)確定（的狀態(tài)確定（ ）。）。2）在）在CP=1期間輸入信號期間輸入信號J和和K的值的值發(fā)生過變化發(fā)生過變化，必須首先確定主觸發(fā)器的狀態(tài)（必須首先確定主觸

25、發(fā)器的狀態(tài)（Qn為為0時，只有時，只有J1能使主觸發(fā)器翻轉(zhuǎn)且只翻轉(zhuǎn)一次；能使主觸發(fā)器翻轉(zhuǎn)且只翻轉(zhuǎn)一次； Qn為為1時，時，只有只有K1能使主觸發(fā)器翻轉(zhuǎn)且只翻轉(zhuǎn)一次），然能使主觸發(fā)器翻轉(zhuǎn)且只翻轉(zhuǎn)一次），然后從觸發(fā)器在后從觸發(fā)器在CP下降沿到來時按主觸發(fā)器的狀態(tài)下降沿到來時按主觸發(fā)器的狀態(tài)翻轉(zhuǎn)。翻轉(zhuǎn)。1nnnQJQKQ第第5章章 觸發(fā)器觸發(fā)器u5、D觸發(fā)器觸發(fā)器* QQDCP1DC11nQD CP D QnQn+1 0 Qn 1 1 01 1 1 11 1 0 00 1 0 10第第5章章 觸發(fā)器觸發(fā)器u6、T觸發(fā)器觸發(fā)器* CP T 功能功能 0 1 0 1 1 保持保持 保持保持 翻轉(zhuǎn)翻轉(zhuǎn)第第

26、5章章 觸發(fā)器觸發(fā)器u7、邊沿觸發(fā)器、邊沿觸發(fā)器* 1DC1QQ1DC1QQ1DC1QQ1DC1QQ邊沿觸發(fā)邊沿觸發(fā)電平觸發(fā)電平觸發(fā)觸發(fā)器觸發(fā)器注意：同一種邏輯功能的觸發(fā)器可以用不同 的電路結(jié)構(gòu)實現(xiàn)； 同一種電路結(jié)構(gòu)形式可以做成不同邏 輯功能的觸發(fā)器。邏輯功能電路結(jié)構(gòu)RS觸發(fā)器、 D觸發(fā)器、JK觸發(fā)器和T觸發(fā)器基本觸發(fā)器、同步觸發(fā)器、主從觸發(fā)器和邊沿觸發(fā)器第第6章章 時序邏輯電路時序邏輯電路u1、時序邏輯電路的分析（同步）、時序邏輯電路的分析（同步） 1）根據(jù)給定的時序邏輯電路，寫出存儲電路（如觸發(fā)器）的驅(qū)動方程（輸入信號的邏輯表達式）。2）寫出存儲電路的狀態(tài)轉(zhuǎn)移方程，并根據(jù)輸出電路，寫出輸出

27、函數(shù)表達式。3）由狀態(tài)轉(zhuǎn)移方程和輸出函數(shù)表達式，列出狀態(tài)轉(zhuǎn)移表，或畫出狀態(tài)轉(zhuǎn)移圖。4）畫工作波形圖（時序圖）。5）歸納時序邏輯電路的邏輯功能。第第6章章 時序邏輯電路時序邏輯電路u1、時序邏輯電路的分析（異步）、時序邏輯電路的分析（異步） 異步時序邏輯電路中的各級觸發(fā)器的時鐘脈沖，異步時序邏輯電路中的各級觸發(fā)器的時鐘脈沖，不一定都是輸入脈沖，因此各級觸發(fā)器的狀態(tài)轉(zhuǎn)移不一定都是輸入脈沖，因此各級觸發(fā)器的狀態(tài)轉(zhuǎn)移不是不是在同一時鐘作用下同時發(fā)生的。所以，在分析在同一時鐘作用下同時發(fā)生的。所以，在分析異步時序邏輯電路時，必須注意各級觸發(fā)器的時鐘異步時序邏輯電路時，必須注意各級觸發(fā)器的時鐘信號。信號。

28、第第6章章 時序邏輯電路時序邏輯電路u2、時序邏輯電路的設(shè)計、時序邏輯電路的設(shè)計 1）建立并化簡原始狀態(tài)轉(zhuǎn)換圖）建立并化簡原始狀態(tài)轉(zhuǎn)換圖 2）確定觸發(fā)器的數(shù)目，若原始狀態(tài)圖中有）確定觸發(fā)器的數(shù)目，若原始狀態(tài)圖中有N個狀個狀態(tài)，則需要態(tài)，則需要n個觸發(fā)器，且有：個觸發(fā)器，且有： 3）將原始狀態(tài)編碼，列狀態(tài)轉(zhuǎn)換表，求狀態(tài)方程、）將原始狀態(tài)編碼，列狀態(tài)轉(zhuǎn)換表，求狀態(tài)方程、輸出方程輸出方程 4）觸發(fā)器選型，求驅(qū)動方程）觸發(fā)器選型，求驅(qū)動方程 5）畫邏輯圖）畫邏輯圖 6）檢查電路的自啟動特性）檢查電路的自啟動特性122nnN第第6章章 時序邏輯電路時序邏輯電路3、寄存器、寄存器Q0Q1Q2Q3D0D1D

29、2D3DIRS1S0DILCPRD74LS194RDS1S0CPDILDIRD0D1D2D3Q0Q1Q2Q3功能00000清零10保持111d0d1d2d3d0d1d2d3并入10111右移10100右移11011左移11000左移100保持nQ0nQ1nQ2nQ0nQ1nQ2nQ1nQ2nQ0nQ1nQ2nQ3nQ3nQ1nQ2nQ3nQ0nQ1nQ2nQ3第第6章章 時序邏輯電路時序邏輯電路u4、同步十進制計數(shù)器、同步十進制計數(shù)器* Q0Q1Q2Q3D0D1D2D3EPETCPCLDRD74160CPRDLDEP ET工作狀態(tài)工作狀態(tài)011110111 0 1 01 1置零置零預(yù)置數(shù)預(yù)置數(shù)

30、保持保持保持（保持（C=0）計數(shù)計數(shù)第第6章章 時序邏輯電路時序邏輯電路u5、同步十六進制計數(shù)器、同步十六進制計數(shù)器* Q0Q1Q2Q3D0D1D2D3EPETCPCLDRD74161CPRDLDEP ET工作狀態(tài)工作狀態(tài)011110111 0 1 01 1置零置零預(yù)置數(shù)預(yù)置數(shù)保持保持保持（保持（C=0）計數(shù)計數(shù)第第6章章 時序邏輯電路時序邏輯電路u6、異步二五十進制計數(shù)器、異步二五十進制計數(shù)器* S91S92R01R02Q0Q1Q2Q3CP1CP074290CPS91S92R01R02Q0Q1Q2Q3CP1CP074290CP00000000二進制計數(shù)器五進制計數(shù)器第第6章章 時序邏輯電路時

31、序邏輯電路u6、異步二五十進制計數(shù)器、異步二五十進制計數(shù)器* S91S92R01R02Q0Q1Q2Q3CP1CP074290S91S92R01R02Q0Q1Q2Q3CP1CP074290CPCP00000000十進制計數(shù)器（5421BCD）十進制計數(shù)器（8421BCD）第第6章章 時序邏輯電路時序邏輯電路u7、任意進制計數(shù)器的構(gòu)成、任意進制計數(shù)器的構(gòu)成* 對于對于MN的情況的情況, 1）串）串/并行進位法：低位計數(shù)一周，高位計一數(shù)；并行進位法：低位計數(shù)一周，高位計一數(shù)； 2）整體置零）整體置零/置數(shù)法：首先將多片置數(shù)法：首先將多片N進制計數(shù)器接進制計數(shù)器接成一個大于成一個大于M進制的計數(shù)器，然

32、后在按照進制的計數(shù)器，然后在按照MN的情的情況處理即可況處理即可。第第7章章 半導(dǎo)體存儲器半導(dǎo)體存儲器u1、半導(dǎo)體存儲器的基本概念、半導(dǎo)體存儲器的基本概念 概念：把成千上萬個存儲單元按一定規(guī)概念：把成千上萬個存儲單元按一定規(guī)則組合起來，并輔以必要的控制電路，則組合起來，并輔以必要的控制電路，形成一個存儲陣列，這就是形成一個存儲陣列，這就是半導(dǎo)體存儲器。 第第7章章 半導(dǎo)體存儲器半導(dǎo)體存儲器u2、存儲器的容量、存儲器的容量* 字：若干個二進制存儲單元構(gòu)成一個字； 字長：一個字所包含二進制數(shù)的位數(shù)稱為字長。 存儲容量等于字數(shù)乘以字長第第7章章 半導(dǎo)體存儲器半導(dǎo)體存儲器u3、存儲器的容量的擴展、存儲

33、器的容量的擴展* 位擴展：每一片存儲器中的字數(shù)夠用位擴展：每一片存儲器中的字數(shù)夠用而每個字的位數(shù)不夠用；而每個字的位數(shù)不夠用； 字擴展：每一片存儲器的數(shù)據(jù)位數(shù)字擴展：每一片存儲器的數(shù)據(jù)位數(shù)夠用而字數(shù)不夠用；夠用而字數(shù)不夠用； 位和字同時擴展：每一片存儲器中位和字同時擴展：每一片存儲器中的字數(shù)以及每個字的位數(shù)都不夠用。的字數(shù)以及每個字的位數(shù)都不夠用。第第7章章 半導(dǎo)體存儲器半導(dǎo)體存儲器u3、存儲器的容量的擴展、存儲器的容量的擴展* 位擴展的方法：位擴展的方法： 1）把多片位數(shù)相同的）把多片位數(shù)相同的RAM芯片地址芯片地址線共用線共用 2）讀）讀/寫控制端，片選端共用寫控制端，片選端共用 3）每個

34、）每個RAM片的片的I/O端并行輸出端并行輸出 所需RAM的片數(shù)為：N 總存儲容量一片存儲容量第第7章章 半導(dǎo)體存儲器半導(dǎo)體存儲器u3、存儲器的容量的擴展、存儲器的容量的擴展* 字擴展的方法：字擴展的方法： 1 1）把原地址線共用，）把原地址線共用，I/OI/O端共用端共用 2 2）讀）讀/ /寫控制端共用寫控制端共用 3 3）根據(jù)需要增加適當?shù)牡刂肪€控制片選端）根據(jù)需要增加適當?shù)牡刂肪€控制片選端 所需RAM的片數(shù)為：N 總存儲容量一片存儲容量第第7章章 半導(dǎo)體存儲器半導(dǎo)體存儲器u3、存儲器的容量的擴展、存儲器的容量的擴展* 位和字擴展的方法：位和字擴展的方法： 1 1）先進行位擴展）先進行位

35、擴展 2 2）再進行字擴展）再進行字擴展 所需RAM的片數(shù)為：N 總存儲容量一片存儲容量第第7章章 半導(dǎo)體存儲器半導(dǎo)體存儲器u4、用存儲器實現(xiàn)組合邏輯函數(shù)、用存儲器實現(xiàn)組合邏輯函數(shù)* 方法：方法：1）將將與與陣列地址端陣列地址端A0An當作邏輯函數(shù)的當作邏輯函數(shù)的輸入變量，則可在地址譯碼器輸出端（即字線）輸入變量，則可在地址譯碼器輸出端（即字線）上產(chǎn)生全部最小項；上產(chǎn)生全部最小項； 2）或或陣列的輸出（位線）是將與之相連字陣列的輸出（位線）是將與之相連字線上的信息相線上的信息相或或以后作為輸出的，因此在數(shù)據(jù)輸以后作為輸出的，因此在數(shù)據(jù)輸出端可獲得有關(guān)最小項相出端可獲得有關(guān)最小項相或或的表達式。

36、的表達式。 結(jié)論：結(jié)論：ROM有幾個數(shù)據(jù)輸出端，即可獲得幾個邏有幾個數(shù)據(jù)輸出端，即可獲得幾個邏輯函數(shù)的輸出。輯函數(shù)的輸出。 第第8章章 可編程邏輯器件可編程邏輯器件u1、可編程邏輯器件結(jié)構(gòu)分類、可編程邏輯器件結(jié)構(gòu)分類與區(qū)別與區(qū)別 器件名稱器件名稱與陣列與陣列或陣列或陣列輸出方式輸出方式PROMPALGALPLA固定固定可編程可編程可編程可編程可編程可編程可編程可編程固定固定固定固定可編程可編程固定固定固定固定可編程可編程固定固定第第10章章 脈沖波形的產(chǎn)生和整形脈沖波形的產(chǎn)生和整形u1 1、施密特觸發(fā)器、施密特觸發(fā)器一、有兩個穩(wěn)定的工作狀態(tài)；一、有兩個穩(wěn)定的工作狀態(tài)；二、輸入信號電平二、輸入信

37、號電平由低變高由低變高的過程中，電的過程中，電路狀態(tài)轉(zhuǎn)換時對應(yīng)的輸入電平與輸入信路狀態(tài)轉(zhuǎn)換時對應(yīng)的輸入電平與輸入信號電平號電平由高變低由高變低的過程中，電路狀態(tài)轉(zhuǎn)的過程中，電路狀態(tài)轉(zhuǎn)換時對應(yīng)的輸入電平不同；換時對應(yīng)的輸入電平不同；三、電路狀態(tài)轉(zhuǎn)換時，通過電路內(nèi)部正反三、電路狀態(tài)轉(zhuǎn)換時，通過電路內(nèi)部正反饋過程使得輸出電壓波形的邊沿很陡。饋過程使得輸出電壓波形的邊沿很陡。 1vOvI同相輸出同相輸出1vIvO反相輸出反相輸出第第10章章 脈沖波形的產(chǎn)生和整形脈沖波形的產(chǎn)生和整形u2、單穩(wěn)態(tài)觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器 單穩(wěn)態(tài)觸發(fā)器具有單穩(wěn)態(tài)觸發(fā)器具有穩(wěn)態(tài)穩(wěn)態(tài)和和暫穩(wěn)態(tài)暫穩(wěn)態(tài)兩個不同的工兩個不同的工作狀態(tài)。

38、在外界觸發(fā)脈沖作用下，能從穩(wěn)態(tài)翻轉(zhuǎn)作狀態(tài)。在外界觸發(fā)脈沖作用下，能從穩(wěn)態(tài)翻轉(zhuǎn)為暫穩(wěn)態(tài)，維持一段時間后，電路又能自動地翻為暫穩(wěn)態(tài)，維持一段時間后，電路又能自動地翻轉(zhuǎn)為穩(wěn)態(tài)。暫穩(wěn)態(tài)維持時間的長短取決于電路本轉(zhuǎn)為穩(wěn)態(tài)。暫穩(wěn)態(tài)維持時間的長短取決于電路本身的參數(shù)，與外界觸發(fā)脈沖無關(guān)。身的參數(shù)，與外界觸發(fā)脈沖無關(guān)。一、有穩(wěn)態(tài)和暫穩(wěn)態(tài)兩個不同的工作狀態(tài)；一、有穩(wěn)態(tài)和暫穩(wěn)態(tài)兩個不同的工作狀態(tài)；二、收到外界觸發(fā)脈沖，從穩(wěn)態(tài)翻轉(zhuǎn)到暫穩(wěn)態(tài)，并二、收到外界觸發(fā)脈沖，從穩(wěn)態(tài)翻轉(zhuǎn)到暫穩(wěn)態(tài)，并持續(xù)一段時間后自動返回穩(wěn)態(tài)；持續(xù)一段時間后自動返回穩(wěn)態(tài)；三、暫穩(wěn)態(tài)持續(xù)時間只與電路本身參數(shù)有關(guān)，與觸三、暫穩(wěn)態(tài)持續(xù)時間只與電路本身參

39、數(shù)有關(guān)，與觸發(fā)脈沖無關(guān)。發(fā)脈沖無關(guān)。第第10章章 脈沖波形的產(chǎn)生和整形脈沖波形的產(chǎn)生和整形u2、單穩(wěn)態(tài)觸發(fā)器（、單穩(wěn)態(tài)觸發(fā)器（74121）輸入輸出A1A2BvOvO0101010100111011111100穩(wěn)態(tài)穩(wěn)態(tài)暫穩(wěn)態(tài)暫穩(wěn)態(tài)第第10章章 脈沖波形的產(chǎn)生和整形脈沖波形的產(chǎn)生和整形u2、單穩(wěn)態(tài)觸發(fā)器（、單穩(wěn)態(tài)觸發(fā)器（74121）vItOvOtOtWtWABCD第第10章章 脈沖波形的產(chǎn)生和整形脈沖波形的產(chǎn)生和整形u3、多諧振蕩器、多諧振蕩器 多諧振蕩器是一種自激振蕩器，在多諧振蕩器是一種自激振蕩器，在接通電源后，不需要外加觸發(fā)信號，能接通電源后，不需要外加觸發(fā)信號，能自動地產(chǎn)生矩形脈沖，由于矩

40、形脈沖中自動地產(chǎn)生矩形脈沖，由于矩形脈沖中含有豐富的高次諧波，故習(xí)慣稱為含有豐富的高次諧波，故習(xí)慣稱為多諧多諧振蕩器振蕩器。它是常用的矩形脈沖產(chǎn)生電路。它是常用的矩形脈沖產(chǎn)生電路。 注：大于等于大于等于3的奇數(shù)個反相器首尾相連接成環(huán)形振的奇數(shù)個反相器首尾相連接成環(huán)形振蕩器，且振蕩周期為：蕩器，且振蕩周期為： 注：石英晶體多諧振蕩器的振蕩頻率取決于石英晶體石英晶體多諧振蕩器的振蕩頻率取決于石英晶體的固有諧振頻率，而與外界電阻電容無關(guān)。的固有諧振頻率，而與外界電阻電容無關(guān)。pd2Tnt第第10章章 脈沖波形的產(chǎn)生和整形脈沖波形的產(chǎn)生和整形u4、555定時器應(yīng)用定時器應(yīng)用*48762153VCC5550.01FVI 實現(xiàn)施密特觸發(fā)器的特點：兩個輸入端（2和6）連在一起作為輸入，且與地之間沒有電容元件。