9-數(shù)字集成電路基本單元與版圖

1、集成電路設計基礎第九章 數(shù)字集成電路基本單元廣州集成電路設計中心殷瑞祥 教授第九章 數(shù)字集成電路基本單元與版圖9.1 TTL基本電路 9.2 CMOS基本門電路及版圖實現(xiàn)9.3 數(shù)字電路標準單元庫設計 9.4 焊盤輸入輸出單元 9.5 了解CMOS存儲器 29.1 TTL基本電路 TTL反相器3具有多發(fā)射極晶體管的3輸入端與非門電路與非門電路4TTL或非門 5第九章 數(shù)字集成電路基本單元與版圖9.1 TTL基本電路 9.2 CMOS基本門電路及版圖實現(xiàn)9.3 數(shù)字電路標準單元庫設計 9.4 焊盤輸入輸出單元 9.5 了解CMOS存儲器 69.2.1 CMOS反相器NMOS和PMOS的襯底分開N

2、MOS的襯底接最低電位地，PMOS的襯底接最高電位Vdd。NMOS的源極接地，漏極接高電位；PMOS的源極接Vdd，漏極接低電位。輸入信號Vi加在兩管g和s之間，由于NMOS的s接地， PMOS的s接 Vdd，所以Vi對兩管參考電位不同。7CMOS反相器的轉移特性Vi Vtn 導通Vi Vdd - |Vtp| 截止Vi Vdd - |Vtp| 導通NMOS：PMOS：PMOS視為NMOS的負載，可以像作負載線一樣，把PMOS的特性作在NMOS的特性曲線上整個工作區(qū)分為五個區(qū)域A B C D E8CMOS反相器的轉移特性(續(xù)1)A區(qū)：0 Vi VtnNMOS截止 Idsn = 0PMOS導通Vd

3、sn = Vdd Vdsp = 0 9反相器轉移特性(續(xù)2)B區(qū)： Vtn Vi VddNMOS飽和導通，等效為電流源NMOS平方率跨導因子PMOS平方率跨導因子 PMOS等效為非線性電阻在Idsn的驅動下，Vdsn自Vdd下降, |Vdsp|自0V開始上升。10反相器轉移特性(續(xù)3)C區(qū)： Vi VddNMOS導通，處于飽和區(qū)；PMOS也導通， 處于飽和區(qū)；均等效于一個電流源。11反相器轉移特性(續(xù)4)n/p對轉移特性的影響12反相器轉移特性(續(xù)5)D區(qū)： Vdd/2 Vi Vdd/2 +Vtp與B區(qū)情況相反，PMOS導通，處于飽和區(qū)，等效一個電流源：NMOS強導通，等效于非線性電阻13反相

4、器轉移特性(續(xù)6)PMOS截止，NMOS導通。Vdsn = 0|Vdsp| = VddIdsp = 0與A區(qū)相反E區(qū)：Vi Vdd +Vtp14反相器轉移特性(續(xù)7)CMOS反相器的轉移特性和穩(wěn)態(tài)支路電流ABCDEVi015反相器轉移特性(續(xù)8)PMOS和NMOS在5個區(qū)域中的定性導電特性。 對于數(shù)字信號，CMOS反相器靜態(tài)時，工作在A區(qū) 或E區(qū)Vi = 0 (I = 0)Vo = Vdd( O = 1 )Vi = Vdd (I = 1)Vo = 0 ( O = 0 )狀態(tài)轉換時：(I = 0) (I = 1) (I =1) (I = 0) Is-s= 0 Pdc= 0Is-s 0Ptr 01

5、6CMOS反相器的瞬態(tài)特性 研究瞬態(tài)特性必須考慮負載電容（下一級門的輸入電容）的影響。 脈沖信號參數(shù)定義上升時間tr Vo=10%VomaxVo=90%Vomax下降時間tf Vo=90%VomaxVo=10%Vomax 延遲時間td Vi=50%VimaxVo=50%Vomax 17NMOS和PMOS源、漏極間電壓的變化過程為：Vdsn：0Vdd|Vdsp|：Vdd0 ，即 123原點CMOS反相器的瞬態(tài)特性(續(xù)1)Vi從1到0 CL充電18 考慮到上拉管導通時先為飽和狀態(tài)而后為非飽和狀態(tài)，輸出脈沖上升時間可分為兩段來計算。CMOS反相器的瞬態(tài)特性(續(xù)2)Vo VO CL被充電 VO上升 V

6、omax= V -Vtn若Vi V -Vtn Vgs VO CL充電 VO上升 VO= ViVi VO CL放電 VO下降 VO= VOmin= Vtp=0 VO(t)= max(Vi， Vtp)2 ) = 1 (V = Vdd)， PMOS不通， VO和O保持不變， 即 VO(t)=VO O=O=1 VO= VO39PMOS傳輸門(續(xù))PMOS傳輸門用作開關傳輸邏輯信號時傳輸“1”邏輯， 將是理想的。傳輸“0”邏輯， 不是理想的。因為電平是蛻化的， 即Vi=0， Vomin=Vtp. PMOS放電放不到底！PMOS 傳輸門也是由控制的. =0， MOS導通， 傳輸信號=1， MOS截止， V

7、O= VO PMOS 傳輸門也是一種記憶元件， 可構成時序邏輯40PMOS傳輸門(續(xù))PMOS傳輸門特性VOVddVO|VTp|VVi00VddVddO1O0I0011PMOS傳輸門的基本特性為：在的控制下，傳送I = 0 O = I = 1 O = O41CMOS傳輸門將NMOS傳輸門和PMOS傳輸門的優(yōu)缺點加以互補， 得到特性優(yōu)良的CMOS傳輸門P-gateN-gate=0， NMOS和PMOS都不導通，VO(t)= VO(t-Tp)不傳輸信號=1， NMOS和PMOS導通， 有兩條通路若I=0， 則NMOS通路更有效 CL可以放電放到 0若I=1， 則PMOS通路更有效 CL可以充電充到

8、 1這樣，輸出電平要么是0，要么是1(Vdd)，沒有電平蛻化，可理想地實現(xiàn)信號傳送。42傳輸門的連接傳輸門的連接方式主要有：串聯(lián)、并聯(lián)、串并聯(lián)通過適當?shù)倪B接可以實現(xiàn)特定的邏輯關系。串聯(lián)12VO00VO01VO10VO11Min(Va，V2-VTn)兩個NMOS傳輸門的控制信號分別是1與243Va是連接點a上的電壓。當兩個管子都導通時，最后輸出電壓VO應當是Va與(V2VTn)之間的最小值。Va是前級的輸出電壓，應當是Vi與(V1VTn)之間的最小值。VO = min( Va，V2VTn) = minmin(Vi，V1VTn)，(V2VTn) = minVi，V1VTn，V2VTn傳輸門串聯(lián)44

9、傳輸門串聯(lián)(續(xù))1 = 0 V1 = 0 2 = 0 V2 = 01 = 1 V1 = Vdd 2 = 1 V2 = Vdd I = 0 Vi = 0 I = 1 Vi = Vdd-VTnVOVdd-VTnVOVOVO0VOVOV2 V2000VddVddVddVdd0Vi0VddOO0OOO1O2200011110I0145傳輸門串聯(lián)(續(xù))1) 控制信號1與2的作用是以聯(lián)合形式出現(xiàn)的。若12 = 0 ，總有一個開關不導通，輸出就保持在前一個狀態(tài)之值，VO= VO。若12 = 1，則兩個開關都導通，可以傳輸數(shù)據(jù)2) 傳輸“0”邏輯是理想的，但傳輸“1”邏輯則產(chǎn)生電平蛻化。 其蛻 化程度為 mi

10、n( V1VTn，V2VTn )。3） 輸入I與輸出O之間的關系為，O = 12( I )12 = 1 O = I12 = 0 O = O 4） 推廣到任意k個傳輸門串聯(lián)，有O = 12k( I ) 但電平蛻化更嚴重。46傳輸門并聯(lián)V1V2VO00VO0VddMin(Vi2 ,V2VTn)Vdd0Min(Vi1 ,V1VTn)VddVdd?當12 = 1時，電路是沖突的。因為這時兩個傳輸門都把各自的輸入信號傳輸給共同的輸出。如果兩路輸入狀態(tài)相同，且電壓值也相等，Vi1 = Vi2，則這類傳輸仍是許可的。但若兩路輸入的狀態(tài)不同，電壓值不等，且若兩個MOS開關也很理想，則電路就矛盾。47傳輸門并聯(lián)

11、(續(xù))VO000VOVddVTn0VOVddVTnVddVTnVddVTnVO0VddVTnV1 V2Vi1 Vi20 00 VddVdd VddVdd 00 00 VddVdd VddVdd 000010111011 2I1 I200011 11 000011110不出現(xiàn)沖突情況下，實現(xiàn)與或邏輯。使能信號1 2均為0，輸出為高阻。48傳輸門并聯(lián)(續(xù))從傳輸?shù)慕嵌瘸霭l(fā)，邏輯關系表示為： O = 1( I1 ) + 2( I2 ) 即，在1控制下傳輸I1，而在2控制下傳輸I2，二者發(fā)生線或。傳輸門并聯(lián)可推廣到任意k個NMOS傳輸門的并聯(lián)： O = 1( I1 ) + 2( I2 ) + + k(

12、 Ik ) 需要注意的是，傳輸門并聯(lián)，必須保證各個輸入的邏輯電平一致，否則，將會出現(xiàn)沖突，需要外電路來強制輸入電平趨于一致。49傳輸門串并聯(lián)串并聯(lián)是傳輸門網(wǎng)絡的最基本形式O = 13 ( I1 ) + 24( I2 ) + 12 ( I3 ) + 34 ( I4 )對一個復雜的傳輸門網(wǎng)絡，上式可寫為，O = P1( I1 ) + P2( I2 ) + + Pk( Ik )式中Pk是第k路的各控制變量的邏輯乘積50由傳輸門構成開關邏輯 開關邏輯與或門 傳輸門符號51異或和異或非門電路 異或異或非B52線或電路要實現(xiàn)線或，兩個信號必須只能有一個信號有效，另一個為高阻態(tài)53CMOS傳輸門版圖實現(xiàn) 5

13、4三態(tài)門 55三態(tài)門版圖 56驅動電路及其版圖 多個管子并聯(lián)使用增大輸出驅動能力57第九章 數(shù)字集成電路基本單元與版圖9.1 TTL基本電路 9.2 CMOS基本門電路及版圖實現(xiàn)9.3 數(shù)字電路標準單元庫設計 9.4 焊盤輸入輸出單元 9.5 了解CMOS存儲器 589.3 數(shù)字電路標準單元庫設計 標準單元設計流程圖 59庫單元設計 標準單元庫中的單元電路是多樣化的，通常包含上百種單元電路，每種單元的描述內容都包括： （1）邏輯功能； （2）電路結構與電學參數(shù)； （3）版圖與對外連接端口的位置； 對于標準單元設計EDA系統(tǒng)而言，標準單元庫應包含以下三個方面的內容： （1）邏輯單元符號庫與功能單

14、元庫； （2）拓撲單元庫； （3）版圖單元庫。60庫單元設計 例簡單反相器61第九章 數(shù)字集成電路基本單元與版圖9.1 TTL基本電路 9.2 CMOS基本門電路及版圖實現(xiàn)9.3 數(shù)字電路標準單元庫設計 9.4 焊盤輸入輸出單元 9.5 了解CMOS存儲器 629.4 焊盤輸入輸出單元 輸入單元主要承擔對內部電路的保護一般認為外部信號的驅動能力足夠大，輸入單元不必具備再驅動功能。因此，輸入單元的結構主要是輸入保護電路。為防止器件被擊穿，必須為這些電荷提供“泄放通路”，這就是輸入保護電路。輸入保護分為單二極管、電阻結構和雙二極管、電阻結構。 63輸入單元例單二極管、電阻電路 雙二極管、電阻保護電

15、路 649.4.2 輸出單元 A. 反相輸出I/OPAD 顧名思義，反相輸出就是內部信號經(jīng)反相后輸出。這個反相器除了完成反相的功能外，另一個主要作用是提供一定的驅動能力。圖9.37是一種p阱硅柵CMOS結構的反相輸出單元，由版圖可見構造反相器的NMOS管和PMOS管的尺寸比較大，因此具有較大的驅動能力。65輸出單元 例p阱硅柵CMOS反相輸出I/OPAD 66輸出單元 例去鋁后的反相器版圖 67輸出單元 (續(xù))大尺寸NMOS管版圖結構和剖面68輸出單元 (續(xù))反相器鏈驅動結構假設反相器的輸入電容等于Cg，則當它驅動一個輸入電容為fCg的反相器達到相同的電壓值所需的時間為f。如果負載電容CL和C

16、g的CL/Cg = Y時，則直接用內部反相器驅動該負載電容所產(chǎn)生的總延遲時間為ttol = Y。如果采用反相器鏈的驅動結構，器件的尺寸逐級放大f倍，則每一級所需的時間都是f ，N級反相器需要的總時間是Nf。由于每一級的驅動能力放大f倍，N級反相器的驅動能力就放大了f N倍，所以f NY。對此式兩邊取對數(shù)，得：N=lnY/lnf反相器鏈的總延遲時間ttol =N*f*=(f/lnf)*lnY 69輸出單元 (續(xù))直接驅動和反相器鏈驅動負載時的延遲時間曲線 70輸出單元 (續(xù))B. 同相輸出I/OPAD 同相輸出實際上就是“反相反相”，或采用類似于圖9.40所示的偶數(shù)級的反相器鏈。為什么不直接從內

17、部電路直接輸出呢？主要是驅動能力問題。利用鏈式結構可以大大地減小內部負荷。即內部電路驅動一個較小尺寸的反相器，這個反相器再驅動大的反相器，在同樣的內部電路驅動能力下才能獲得較大的外部驅動。71輸出單元 (續(xù))C. 三態(tài)輸出I/OPAD所謂三態(tài)輸出是指單元除了可以輸出“0”，“1”邏輯外，還可高阻輸出，即單元具有三種輸出狀態(tài)。同樣，三態(tài)輸出的正常邏輯信號也可分為反相輸出和同相輸出。圖9.42是一個同相三態(tài)輸出的電路單元的結構圖。同相三態(tài)輸出單元電路結構 72輸出單元 (續(xù))同相三態(tài)輸出單元版圖 73輸出單元 (續(xù))D. 漏極開路輸出單元漏極開路結構實現(xiàn)的線邏輯749.4.3 輸入輸出雙向三態(tài)單元

18、（I/O PAD）在許多應用場合，需要某些數(shù)據(jù)端同時具有輸入、輸出的功能，或者還要求單元具有高阻狀態(tài)。在總線結構的電子系統(tǒng)中使用的集成電路常常要求這種I/OPAD。 輸入、輸出雙向三態(tài)單元電路原理圖 75第九章 數(shù)字集成電路基本單元與版圖9.1 TTL基本電路 9.2 CMOS基本門電路及版圖實現(xiàn)9.3 數(shù)字電路標準單元庫設計 9.4 焊盤輸入輸出單元 9.5 了解CMOS存儲器 769.5 了解CMOS存儲器 77存儲單元的等效電路 789.5.1動態(tài)隨機存儲器（DRAM） A. DRAM單元的歷史演變過程(a)含兩個存儲節(jié)點的四晶體管DRAM單元；(b)含兩條位線和兩條字線的三晶體管DRA

19、M單元；(c)含兩條位線和一條字線的雙晶體管DRAM單元；(d)含一條位線和一條字線的單晶體管DRAM單元79三晶體管DRAM單元的工作原理字線上通過預充電電路將電容C2和C3充電到VDD字線電容比存儲電容C1要大很多80工作原理(續(xù)）在寫“l(fā)”時序中，VT1接通，電容Cl和C2的電荷共享 在讀取“l(fā)”過程中，VT3選通，列電容C3通過晶體管VT2和VT3進行放電 81工作原理(續(xù)）在寫0時序過程中C1和C2通過VT1和數(shù)據(jù)寫入晶體管放電 在讀取0過程中列電容C3不放電 82工作原理(續(xù)）對三晶體管DRAM單元進行四個連續(xù)操作：寫入“l(fā)”，讀取“1”，寫入“0”和讀取“0”時的典型電壓波形 在預充電周期電流通過VTl和VT2開始對列電容C2和C3進行充電 83單晶體管DRAM單元的工