第13章、門電路和組合邏輯電路

1、（2-1）第十三章門電路和組合邏輯電路（2-2）（2-3）前面幾章討論的是模擬信號(hào)，后面幾章前面幾章討論的是模擬信號(hào)，后面幾章討論的數(shù)字信號(hào)。討論的數(shù)字信號(hào)。模擬電路中的電信號(hào)是隨著時(shí)間連續(xù)變模擬電路中的電信號(hào)是隨著時(shí)間連續(xù)變化的化的模擬信號(hào)模擬信號(hào)；數(shù)字電路中的電信號(hào)是不連；數(shù)字電路中的電信號(hào)是不連續(xù)變化的續(xù)變化的脈沖信號(hào)脈沖信號(hào)。常見的脈沖信號(hào)常見的脈沖信號(hào)：矩形波矩形波尖頂波尖頂波（2-4） 13.1 分立元件門電路分立元件門電路門電路是用以實(shí)現(xiàn)邏輯關(guān)系的電子電路。在門電路是用以實(shí)現(xiàn)邏輯關(guān)系的電子電路。在數(shù)字電路中，門電路是最基本的數(shù)字電路中，門電路是最基本的邏輯單元邏輯單元。所謂所謂“

2、門門”，就是一種開關(guān)，在一定條件下，就是一種開關(guān)，在一定條件下它能允許信號(hào)通過，條件不滿足，信號(hào)就通不過。它能允許信號(hào)通過，條件不滿足，信號(hào)就通不過。因此，門電路的輸入信號(hào)和輸出信號(hào)之間存在一因此，門電路的輸入信號(hào)和輸出信號(hào)之間存在一定的邏輯關(guān)系，所以門電路又稱定的邏輯關(guān)系，所以門電路又稱邏輯門電路邏輯門電路。基本邏輯門電路有：基本邏輯門電路有：“與與” 門、門、 “或或” 門、門、 “非非”門。門。13.1.1 門電路的基本概念門電路的基本概念（2-5） 11.3 分立元件門電路分立元件門電路在分析邏輯電路時(shí)只用兩種相反的工作狀態(tài)，在分析邏輯電路時(shí)只用兩種相反的工作狀態(tài)，并用并用 “1” 和

3、和 “0” 來代表。來代表。13.1.1 門電路的基本概念門電路的基本概念（2-6） 11.3 分立元件門電路分立元件門電路門電路的輸入和輸出信號(hào)都是用電位（電平）門電路的輸入和輸出信號(hào)都是用電位（電平）的高低來表示的，而電位的高低則用的高低來表示的，而電位的高低則用“1”和和“0”兩種狀態(tài)來表示。兩種狀態(tài)來表示。若規(guī)定：若規(guī)定：高電平為高電平為“1”，低電平為，低電平為“0”正邏輯正邏輯； 高電平為高電平為“0”，低電平為，低電平為“1”負(fù)邏輯負(fù)邏輯；本書中采用的都是本書中采用的都是正邏輯正邏輯。13.1.1 門電路的基本概念門電路的基本概念（2-7）二極管與門二極管與門YDADBAB+12

4、VA B Y 0 0 0 0 1 0 1 0 0 1 1 1 13.1 分立元件門電路分立元件門電路13.1.2 二極管二極管“與與”門電路門電路BAY共有共有2 22 2個(gè)邏輯狀態(tài)個(gè)邏輯狀態(tài)（2-8）二極管與門二極管與門YDADBAB+12V 13.1 分立元件門電路分立元件門電路13.1.2 二極管二極管“與與”門電路門電路BAY共有共有2 22 2個(gè)邏輯狀態(tài)個(gè)邏輯狀態(tài)ABY“與與”門圖形符號(hào)門圖形符號(hào)（2-9）A B Y 0 0 0 0 1 1 1 0 1 1 1 1 二極管或門二極管或門YD1D2AB-12V13.1.3 二極管二極管“或或”門電路門電路 13.1 分立元件門電路分立元

5、件門電路BAY共有共有2 22 2個(gè)邏輯狀態(tài)個(gè)邏輯狀態(tài)（2-10）二極管或門二極管或門YD1D2AB-12V13.1.3 二極管二極管“或或”門電路門電路 13.1 分立元件門電路分立元件門電路BAY共有共有2 22 2個(gè)邏輯狀態(tài)個(gè)邏輯狀態(tài)A1BY“或或”門圖形符號(hào)門圖形符號(hào)（2-11）R1R2AY+12V晶體管非門晶體管非門A Y 1 0 0 1 13.1.4 晶體管晶體管“非非”門電路門電路 13.1 分立元件門電路分立元件門電路AY 共有共有2 2個(gè)邏輯狀態(tài)個(gè)邏輯狀態(tài)（2-12）13.1.4 晶體管晶體管“非非”門電路門電路 13.1 分立元件門電路分立元件門電路AY 共有共有2 2個(gè)邏

6、輯狀態(tài)個(gè)邏輯狀態(tài)A1Y“非非”門圖形符號(hào)門圖形符號(hào)R1R2AY+12V晶體管非門晶體管非門（2-13）R1R2Y+12V晶體管晶體管“非非” 門門“與非與非” 門門“與非與非”門電路門電路 13.1 分立元件門電路分立元件門電路BAY全全“1”出出“0”有有“0”出出“1”D1D2AB+12V二極管二極管“與與” 門門Y1“與非與非”門圖形門圖形符號(hào)符號(hào)ABY（2-14）“或非或非” 門門“或非或非”門電路門電路 13.1 分立元件門電路分立元件門電路BAY全全“0”出出“1”有有“1”出出“0”“或非或非”門圖形門圖形符號(hào)符號(hào)A1BY二極管或門二極管或門YD1D2AB-12VR1R2Y+12

7、V晶體管晶體管“非非” 門門（2-15）AB例：兩輸入端的與門、或門、與非門、或非門對(duì)應(yīng)例：兩輸入端的與門、或門、與非門、或非門對(duì)應(yīng)下列輸入波形的輸出波形分別如下：下列輸入波形的輸出波形分別如下：與門與門或門或門與門：全與門：全1才才1；或門：有；或門：有1就就1與非門與非門或非門或非門與非門：有低必高，全高才低；與非門：有低必高，全高才低；或非門：有高必低，全低才高或非門：有高必低，全低才高（2-16）1、體積大、工作不可靠。、體積大、工作不可靠。2、需要不同電源。、需要不同電源。3、各種門的輸入、輸出電平不匹配。、各種門的輸入、輸出電平不匹配。（2-17）與分離元件電路相比，集成電路具與分

8、離元件電路相比，集成電路具有體積小、可靠性高、速度快的特點(diǎn)，有體積小、可靠性高、速度快的特點(diǎn)，而且輸入、輸出電平匹配，所以早已廣而且輸入、輸出電平匹配，所以早已廣泛采用。根據(jù)電路內(nèi)部的結(jié)構(gòu)，可分為泛采用。根據(jù)電路內(nèi)部的結(jié)構(gòu)，可分為DTL、TTL、HTL、MOS管集成門電管集成門電路。路。 13.2 TTL集成門電路集成門電路（2-18）13.2.1 TTL “與非與非” 門電路門電路 13.2 TTL集成門電路集成門電路多發(fā)射極多發(fā)射極晶體管晶體管二極管二極管“與與”門門CBAYABYC+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABCABCB1C1R1+5V（2-19）1、任一輸

9、入為低電平、任一輸入為低電平“0”（0.3V）時(shí)）時(shí)“0”不足以讓不足以讓T2、T5導(dǎo)通導(dǎo)通 13.2 TTL集成門電路集成門電路13.2.1 TTL “與非與非” 門電路門電路發(fā)射結(jié)發(fā)射結(jié) 正向偏置正向偏置1V+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABC三個(gè)三個(gè)PN結(jié)結(jié)導(dǎo)通需導(dǎo)通需2.1V（2-20）+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABCuo1、任一輸入為低電平、任一輸入為低電平“0”（0.3V）時(shí)）時(shí) 13.2 TTL集成門電路集成門電路13.2.1 TTL “與非與非” 門電路門電路“0”1Vuo=5-uR2-ube3-ube4 3.4V 高電平

10、高電平“1”！（2-21）“1”高電位高電位“1”全反偏全反偏 1V 13.2 TTL集成門電路集成門電路13.2.1 TTL “與非與非” 門電路門電路2、輸入全為高電平、輸入全為高電平“1”（3.4V）時(shí)）時(shí)+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABC截止截止全導(dǎo)通全導(dǎo)通（2-22）“1”全反偏全反偏 1V 13.2 TTL集成門電路集成門電路13.2.1 TTL “與非與非” 門電路門電路2、輸入全為高電平、輸入全為高電平“1”（3.4V）時(shí)）時(shí)+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABC全導(dǎo)通全導(dǎo)通飽和飽和VY=0.3V低電平低電平“0”高電位高電位

11、“1”（2-23）13.2.2 三態(tài)輸出三態(tài)輸出“與非與非”門電路門電路 13.2 TTL集成門電路集成門電路D+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABE特點(diǎn)：它的輸出除出現(xiàn)高電特點(diǎn)：它的輸出除出現(xiàn)高電平和低電平外，還可平和低電平外，還可以出現(xiàn)高阻狀態(tài)。以出現(xiàn)高阻狀態(tài)。 E 控制端控制端A、B 輸輸入端入端（2-24）13.2.2 三態(tài)輸出三態(tài)輸出“與非與非”門電路門電路 13.2 TTL集成門電路集成門電路D+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABE當(dāng)控制端當(dāng)控制端 E=“1”時(shí)：時(shí)：D截止截止BAY電路處于工作狀態(tài)。電路處于工作狀態(tài)。（2-25）13

12、.2.2 三態(tài)輸出三態(tài)輸出“與非與非”門電路門電路 13.2 TTL集成門電路集成門電路D+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABE當(dāng)控制端當(dāng)控制端 E=“0”時(shí)：時(shí)：D導(dǎo)通導(dǎo)通輸出端處于開路狀態(tài)。輸出端處于開路狀態(tài)。高阻態(tài)高阻態(tài)截止截止截止截止（2-26）符號(hào)符號(hào)E=1 Y=AB E=0 輸出高阻輸出高阻 功能表功能表13.2.2 三態(tài)輸出三態(tài)輸出“與非與非”門電路門電路 13.2 TTL集成門電路集成門電路&ABYE三態(tài)輸出三態(tài)輸出“與非與非”門的圖形符號(hào)及功門的圖形符號(hào)及功能能說明說明：由于電路結(jié)構(gòu)不同，也有當(dāng)控制端為高電平：由于電路結(jié)構(gòu)不同，也有當(dāng)控制端為高

13、電平時(shí)出現(xiàn)高阻態(tài)，為低電平時(shí)處于工作狀態(tài)。時(shí)出現(xiàn)高阻態(tài)，為低電平時(shí)處于工作狀態(tài)。（2-27）三態(tài)門主要作為三態(tài)門主要作為TTL電路與電路與總線總線間間的的接口電路接口電路用途：用途：結(jié)論結(jié)論：E E1 1、E E2 2、E E3 3分時(shí)接分時(shí)接入高電平，總線入高電平，總線就會(huì)輪流接受各就會(huì)輪流接受各個(gè)三態(tài)門的輸出。個(gè)三態(tài)門的輸出。公用總線公用總線&E1&E2&E3（2-28）分析邏輯電路，通常采用邏輯代數(shù)。分析邏輯電路，通常采用邏輯代數(shù)。 13.4 組合邏輯電路的分析組合邏輯電路的分析（2-29）邏輯代數(shù)又稱邏輯代數(shù)又稱布爾代數(shù)布爾代數(shù)，它是分析與設(shè)，它是分析與設(shè)計(jì)邏輯

14、電路的數(shù)學(xué)工具。計(jì)邏輯電路的數(shù)學(xué)工具。邏輯代數(shù)中，變量的取值只有邏輯代數(shù)中，變量的取值只有“1”和和“0”兩個(gè)值，即兩個(gè)值，即邏輯邏輯“1”和和邏輯邏輯“0”。它們不是數(shù)。它們不是數(shù)字，而是代表兩種相反的邏輯狀態(tài)。字，而是代表兩種相反的邏輯狀態(tài)。邏輯代數(shù)所表示的是邏輯代數(shù)所表示的是邏輯關(guān)系邏輯關(guān)系，不是，不是數(shù)數(shù)量關(guān)系量關(guān)系。13.4.1 邏輯代數(shù)邏輯代數(shù)（2-30）依據(jù)：依據(jù)：1.邏輯變量只?。哼壿嬜兞恐蝗。? 、1兩種狀態(tài)。兩種狀態(tài)。2.與、或、非與、或、非是是三種三種最基本最基本的邏輯運(yùn)算。的邏輯運(yùn)算。與普通代數(shù)運(yùn)算法則與普通代數(shù)運(yùn)算法則類似類似的：的： 分配律、結(jié)合律、交換律分配律、結(jié)

15、合律、交換律等。等。與普通代數(shù)運(yùn)算法則與普通代數(shù)運(yùn)算法則不同不同的：的：A A=AA+A=A A = A (還原律）還原律）13.4.1 邏輯代數(shù)邏輯代數(shù)（2-31）1、邏輯代數(shù)運(yùn)算法則、邏輯代數(shù)運(yùn)算法則一、基本運(yùn)算法則一、基本運(yùn)算法則二、交換律二、交換律BAAB ABBA三、結(jié)合律三、結(jié)合律A(BC)(AB)CABCCB)(AC)(BACBA或：或：A+0=A A+1=1 A+A=1 A+A=A非：非：A=A與：與：A 0=0 A 1=A A A=0 A A=A（2-32）四、分配律四、分配律ACABC)A(BC)B)(A(ABCA五、吸收律五、吸收律AABAABB)AA(AB)A(AA)B

16、B)(A(AABAABBABAA1、邏輯代數(shù)運(yùn)算法則、邏輯代數(shù)運(yùn)算法則（2-33）吸收：多余（吸收：多余（冗余冗余）項(xiàng)，多余（）項(xiàng)，多余（冗余冗余）因子被取消、）因子被取消、去掉去掉 被消化了。被消化了。1.原變量的吸收：原變量的吸收： A + AB = A證明：證明：左式左式=A(1+B)原式成立原式成立口訣：口訣：長中含短長中含短,留下短。留下短。長項(xiàng)長項(xiàng)短項(xiàng)短項(xiàng) =A =右式右式1|幾種形式的幾種形式的吸收律吸收律（2-34）2. 反變量的吸收：反變量的吸收： A + A B = A + B 證明：證明：=右式右式口訣：口訣：長中含反長中含反,去掉反。去掉反。原原(反反)變量變量反反(原

17、原)變量變量添冗余項(xiàng)添冗余項(xiàng)BAABA 左式左式)AA(BA 1|（2-35）3.混合變量的吸收：混合變量的吸收： 證明：證明：添冗余因子添冗余因子A B + A C + BC=AB+AC 互互為為反反變量變量=右式右式口訣：口訣：正負(fù)相對(duì)正負(fù)相對(duì),余全完。余全完。（消（消冗余項(xiàng)）冗余項(xiàng)）添加添加BCCAAB 左式左式BC)AA(CAAB BCAABCCAAB )BCACA()ABCAB( CAAB 冗余冗余因子因子（2-36）推廣到多變量：推廣到多變量：CBACBA CBACBA 說明：說明：兩個(gè)（或兩個(gè)以上）變量的兩個(gè)（或兩個(gè)以上）變量的與非與非（或非或非）運(yùn)算等于兩個(gè)（或兩個(gè)以上）變量的

18、運(yùn)算等于兩個(gè)（或兩個(gè)以上）變量的非非或或（非與非與）運(yùn)算。）運(yùn)算。BAABBABA六、反演律（六、反演律（ 摩根定律）摩根定律）1、邏輯代數(shù)運(yùn)算法則、邏輯代數(shù)運(yùn)算法則（2-37）內(nèi)容：內(nèi)容：將函數(shù)式將函數(shù)式Y(jié)中所有的中所有的 + 變量與常數(shù)均取反變量與常數(shù)均取反 （求反運(yùn)算）（求反運(yùn)算）互補(bǔ)運(yùn)算互補(bǔ)運(yùn)算1.運(yùn)算順序：先括號(hào)運(yùn)算順序：先括號(hào) 再乘法再乘法 后加法。后加法。2.不是一個(gè)變量上的反號(hào)不動(dòng)。不是一個(gè)變量上的反號(hào)不動(dòng)。注意注意:用處：用處：實(shí)現(xiàn)互補(bǔ)運(yùn)算（求反運(yùn)算）。實(shí)現(xiàn)互補(bǔ)運(yùn)算（求反運(yùn)算）。新表達(dá)式：新表達(dá)式：Y顯然：顯然：YY (變換時(shí)變換時(shí),原函數(shù)運(yùn)算的先后順序不變原函數(shù)運(yùn)算的先后順

19、序不變)(反函數(shù)反函數(shù))反演定理的記憶技巧反演定理的記憶技巧：（2-38）例例1： 求：求：Y1 1CDBA01DCBAY01DCBAYDBDACBCAY1DCBADBDACBCA與或式與或式（2-39）EDACABA例例2： 求：求：Y2EDCBAY2與或式與或式EDCBAY2EDACABAY2EDCBAEDCBA（2-40）在數(shù)字電路中，在數(shù)字電路中，假設(shè)：假設(shè)：A、B是輸入變量，是輸入變量，Y是輸出變量。是輸出變量。（Y=A+B 或或 Y=AB 或或 Y=A等等）等等）Y是是A、B的邏輯函數(shù)。的邏輯函數(shù)。邏輯函數(shù)的表示方法：邏輯函數(shù)的表示方法：邏輯狀態(tài)表、邏輯式、邏輯圖和邏輯狀態(tài)表、邏輯

20、式、邏輯圖和卡諾圖卡諾圖。2、邏輯函數(shù)的表示方法、邏輯函數(shù)的表示方法（2-41）有一有一T型走廊，在相會(huì)處有一盞路燈，在進(jìn)入走廊的型走廊，在相會(huì)處有一盞路燈，在進(jìn)入走廊的A、B、C三地各有一個(gè)控制開關(guān)，都能獨(dú)立進(jìn)行控制。三地各有一個(gè)控制開關(guān)，都能獨(dú)立進(jìn)行控制?？刂埔螅嚎刂埔螅喝我忾]合一個(gè)開關(guān)，燈亮；任意閉合一個(gè)開關(guān)，燈亮；任意閉合兩個(gè)開關(guān)，燈滅；任意閉合兩個(gè)開關(guān)，燈滅；三個(gè)開關(guān)同時(shí)閉合，燈亮。三個(gè)開關(guān)同時(shí)閉合，燈亮。設(shè)設(shè)A、B、C代表三個(gè)開關(guān)（輸入變量），開關(guān)閉合狀代表三個(gè)開關(guān)（輸入變量），開關(guān)閉合狀態(tài)為態(tài)為“1”，斷開為，斷開為“0”；燈亮；燈亮Y（輸出變量）為（輸出變量）為“1”，燈，

21、燈滅為滅為“0”。分別用前三種方法表示邏輯函數(shù)分別用前三種方法表示邏輯函數(shù)Y。ABCY2、邏輯函數(shù)的表示方法、邏輯函數(shù)的表示方法（2-42）邏輯真值表邏輯真值表：將邏輯自變量的各將邏輯自變量的各種可能取值和對(duì)應(yīng)的因變量的取種可能取值和對(duì)應(yīng)的因變量的取值排列在一起而組成的表格值排列在一起而組成的表格。邏輯狀態(tài)數(shù)邏輯狀態(tài)數(shù)=2n n是自變量的個(gè)數(shù)是自變量的個(gè)數(shù)ABCY11100000010101000111011100001111為避免遺漏，各自變量的取值組合為避免遺漏，各自變量的取值組合應(yīng)按照應(yīng)按照二進(jìn)制遞增二進(jìn)制遞增的次序排列。的次序排列。 2 2、邏輯函數(shù)的表示方法、邏輯函數(shù)的表示方法條件條

22、件：任意閉合一個(gè)開關(guān)，燈亮；：任意閉合一個(gè)開關(guān)，燈亮； 任意閉合兩個(gè)開關(guān)，燈滅；任意閉合兩個(gè)開關(guān)，燈滅； 三個(gè)開關(guān)同時(shí)閉合，燈亮。三個(gè)開關(guān)同時(shí)閉合，燈亮。ABCY（2-43）ABCY11100000010101000111011100001111為避免遺漏，各自變量的取值組合為避免遺漏，各自變量的取值組合應(yīng)按照應(yīng)按照二進(jìn)制遞增二進(jìn)制遞增的次序排列。的次序排列。 2 2、邏輯函數(shù)的表示方法、邏輯函數(shù)的表示方法真值表的特點(diǎn)：真值表的特點(diǎn)：1 1、函數(shù)關(guān)系、函數(shù)關(guān)系最直觀最直觀。2 2、表達(dá)函數(shù)關(guān)系、表達(dá)函數(shù)關(guān)系最方便最方便。3 3、缺點(diǎn)缺點(diǎn)：當(dāng)變量比較多時(shí)，表：當(dāng)變量比較多時(shí)，表比較大，顯得過于繁

23、瑣。比較大，顯得過于繁瑣。 邏輯真值表邏輯真值表：將邏輯自變量的各將邏輯自變量的各種可能取值和對(duì)應(yīng)的因變量的取種可能取值和對(duì)應(yīng)的因變量的取值排列在一起而組成的表格值排列在一起而組成的表格。條件條件：任意閉合一個(gè)開關(guān)，燈亮；：任意閉合一個(gè)開關(guān)，燈亮； 任意閉合兩個(gè)開關(guān)，燈滅；任意閉合兩個(gè)開關(guān)，燈滅； 三個(gè)開關(guān)同時(shí)閉合，燈亮。三個(gè)開關(guān)同時(shí)閉合，燈亮。ABCY（2-44）邏輯函數(shù)式邏輯函數(shù)式：把自變量與因變量：把自變量與因變量之間的邏輯關(guān)系用之間的邏輯關(guān)系用“與與”、“或或”、“非非”等運(yùn)算符來表達(dá)，等運(yùn)算符來表達(dá)，即得即得邏輯函數(shù)式邏輯函數(shù)式。由邏輯真值表寫出邏輯函數(shù)式由邏輯真值表寫出邏輯函數(shù)式A

24、BCCBACBACBAY1、找出與函數(shù)值找出與函數(shù)值“1”所對(duì)應(yīng)的所對(duì)應(yīng)的自變量取值組合，寫出與該自變量取值組合，寫出與該取值組合對(duì)應(yīng)的自變量乘積取值組合對(duì)應(yīng)的自變量乘積項(xiàng)項(xiàng)?！?”寫成原變量，寫成原變量，“0”寫成反變量。寫成反變量。2、將這些乘積項(xiàng)相加，即得、將這些乘積項(xiàng)相加，即得Y的邏輯函數(shù)式。的邏輯函數(shù)式。CBACBACBAABC2 2、邏輯函數(shù)的表示方法、邏輯函數(shù)的表示方法11100000010101000111011100001111ABCY條件條件：任意閉合一個(gè)開關(guān)，燈亮；：任意閉合一個(gè)開關(guān)，燈亮； 任意閉合兩個(gè)開關(guān)，燈滅；任意閉合兩個(gè)開關(guān)，燈滅； 三個(gè)開關(guān)同時(shí)閉合，燈亮。三個(gè)開

25、關(guān)同時(shí)閉合，燈亮。ABCY（2-45）ABCCBACBACBAYCBACBACBAABC2 2、邏輯函數(shù)的表示方法、邏輯函數(shù)的表示方法11100000010101000111011100001111ABCY邏輯函數(shù)式的特點(diǎn)：邏輯函數(shù)式的特點(diǎn)：便于研究邏輯電路，通過便于研究邏輯電路，通過對(duì)邏輯函數(shù)式的化簡，可對(duì)邏輯函數(shù)式的化簡，可以簡化邏輯電路。以簡化邏輯電路。缺點(diǎn)：缺點(diǎn)：邏輯函數(shù)式所表達(dá)邏輯函數(shù)式所表達(dá)的邏輯關(guān)系不直觀。的邏輯關(guān)系不直觀。邏輯函數(shù)式邏輯函數(shù)式：把自變量與因變量：把自變量與因變量之間的邏輯關(guān)系用之間的邏輯關(guān)系用“與與”、“或或”、“非非”等運(yùn)算符來表達(dá)，等運(yùn)算符來表達(dá)，即得即得邏

26、輯函數(shù)式邏輯函數(shù)式。由邏輯真值表寫出邏輯函數(shù)式由邏輯真值表寫出邏輯函數(shù)式條件條件：任意閉合一個(gè)開關(guān)，燈亮；：任意閉合一個(gè)開關(guān)，燈亮； 任意閉合兩個(gè)開關(guān)，燈滅；任意閉合兩個(gè)開關(guān)，燈滅； 三個(gè)開關(guān)同時(shí)閉合，燈亮。三個(gè)開關(guān)同時(shí)閉合，燈亮。ABCY（2-46）邏輯圖邏輯圖：將邏輯函數(shù)中各變量之：將邏輯函數(shù)中各變量之間的與、或、非等邏輯運(yùn)算用圖間的與、或、非等邏輯運(yùn)算用圖形符號(hào)表示出來，即得形符號(hào)表示出來，即得邏輯圖邏輯圖。ABCCBACBACBAY1AA1CCA1BBBC2 2、邏輯函數(shù)的表示方法、邏輯函數(shù)的表示方法Y1ABCY方法：方法：根據(jù)邏輯函數(shù)式中各邏根據(jù)邏輯函數(shù)式中各邏輯變量運(yùn)算的優(yōu)先級(jí)順輯

27、變量運(yùn)算的優(yōu)先級(jí)順序畫出邏輯圖。序畫出邏輯圖。 條件條件：任意閉合一個(gè)開關(guān)，燈亮；：任意閉合一個(gè)開關(guān)，燈亮； 任意閉合兩個(gè)開關(guān)，燈滅；任意閉合兩個(gè)開關(guān)，燈滅； 三個(gè)開關(guān)同時(shí)閉合，燈亮。三個(gè)開關(guān)同時(shí)閉合，燈亮。（2-47）邏輯圖邏輯圖：用電路圖來表達(dá)邏輯用電路圖來表達(dá)邏輯函數(shù)。一般由邏輯式畫出邏輯圖。函數(shù)。一般由邏輯式畫出邏輯圖。ABCY條件條件：任意閉合一個(gè)開關(guān)，燈亮；：任意閉合一個(gè)開關(guān)，燈亮； 任意閉合兩個(gè)開關(guān)，燈滅；任意閉合兩個(gè)開關(guān)，燈滅； 三個(gè)開關(guān)同時(shí)閉合，燈亮。三個(gè)開關(guān)同時(shí)閉合，燈亮。說明說明：1、邏輯圖是根據(jù)邏輯式畫出的邏、邏輯圖是根據(jù)邏輯式畫出的邏輯電路。因?yàn)橥粋€(gè)邏輯函數(shù)輯電路。

28、因?yàn)橥粋€(gè)邏輯函數(shù)可用不同的邏輯式表達(dá)，因此可用不同的邏輯式表達(dá)，因此同一個(gè)邏輯函數(shù)的邏輯圖是不同一個(gè)邏輯函數(shù)的邏輯圖是不唯一的唯一的。2、邏輯函數(shù)的各種表達(dá)方法（邏、邏輯函數(shù)的各種表達(dá)方法（邏輯狀態(tài)表、邏輯式、邏輯圖）輯狀態(tài)表、邏輯式、邏輯圖）之間可以互相轉(zhuǎn)換。之間可以互相轉(zhuǎn)換。2、邏輯函數(shù)的表示方法、邏輯函數(shù)的表示方法（2-48）例例：1、根據(jù)邏輯式，畫出邏輯圖。、根據(jù)邏輯式，畫出邏輯圖。Y=(A+B)(A+C)11ABCDY（2-49）例例：2、用、用“與非與非”門實(shí)現(xiàn)下列邏輯關(guān)系門實(shí)現(xiàn)下列邏輯關(guān)系1）Y=ABC2）Y=A B+(A+B) CABCY1)、ABCABYC（2-50）CB)

29、A(BAY ) 2C)BA(BAC)BA(BAABCY（2-51）表達(dá)邏輯函數(shù)的邏輯式的形式不是唯一的，表達(dá)邏輯函數(shù)的邏輯式的形式不是唯一的，因此由邏輯式畫出的邏輯圖也不是唯一的。因此由邏輯式畫出的邏輯圖也不是唯一的。為了使邏輯圖簡單，少用元件，可靠性強(qiáng)，為了使邏輯圖簡單，少用元件，可靠性強(qiáng)，往往需要往往需要將邏輯式化成最簡與或式將邏輯式化成最簡與或式。最簡與或式：最簡與或式：乘積項(xiàng)的乘積項(xiàng)的項(xiàng)數(shù)最少。項(xiàng)數(shù)最少。每個(gè)乘積項(xiàng)中每個(gè)乘積項(xiàng)中變量個(gè)數(shù)最少。變量個(gè)數(shù)最少。3、邏輯函數(shù)的化簡、邏輯函數(shù)的化簡（2-52）例題：例題：BADCBABDABDBAF1 合并項(xiàng)合并項(xiàng)DCBABDABDB 吸收消去

30、吸收消去（長中含短，留下短）（長中含短，留下短）BDB （長中含反，去掉反）（長中含反，去掉反）（最簡與或式）（最簡與或式）吸收消去吸收消去DBF1 運(yùn)用運(yùn)用運(yùn)算法則運(yùn)算法則化簡化簡3、邏輯函數(shù)的化簡、邏輯函數(shù)的化簡（2-53）DEFGEFBACEFBDCAABDAADF2 ( (合并項(xiàng)合并項(xiàng)) )（長中含短，留下短）（長中含短，留下短）ADEFGEFBACEFBDCAABA吸收消去吸收消去DEFGEFBBDCAA ( (長中含反長中含反, ,去掉反去掉反) )吸收吸收消去消去( (正負(fù)相對(duì)正負(fù)相對(duì), ,余全完余全完) )DEF:冗余因子冗余因子DEFG:冗余項(xiàng)冗余項(xiàng)（最簡與或式）（最簡與或式

31、）EFBBDCAF2 （2-54）13.4.2 組合邏輯電路分析組合邏輯電路分析 1、由給定的邏輯圖寫出邏輯關(guān)系表達(dá)式。、由給定的邏輯圖寫出邏輯關(guān)系表達(dá)式。分析步驟：分析步驟：2、用邏輯代數(shù)對(duì)邏輯代數(shù)進(jìn)行化簡。、用邏輯代數(shù)對(duì)邏輯代數(shù)進(jìn)行化簡。3、列出輸入輸出狀態(tài)表并得出結(jié)論。、列出輸入輸出狀態(tài)表并得出結(jié)論。電路電路 結(jié)構(gòu)結(jié)構(gòu)輸入輸出之間輸入輸出之間的邏輯關(guān)系的邏輯關(guān)系（2-55）例例1：分析下圖的邏輯功能。：分析下圖的邏輯功能。 ABY&G1&G2&G3&G4XY1Y21、由邏輯圖寫出邏輯式、由邏輯圖寫出邏輯式方法：從輸入端到輸出端，依次寫出各個(gè)門的邏輯式，方法

32、：從輸入端到輸出端，依次寫出各個(gè)門的邏輯式，最后寫出輸出變量最后寫出輸出變量Y的邏輯式。的邏輯式。（2-56）例例1：分析下圖的邏輯功能。：分析下圖的邏輯功能。 ABY&G1&G2&G3&G4XY1Y21、由邏輯圖寫出邏輯式、由邏輯圖寫出邏輯式ABX G1門：門：ABAAXY1G2門：門：ABBBXY2G3門：門：ABBABAYYY21G4門：門：對(duì)邏輯式對(duì)邏輯式進(jìn)行化簡！進(jìn)行化簡?。?-57）例例1：分析下圖的邏輯功能。：分析下圖的邏輯功能。 ABY&G1&G2&G3&G4XY1Y21、由邏輯圖寫出邏輯式、由邏輯圖寫出邏輯式AB

33、BABAYYY21ABBABAABBABA)BAB()BAA(BBABBAAAABBA反演律！反演律?。?-58）例例1：分析下圖的邏輯功能。：分析下圖的邏輯功能。 ABY&G1&G2&G3&G4XY1Y22、由邏輯式列出邏輯狀態(tài)表、由邏輯式列出邏輯狀態(tài)表ABBAYA B Y 0 0 0 1 1 0 1 1 1（2-59）例例1：分析下圖的邏輯功能。：分析下圖的邏輯功能。 ABY&G1&G2&G3&G4XY1Y22、由邏輯式列出邏輯狀態(tài)表、由邏輯式列出邏輯狀態(tài)表ABBAYA B Y 0 0 0 1 1 0 1 1 11（2-60）

34、例例1：分析下圖的邏輯功能。：分析下圖的邏輯功能。 ABY&G1&G2&G3&G4XY1Y22、由邏輯式列出邏輯狀態(tài)表、由邏輯式列出邏輯狀態(tài)表ABBAYA B Y 0 0 0 1 1 0 1 1 11其余填其余填“0”！00（2-61）例例1：分析下圖的邏輯功能。：分析下圖的邏輯功能。 ABY&G1&G2&G3&G4XY1Y23、分析邏輯功能、分析邏輯功能ABBAYA B Y 0 0 0 1 1 0 1 1 11：當(dāng)輸入：當(dāng)輸入A A、B B不同為不同為“1”1”或或“0”0”時(shí)，輸出為時(shí)，輸出為“1”1”；否則，輸出為；否則，輸

35、出為“0”0”?！爱惢虍惢颉遍T電路門電路00BA=1（2-62）：分析下圖的邏輯功能。：分析下圖的邏輯功能。 ABABBA BABA BABAYBABABABA &ABY11（2-63）A B Y 0 0 1 0 1 0 1 0 0 1 1 1 真值表真值表相同為相同為“1”不同為不同為“0”同或門同或門=1BAY（2-64）在數(shù)字系統(tǒng)中，二進(jìn)制加法器是基本部件在數(shù)字系統(tǒng)中，二進(jìn)制加法器是基本部件之一。之一。二進(jìn)制加法器可以用門電路組成的組合邏二進(jìn)制加法器可以用門電路組成的組合邏輯電路來實(shí)現(xiàn)。輯電路來實(shí)現(xiàn)。 13. 5 加法器加法器（2-65） 13. 5 加法器加法器二進(jìn)制二進(jìn)制：有

36、：有0123456789十個(gè)數(shù)碼十個(gè)數(shù)碼：有：有0和和1兩個(gè)數(shù)碼，與電路的兩個(gè)數(shù)碼，與電路的兩個(gè)狀態(tài)（兩個(gè)狀態(tài)（“1”態(tài)和態(tài)和“0”態(tài)）態(tài)）對(duì)應(yīng)。對(duì)應(yīng)。計(jì)數(shù)體制計(jì)數(shù)體制十進(jìn)制十進(jìn)制二進(jìn)制二進(jìn)制（2-66） 13. 5 加法器加法器二進(jìn)制與十進(jìn)制的不同：二進(jìn)制與十進(jìn)制的不同：1）擁有的數(shù)碼不同）擁有的數(shù)碼不同十進(jìn)制：十進(jìn)制：0、1、2、3、4、5、6、7、8、9二進(jìn)制：二進(jìn)制：0、12）進(jìn)位的規(guī)則不同）進(jìn)位的規(guī)則不同十進(jìn)制是十進(jìn)制是“逢十進(jìn)一逢十進(jìn)一”：9+1=10二進(jìn)制是二進(jìn)制是“逢二進(jìn)一逢二進(jìn)一”：1+1=103）碼不同（從低位到高位）碼不同（從低位到高位）十進(jìn)制：十進(jìn)制：100、 101、

37、 102、 103、二進(jìn)制：二進(jìn)制：20、 21、 22、 23、二進(jìn)制二進(jìn)制（2-67） 13. 5 加法器加法器二進(jìn)制與十進(jìn)制的相互轉(zhuǎn)換：二進(jìn)制與十進(jìn)制的相互轉(zhuǎn)換：1）二進(jìn)制轉(zhuǎn)換成十進(jìn)制）二進(jìn)制轉(zhuǎn)換成十進(jìn)制2）十進(jìn)制轉(zhuǎn)換成二進(jìn)制）十進(jìn)制轉(zhuǎn)換成二進(jìn)制1001234227212120212111011 210?55二進(jìn)制二進(jìn)制（2-68） 13. 5 加法器加法器二進(jìn)制與十進(jìn)制的相互轉(zhuǎn)換：二進(jìn)制與十進(jìn)制的相互轉(zhuǎn)換： 210?5555227. 余余1（20）132. 余余1（21）26. 余余1（22）23. 余余0（23）. 余余1（24）21. 余余1（25）2012345101101112

38、1212120212155二進(jìn)制二進(jìn)制（2-69） 13.5 加法器加法器！注意：！注意：二進(jìn)制的加法運(yùn)算同邏輯加法運(yùn)算的含義二進(jìn)制的加法運(yùn)算同邏輯加法運(yùn)算的含義不同。前者是數(shù)的運(yùn)算，而后者是邏輯運(yùn)不同。前者是數(shù)的運(yùn)算，而后者是邏輯運(yùn)算。算。二進(jìn)制加法：二進(jìn)制加法：1+1=10邏輯加法：邏輯加法：1+1=1二進(jìn)制二進(jìn)制（2-70）二進(jìn)制加法運(yùn)算二進(jìn)制加法運(yùn)算的基本規(guī)則的基本規(guī)則：（1）逢二進(jìn)一。）逢二進(jìn)一。（2）最低位是兩個(gè)數(shù)最低位的相加，）最低位是兩個(gè)數(shù)最低位的相加，不需考慮進(jìn)位。不需考慮進(jìn)位。（3）其余各位都是三個(gè)數(shù)相加，包括）其余各位都是三個(gè)數(shù)相加，包括加數(shù)、被加數(shù)和低位送來的進(jìn)位加數(shù)、

39、被加數(shù)和低位送來的進(jìn)位。（4）任何位相加都產(chǎn)生兩個(gè)結(jié)果：）任何位相加都產(chǎn)生兩個(gè)結(jié)果：本本位和、向高位的進(jìn)位位和、向高位的進(jìn)位。（2-71）舉例：舉例：A=1011, B=1001, 計(jì)算計(jì)算A+B1 0 1 11 0 0 1+010110011（2-72） 13. 5 加法器加法器13.5.1 半加器半加器所謂所謂“半加半加”，就是只求本位的和，暫不管低位，就是只求本位的和，暫不管低位送來的進(jìn)位數(shù)。送來的進(jìn)位數(shù)。進(jìn)位數(shù)進(jìn)位數(shù)(C)半加本位半加本位和數(shù)和數(shù)(S)A+B 半加和半加和0+0=0 00+1=0 11+0=0 11+1=1 0（2-73） 13. 5 加法器加法器13.5.1 半加器半

40、加器 用組合邏輯電路實(shí)現(xiàn)用組合邏輯電路實(shí)現(xiàn)“半加半加”ABCS00000101100111101、列出邏輯狀態(tài)表、列出邏輯狀態(tài)表2、由邏輯狀態(tài)表寫、由邏輯狀態(tài)表寫出邏輯表達(dá)式出邏輯表達(dá)式ABC BABAS（2-74） 13. 5 加法器加法器13.5.1 半加器半加器 用組合邏輯電路實(shí)現(xiàn)用組合邏輯電路實(shí)現(xiàn)“半加半加”ABABCBABABABABABAS3、由邏輯表達(dá)式畫出邏輯電路圖（多用、由邏輯表達(dá)式畫出邏輯電路圖（多用“與非與非”門實(shí)門實(shí)現(xiàn)）現(xiàn)）A 1&B 1&S& 1C（2-75） 13. 5 加法器加法器13.5.1 半加器半加器 用組合邏輯電路實(shí)現(xiàn)用組合邏輯電路

41、實(shí)現(xiàn)“半加半加”ABC BABAS3、由邏輯表達(dá)式畫出邏輯電路圖、由邏輯表達(dá)式畫出邏輯電路圖BAA A、B B同為同為“1”1”或或“0”0”時(shí)，時(shí)，S=0S=0；否則，；否則，S=1S=1。 “ “異或異或”門門（2-76） 13. 5 加法器加法器13.5.1 半加器半加器 用組合邏輯電路實(shí)現(xiàn)用組合邏輯電路實(shí)現(xiàn)“半加半加”ABC BABAS3、由邏輯表達(dá)式畫出邏輯電路圖、由邏輯表達(dá)式畫出邏輯電路圖ABS=1ABCOSC進(jìn)位輸出進(jìn)位輸出BAC&（2-77）當(dāng)多位數(shù)相加時(shí)，當(dāng)多位數(shù)相加時(shí)，半加器半加器可用于最低位求可用于最低位求和，并給出進(jìn)位數(shù)。和，并給出進(jìn)位數(shù)。第二位以上的相加第二位

42、以上的相加則會(huì)有則會(huì)有兩個(gè)待加數(shù)兩個(gè)待加數(shù)Ai和和Bi，還有一個(gè)來自前面低位送來的，還有一個(gè)來自前面低位送來的進(jìn)位數(shù)進(jìn)位數(shù)Ci-1。這三個(gè)數(shù)相加，得出這三個(gè)數(shù)相加，得出本位和數(shù)（全加和數(shù)）本位和數(shù)（全加和數(shù)）Si和進(jìn)位數(shù)和進(jìn)位數(shù)Ci。這種相加就叫。這種相加就叫“全加全加”。 13.5 加法器加法器13.5.1 全加器全加器1 0 1 11 0 0 1+010110011ABCS全加全加半加半加（2-78） 13.5 加法器加法器13.5.2 全加器全加器Ai Bi Ci - 1 Ci Si 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1

43、0 1 1 0 1 1 0 1 0 1 1 1 1 1 Ai、Bi：加數(shù)；加數(shù)；Ci-1：低位的進(jìn)位；低位的進(jìn)位；Si：本位和；本位和；Ci：進(jìn)位。進(jìn)位。（2-79） 13.5 加法器加法器13.5.2 全加器全加器分析：分析： Ai + Bi + Ci-1 = ( Ai + Bi ) + Ci-1iCiS相加：相加：iC iS iiSS iiiCCC 結(jié)論結(jié)論：全加器可用兩個(gè)半加全加器可用兩個(gè)半加器和一個(gè)器和一個(gè)“或或”門組門組成。成。半加半加半加半加Ai Bi Ci - 1 Ci Si 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1

44、0 1 1 0 1 1 0 1 0 1 1 1 1 1 （2-80） 13.5 加法器加法器13.5.2 全加器全加器分析：分析： Ai + Bi + Ci-1 = ( Ai + Bi ) + Ci-1iCiS相加：相加：iC iS iiSS iiiCCC 結(jié)論結(jié)論：全加器可用兩個(gè)半加全加器可用兩個(gè)半加器和一個(gè)器和一個(gè)“或或”門組門組成。成。半加半加半加半加邏輯圖邏輯圖AiBi CO COCi-11iCiSiS iSiC iC（2-81） 13. 5 加法器加法器13.5.2 全加器全加器分析：分析： Ai + Bi + Ci-1 = ( Ai + Bi ) + Ci-1iCiS相加：相加：i

45、C iS iiSS iiiCCC 半加半加半加半加邏輯圖邏輯圖AiBi CO COCi-11iCiSiS iSiC iC圖形符號(hào)圖形符號(hào)AiBi COSiCiCi-1CI（2-82） 13.5 加法器加法器13.5.2 全加器全加器A0B0CIS0C0COA1B1CIS1C1COA2B2CIS2C2COA3B3CIS3C3CO例：用例：用4個(gè)全加器組成一個(gè)邏輯電路來實(shí)現(xiàn)兩個(gè)四位數(shù)的二個(gè)全加器組成一個(gè)邏輯電路來實(shí)現(xiàn)兩個(gè)四位數(shù)的二進(jìn)制的加法運(yùn)算。進(jìn)制的加法運(yùn)算。(1101)2+(1011)21101101110101011計(jì)算結(jié)果：計(jì)算結(jié)果：1101+1011=11000（2-83） 13. 5

46、加法器加法器13.5.2 全加器全加器說明：說明：這種全加器的任意一位的加法運(yùn)算，都必這種全加器的任意一位的加法運(yùn)算，都必須等到低位加法完成送來進(jìn)位時(shí)才能進(jìn)行。須等到低位加法完成送來進(jìn)位時(shí)才能進(jìn)行。這種進(jìn)位方式稱為這種進(jìn)位方式稱為串行進(jìn)位串行進(jìn)位。串行加法器的缺點(diǎn)是串行加法器的缺點(diǎn)是運(yùn)算速度慢運(yùn)算速度慢，但，但電路電路比較簡單比較簡單，因此在對(duì)運(yùn)算速度要求不高的，因此在對(duì)運(yùn)算速度要求不高的設(shè)備中仍比較多用。設(shè)備中仍比較多用。（2-84） 13.6 編碼器編碼器在數(shù)字電路中，所謂在數(shù)字電路中，所謂編碼編碼，就是把若干，就是把若干個(gè)個(gè)0和和1按一定規(guī)律編排起來組成不同的代按一定規(guī)律編排起來組成不同

47、的代碼（二進(jìn)制數(shù)）來表示某一對(duì)象或信號(hào)的碼（二進(jìn)制數(shù)）來表示某一對(duì)象或信號(hào)的過程。過程。一位二進(jìn)制代碼有一位二進(jìn)制代碼有0和和1兩種，可以表示兩種，可以表示兩個(gè)信號(hào)；兩位二進(jìn)制代碼有兩個(gè)信號(hào)；兩位二進(jìn)制代碼有00、01、10和和11四種，可以表示四種信號(hào)；以此類推，四種，可以表示四種信號(hào)；以此類推， n位二進(jìn)制代碼就有位二進(jìn)制代碼就有2n個(gè)組合，可以表示個(gè)組合，可以表示2n個(gè)信號(hào)個(gè)信號(hào)。（2-85） 13.6 編碼器編碼器二二 十進(jìn)制編碼器是將十進(jìn)制的十個(gè)數(shù)碼十進(jìn)制編碼器是將十進(jìn)制的十個(gè)數(shù)碼0，1，2，3，4，5，6，7，8，9 編成二進(jìn)制代碼編成二進(jìn)制代碼的電路。輸入的是的電路。輸入的是09

48、十個(gè)數(shù)碼，輸出的是對(duì)十個(gè)數(shù)碼，輸出的是對(duì)應(yīng)的二進(jìn)制代碼（應(yīng)的二進(jìn)制代碼（BCD碼）。碼）。13. 6.1 二二 十進(jìn)制編碼器十進(jìn)制編碼器（2-86） 13.6 編碼器編碼器13. 6.1 二二 十進(jìn)制編碼器十進(jìn)制編碼器1、確定二進(jìn)制代碼的位數(shù)、確定二進(jìn)制代碼的位數(shù)因?yàn)檩斎胗惺畟€(gè)代碼，所以應(yīng)用因?yàn)檩斎胗惺畟€(gè)代碼，所以應(yīng)用4位二進(jìn)制代位二進(jìn)制代碼輸出（碼輸出（2n 10，n=4）。這種編碼器通常稱）。這種編碼器通常稱為為10/4線編碼器。線編碼器。（2-87）2、列編碼表、列編碼表四位二進(jìn)制代碼共有十六種狀態(tài)組合，其中任何十種四位二進(jìn)制代碼共有十六種狀態(tài)組合，其中任何十種狀態(tài)都可表示狀態(tài)都可表示0

49、9十個(gè)數(shù)。最常用的是十個(gè)數(shù)。最常用的是8421編碼方式。編碼方式。在四位二進(jìn)制代碼在四位二進(jìn)制代碼的十六種狀態(tài)中取的十六種狀態(tài)中取出前面的十種狀態(tài)，出前面的十種狀態(tài)，表示表示0-90-9十個(gè)數(shù)碼十個(gè)數(shù)碼輸入輸 出十進(jìn)制數(shù) Y3 Y2 Y1 Y00（I0）1 （I1）2 （I2）3 （I3）4 （I4）5 （I5）6 （I6）7 （I7）8 （I8）9 （I9） 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 13.6 編碼器編碼器13. 6.1 二二 十進(jìn)制編碼器十進(jìn)制編碼器（2-8

50、8）輸入輸 出十進(jìn)制數(shù) Y3 Y2 Y1 Y00（I0）1 （I1）2 （I2）3 （I3）4 （I4）5 （I5）6 （I6）7 （I7）8 （I8）9 （I9） 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 13、由編碼表寫出邏輯式、由編碼表寫出邏輯式983IIY76542IIIIY975310IIIIIY98II 7654IIII97531IIIII76321IIIIY7632IIII 13.6 編碼器編碼器13. 6.1 二二 十進(jìn)制編碼器十進(jìn)制編碼器（2-89）983IIY7

51、6542IIIIY975310IIIIIY76321IIIIY4、由邏輯式畫出邏輯圖、由邏輯式畫出邏輯圖Y2Y11I71I61I51I41I31I21I11I81I9987654321Y3Y0 13.6 編碼器編碼器13. 6.1 二二 十進(jìn)制編碼器十進(jìn)制編碼器（2-90）舉例：分析如下組合邏輯電路的功能舉例：分析如下組合邏輯電路的功能184218421編碼器編碼器A AB BC CD D11Y Y0 01 12 23 34 45 56 67 78 89 9BCDDADCBADCBADA （2-91）舉例：分析如下組合邏輯電路的功能舉例：分析如下組合邏輯電路的功能DCBADA 184218421編碼器編