基于FPGA的智能交通燈的設(shè)計論文

1、 PAGE18 / NUMPAGES22 目 錄TOC o 1-3 h u HYPERLINK l _Toc293495935摘要 PAGEREF _Toc293495935 h IHYPERLINK l _Toc2934959361 前言 PAGEREF _Toc293495936 h 1HYPERLINK l _Toc2934959372 交通紅綠燈控制電路的發(fā)展與技術(shù)現(xiàn)狀 PAGEREF _Toc293495937 h 2HYPERLINK l _Toc2934959382.1 交通控制系統(tǒng)以與交通紅綠燈控制電路的發(fā)展現(xiàn)狀 PAGEREF _Toc293495938 h 2HYPERLI

2、NK l _Toc2934959392.2 智能交通紅綠燈控制電路技術(shù)的現(xiàn)狀 PAGEREF _Toc293495939 h 3HYPERLINK l _Toc2934959403 VHDL、FPGA、Quartus ii簡介 PAGEREF _Toc293495940 h 4HYPERLINK l _Toc2934959413.1 VHDL簡介 PAGEREF _Toc293495941 h 4HYPERLINK l _Toc2934959423.1.1 VHDL簡介 PAGEREF _Toc293495942 h 4HYPERLINK l _Toc2934959433.1.2 VHDL語言

3、的特點 PAGEREF _Toc293495943 h 5HYPERLINK l _Toc2934959443.2 FPGA簡介 PAGEREF _Toc293495944 h 6HYPERLINK l _Toc2934959453.2.1 PLD器件的設(shè)計特點 PAGEREF _Toc293495945 h 7HYPERLINK l _Toc2934959463.2.2 FPGA的基本結(jié)構(gòu) PAGEREF _Toc293495946 h 8HYPERLINK l _Toc2934959473.2.3 采用FPGA設(shè)計邏輯電路的優(yōu)點 PAGEREF _Toc293495947 h 9HYPER

4、LINK l _Toc2934959483.3 Quartus II 的簡介 PAGEREF _Toc293495948 h 10HYPERLINK l _Toc2934959494 具體方案論證與設(shè)計 PAGEREF _Toc293495949 h 11HYPERLINK l _Toc2934959504.1 具體方案論證 PAGEREF _Toc293495950 h 11HYPERLINK l _Toc2934959514.2系統(tǒng)算法設(shè)計 PAGEREF _Toc293495951 h 13HYPERLINK l _Toc2934959524.3 具體電路原理圖 PAGEREF _Toc

5、293495952 h 14HYPERLINK l _Toc2934959534.4 電路仿真圖 PAGEREF _Toc293495953 h 14HYPERLINK l _Toc2934959545 實驗結(jié)果 PAGEREF _Toc293495954 h 15HYPERLINK l _Toc293495955總結(jié) PAGEREF _Toc293495955 h 15HYPERLINK l _Toc293495956參考文獻(xiàn) PAGEREF _Toc293495956 h 16HYPERLINK l _Toc293495957附錄： PAGEREF _Toc293495957 h 18基于

6、FPGA的十字路口交通信號燈摘 要 本文主要介紹十字路口交通燈控制器的設(shè)計。首先，介紹交通控制系統(tǒng)以與交通紅綠燈控制電路的發(fā)展現(xiàn)狀；然后采用硬件描述語言進(jìn)行的交通燈控制器設(shè)計。重點介紹了控制系統(tǒng)各部分的設(shè)計，以與各個模塊之間的同步處理。為了克服交通信號燈控制系統(tǒng)傳統(tǒng)設(shè)計方法的弊端,更加適應(yīng)城鎮(zhèn)交通現(xiàn)狀,利用VHDL語言、采用層次化混合輸入方式,設(shè)計了具有3種信號燈和倒計時顯示器的交通信號燈控制系統(tǒng),在Quartus下進(jìn)行仿真,并下載到FPGA中制作成實際的硬件電路進(jìn)行了模擬運行.使用該方法設(shè)計的交通燈控制系統(tǒng)電路簡單、運行可靠、易于實現(xiàn),可實現(xiàn)對交通信號的控制和顯示功能。關(guān)鍵詞 FPGA;QU

7、ARTUS ii;HDPLD；十字路口交通燈控制器;Based on FPGA intersection traffic lightsAbstractThis paper describes the design of intersection traffic signal controller.First, the introduction of traffic control systems and traffic light control circuit of the development status; then using hardware description languag

8、e designed for the traffic light controller.Focus on various parts of the control system design, and synchronization between various modules.In orderto overcome the traffic signal control system of traditional design drawbacks, more responsive to urban traffic situation, the use of VHDL language, th

9、e use of hierarchical hybrid approach, designed with three kinds of lights and countdown display traffic light control system, in the Quartus under simulatedand downloaded to the FPGA, made into the actual hardware to run the simulation circuit. use this method of traffic light control system design

10、 of the circuit is simple, reliable, easy to implement, can be realized on the traffic signal control and display functions.Key wordsHDPLD; Crossing traffic lights; Controller; Vehicle pedestrian safety 1 前言城市交通是一個集經(jīng)濟性與社會公益性于一體的領(lǐng)域，包括管理體制、城市規(guī)劃布局、投融資體制、交通方式選擇、公共交通運營組織、交通需求管理、交通流量控制與管理等等方面的容，涉與到管理、法規(guī)、規(guī)

11、劃、工程、TRANBBS技術(shù)、財政、教育、環(huán)境、能源、信息以與人文等社會經(jīng)濟諸多學(xué)科領(lǐng)域。這些方面集成在一起形成一個錯綜復(fù)雜的城市交通大系統(tǒng)。系統(tǒng)問題就必須通過系統(tǒng)方法來解決，解決系統(tǒng)問題的基本方法是建立有效的信息傳導(dǎo)、控制和反饋機制，實現(xiàn)各子系統(tǒng)聯(lián)動從而提高整體系統(tǒng)有效運行并實現(xiàn)其目標(biāo)。從這個意義上講，城市交通問題的核心就是如何建立一個有效的管理機制，保證各子系統(tǒng)與系統(tǒng)要素有機銜接與互動，從而實現(xiàn)城市交通系統(tǒng)的良性運轉(zhuǎn)。隨著社會經(jīng)濟發(fā)展和城市人口的膨脹，中國大中城市交通均面臨著諸多問題，其中特別突出的是交通擁堵。擁堵的頻繁發(fā)生和嚴(yán)重程度已經(jīng)嚴(yán)重影響了城市的正常運轉(zhuǎn)，給城市居民帶來生活不便，衍

12、生交通事故，加劇了城市環(huán)境污染。引起擁堵的原因為交叉口運行不暢；路網(wǎng)布局不合理；交通結(jié)構(gòu)不合理；交通秩序不佳。交通擁堵的發(fā)生使汽車被迫減速和加速，甚至停車，導(dǎo)致了汽車行駛油料消耗和廢氣排放增加，根據(jù)國外有關(guān)資料和國環(huán)境專家研究成果表明，機動車在怠速狀態(tài)下所排放的一氧化碳、氮氧化物是正常行駛狀態(tài)下的35倍。因此擁堵加大了對城市環(huán)境的污染。通過采取有效措施的實行和實施交通新技術(shù)，將有利于緩解交通擁堵狀況，從而節(jié)約城市能源和降低環(huán)境污染。2 交通紅綠燈控制電路的發(fā)展與技術(shù)現(xiàn)狀2.1 交通控制系統(tǒng)以與交通紅綠燈控制電路的發(fā)展現(xiàn)狀 隨著社會經(jīng)濟的發(fā)展，城市交通問題越來越引起人們的關(guān)注。出行交通的協(xié)調(diào)，已

13、成為交通管理部門需要解決的重要問題之一。城市交通控制系統(tǒng)是用于城市交通數(shù)據(jù)監(jiān)測、交通信號燈控制與交通疏導(dǎo)的計算機綜合管理系統(tǒng)，它是現(xiàn)代城市交通監(jiān)控指揮系統(tǒng)中最重要的組成部分。 隨著城市機動車量的不斷增加，許多城市出現(xiàn)了交通超負(fù)荷運行的情況，因此，自80年代后期，這些城市紛紛修建城市高速道路，在高速道路建設(shè)完成的初期，它們也曾有效地改善了交通狀況。然而，隨著交通量的快速增長和缺乏對高速道路的系統(tǒng)研究和控制，高速道路沒有充分發(fā)揮出預(yù)期的作用。而城市高速道路在構(gòu)造上的特點，也決定了城市高速道路的交通狀況必然受高速道路與普通道路耦合處交通狀況的制約。所以，如何采用合適的控制方法，最大限度利用好耗費巨資

14、修建的城市高速道路，緩解主干道與匝道、城區(qū)同周邊地區(qū)的交通擁堵狀況，越來越成為交通運輸管理和城市規(guī)劃部門亟待解決的主要問題。 車輛的數(shù)量持續(xù)增加，不斷新建道路已不能很好地解決交通擁堵的現(xiàn)狀，這還需要好的交通疏導(dǎo)，但交通的問題日益突出，單單依靠人力來指揮交通已經(jīng)不可行了,所以，設(shè)計交通燈來完成這個需求就顯的越加迫切了.為了確保十字路口的行人和車輛順利、暢通地通過,往往采用電子控制的交通信號來進(jìn)行指揮。智能交通紅綠燈控制電路是用于城市交通疏導(dǎo)的管理系統(tǒng)，它是現(xiàn)代城市交通監(jiān)控指揮系統(tǒng)中最重要的組成部分。智能的交通信號燈指揮著人和各種車輛的安全運行,實現(xiàn)紅、黃、綠燈的自動指揮是城鄉(xiāng)交通管理現(xiàn)代化的重要

15、課題.在城鄉(xiāng)街道的十字交叉路口,為了保證交通秩序和行人安全,一般在每條道路上各有一組紅、黃、綠交通信號燈.交通燈控制電路自動控制十字路口兩組紅、黃、綠交通燈的狀態(tài)轉(zhuǎn)換,指揮各種車輛和行人安全通行,實現(xiàn)十字路口城鄉(xiāng)交通管理自動化.2.2 智能交通紅綠燈控制電路技術(shù)的現(xiàn)狀通信號控制系統(tǒng)大體上分為三種類型：定周期的信號機、多時段且具有無電纜協(xié)調(diào)功能的微電腦型信號機以與聯(lián)網(wǎng)式自適應(yīng)多相位智能型信號機。具體采用哪種類型，應(yīng)根據(jù)其應(yīng)用場合與特點加以確定。其中，第一種類型以其成本低，設(shè)計簡單，安裝與維護(hù)方便等特點得到了廣泛應(yīng)用。本文討論的城鄉(xiāng)交通燈控制系統(tǒng)就屬于該種類型。而隨著各種控制器件的推出，交通燈控制

16、電路得以更易實現(xiàn)并趨向智能化。 交通燈控制系統(tǒng)主要由時間發(fā)生器電路、光電檢測電路、控制電路等幾個部分組成。 目前設(shè)計交通燈的方案有很多，有應(yīng)用CPLD設(shè)計實現(xiàn)交通信號燈控制器方法;有應(yīng)用PLC實現(xiàn)對交通燈控制系統(tǒng)的設(shè)計;有應(yīng)用單片機實現(xiàn)對交通信號燈設(shè)計的方法。目前，國的交通燈一般設(shè)在十字路門，在醒目位置用紅、綠、黃三種顏色的指示燈。加上一個倒計時的顯示計時器來控制行車。對于一般情況下的安全行車，車輛分流尚能發(fā)揮作用，但根據(jù)實際行車過程中出現(xiàn)的情況，還存在以下缺點：1兩車道的車輛輪流放行時間一樣且固定， 在十字路口，經(jīng)常一個車道為主干道，車輛較多，放行時間應(yīng)該長些；另一車道為副干道，車輛較少，放

17、行時間應(yīng)該短些。2沒有考慮緊急車通過時，兩車道應(yīng)采取的措施，臂如，消防車執(zhí)行緊急任務(wù)通過時，兩車道的車都應(yīng)停止，讓緊急車通過。這些控制方法的功能修改與調(diào)試都需要硬件電路的支持，在一定程度上增加了功能修改與系統(tǒng)調(diào)試的困難。3 VHDL、FPGA、Quartus ii簡介3.1 VHDL簡介3.1.1 VHDL簡介VHDL 的英文全名是 Very-High-Speed Integrated Circuit Hardware Description Language，誕生于 1982 年。1987 年底，VHDL被 IEEE 和HYPERLINK :/baike.baidu /view/189646

18、.htm美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言。 VHDL主要用于描述HYPERLINK :/baike.baidu /view/987445.htm數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語句外，VHDL的語言形式和描述風(fēng)格與句法是十分類似于一般的HYPERLINK :/baike.baidu /view/786587.htm計算機高級語言。VHDL的程序結(jié)構(gòu)特點是將一項工程設(shè)計，或稱設(shè)計實體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可視部分,與端口)和部（或稱不可視部分），既涉與實體的部功能和算法完成部分。在對一個設(shè)計實體定義了外部界面后，一旦其部開發(fā)完成后，其

19、他的設(shè)計就可以直接調(diào)用這個實體。這種將設(shè)計實體分成外部分的概念是VHDL系統(tǒng)設(shè)計的基本點。3.1.2 VHDL語言的特點VHDL 語言能夠成為標(biāo)準(zhǔn)化的硬件描述語言并獲得廣泛應(yīng)用 , 它自身必然具有很多其他硬件描述語言所不具備的優(yōu)點。歸納起來 ,VHDL 語言主要具有以下優(yōu)點： (1)VHDL 語言功能強大 , 設(shè)計方式多樣 VHDL 語言具有強大的語言結(jié)構(gòu), 只需采用簡單明確的VHDL語言程序就可以描述十分復(fù)雜的硬件電路。同時, 它還具有多層次的電路設(shè)計描述功能。此外 ,VHDL 語言能夠同時支持同步電路、異步電路和隨機電路的設(shè)計實現(xiàn), 這是其他硬件描述語言所不能比擬的。VHDL 語言設(shè)計方法

20、靈活多樣 , 既支持自頂向下的設(shè)計方式, 也支持自底向上的設(shè)計方法; 既支持模塊化設(shè)計方法, 也支持層次化設(shè)計方法。 (2) VHDL 語言具有強大的硬件描述能力.VHDL 語言具有多層次的電路設(shè)計描述功能，既可描述系統(tǒng)級電路 , 也可以描述門級電路；描述方式既可以采用行為描述、寄存器傳輸描述或者結(jié)構(gòu)描述，也可以采用三者的混合描述方式。同時，VHDL 語言也支持慣性延遲和傳輸延遲，這樣可以準(zhǔn)確地建立硬件電路的模型。VHDL 語言的強大描述能力還體現(xiàn)在它具有豐富的數(shù)據(jù)類型。VHDL 語言既支持標(biāo)準(zhǔn)定義的數(shù)據(jù)類型，也支持用戶定義的數(shù)據(jù)類型，這樣便會給硬件描述帶來較大的自由度。 (3)VHDL 語言

21、具有很強的移植能力 VHDL 語言很強的移植能力主要體現(xiàn)在: 對于同一個硬件電路的 VHDL 語言描述 , 它可以從一個模擬器移植到另一個模擬器上、從一個綜合器移植到另一個綜合器上或者從一個工作平臺移植到另一個工作平臺上去執(zhí)行。 (4) VHDL 語言的設(shè)計描述與器件無關(guān) 采用 VHDL 語言描述硬件電路時, 設(shè)計人員并不需要首先考慮選擇進(jìn)行設(shè)計的器件。這樣做的好處是可以使設(shè)計人員集中精力進(jìn)行電路設(shè)計的優(yōu)化, 而不需要考慮其他的問題。當(dāng)硬件電路的設(shè)計描述完成以后 ,VHDL 語言允許采用多種不同的器件結(jié)構(gòu)來實現(xiàn)。 (5)VHDL 語言程序易于共享和復(fù)用 VHDL 語言采用基于庫 ( libra

22、ry) 的設(shè)計方法。在設(shè)計過程中 , 設(shè)計人員可以建立各種可再次利用的模塊 , 一個大規(guī)模的硬件電路的設(shè)計不可能從門級電路開始一步步地進(jìn)行設(shè)計 , 而是一些模塊的累加。這些模塊可以預(yù)先設(shè)計或者使用以前設(shè)計中的存檔模塊, 將這些模塊存放在庫中 , 就可以在以后的設(shè)計中進(jìn)行復(fù)用。 (6)由于 VHDL 語言是一種描述、模擬、綜合、優(yōu)化和布線的標(biāo)準(zhǔn)硬件描述語言 , 因此它可以使設(shè)計成果在設(shè)計人員之間方便地進(jìn)行交流和共享, 從而減小硬件電路設(shè)計的工作量, 縮短開發(fā)周期。3.2 FPGA簡介3.2.1 PLD器件的設(shè)計特點EDA技術(shù)出現(xiàn)以前,數(shù)字邏輯電路設(shè)計通常采用傳統(tǒng)方法,即自下而上設(shè)計法。其主要思路

23、是:根據(jù)系統(tǒng)對硬件的要求編制技術(shù)規(guī)格書,畫出系統(tǒng)流程圖;然后對系統(tǒng)功能進(jìn)行分析,劃分出多個功能模塊,畫出系統(tǒng)功能框圖;進(jìn)行各功能模塊的細(xì)化和電路設(shè)計;各模塊設(shè)計調(diào)試完畢以后,再連接起來,進(jìn)行調(diào)試,最后完成整個系統(tǒng)的硬件設(shè)計。這種自下而上設(shè)計法的仿真和調(diào)試工作要在系統(tǒng)的硬件開發(fā)完成以后才能進(jìn)行,因此存在的問題只有在后期才能發(fā)現(xiàn),一旦考慮不周,就要重新設(shè)計,使得設(shè)計費用和設(shè)計周期大大增加。此外,由于設(shè)計輸入文件是電原理圖,當(dāng)系統(tǒng)比較復(fù)雜時,大量的原理圖文件會給存檔、閱讀和修改帶來不便。 為了提高開發(fā)效率和增加已有開發(fā)成果的可繼承性,縮短開發(fā)周期,各種新興的EDA開發(fā)工具開始涌現(xiàn),特別是硬件描述語言

24、(HDL)的出現(xiàn),使得傳統(tǒng)的硬件電路設(shè)計方法發(fā)生了巨大的變革?；赑LD器件,采用HDL進(jìn)行系統(tǒng)設(shè)計的思路是從系統(tǒng)總體的要求出發(fā),自上而下地逐步將設(shè)計容細(xì)化,最后完成系統(tǒng)的詳細(xì)設(shè)計。這種設(shè)計方法的主要特點為：(1)電路設(shè)計更趨合理硬件設(shè)計人員在設(shè)計硬件電路時使用PLD器件,就可以自行設(shè)計所需的專用功能模塊,而無需受通用元器件的限制,從而使電路設(shè)計更趨合理,其體積和功耗也大為減小。(2)采用系統(tǒng)早期仿真在自上而下的設(shè)計過程中,每級都進(jìn)行仿真,從而可以在系統(tǒng)設(shè)計的早期發(fā)現(xiàn)設(shè)計中存在的問題,從而大大縮短系統(tǒng)設(shè)計周期,降低費用。(3)降低了硬件電路設(shè)計難度PLD使用HDL編程,避免編寫邏輯表達(dá)式或真值

25、表,使設(shè)計難度大幅度下降,從而也縮短了設(shè)計周期。(4)主要設(shè)計文件使用HDL編寫采用HDL編寫的源程序作為歸檔文件有多種好處。HDL程序資料量小,便于保存;其可繼承性好,而且閱讀方便?？删幊踢壿嬈骷脑O(shè)計流程一般為設(shè)計準(zhǔn)備、設(shè)計輸入、功能仿真、設(shè)計處理、時序仿真、器件編程和測試等七個步驟。3.2.2 FPGA的基本結(jié)構(gòu)FPGA是目前最為常用的復(fù)雜PLD器件。FPGA的發(fā)展非常迅速,形成了各種不同的結(jié)構(gòu)。按邏輯功能塊的大小,FPGA可分為細(xì)粒度FPGA和粗粒度FPGA。細(xì)粒度FPGA的邏輯功能塊較小,資源可以充分利用,但連線和開關(guān)多,速度慢;粗粒度FPGA的邏輯功能塊規(guī)模大,功能強,但資源不能充

26、分利用。從邏輯功能塊的結(jié)構(gòu)上分類,可分為查找表結(jié)構(gòu)、多路開關(guān)結(jié)構(gòu)和多級與非門結(jié)構(gòu)。根據(jù)FPGA部連線的結(jié)構(gòu)不同,可分為分段互聯(lián)型和連續(xù)互聯(lián)型。根據(jù)編程方式,FPGA可分為一次編程和可重復(fù)編程兩種。FPGA一般可由三種可編程電路和一個用于存放編程數(shù)據(jù)的SRAM組成,這三種可編程電路是:可編程邏輯塊CLB、輸入/輸出模塊IOB和互聯(lián)資源IR。CLB是FPGA的主要組成部分,是實現(xiàn)邏輯功能的基本單元。它主要是由邏輯函數(shù)發(fā)生器、觸發(fā)器、數(shù)據(jù)選擇器等電路組成。IOB提供了器件引腳和部邏輯陣列之間的連接,通常排列在芯片的四周。其主要是由輸入觸發(fā)器、輸入緩沖器、輸出觸發(fā)/鎖存器和輸出緩沖器組成。每一個IOB

27、控制一個引腳,可被配置為輸入、輸出激活雙向I/O功能?？删幊袒ヂ?lián)資源IR包括各種長度的金屬連線和一些可編程連接開關(guān),它們將各個CLB之間和IOB之間互相連接起來,構(gòu)成各種復(fù)雜功能的系統(tǒng)。FPGA的基本結(jié)構(gòu)如圖1所示。3.2.3 采用FPGA設(shè)計邏輯電路的優(yōu)點相對于傳統(tǒng)數(shù)字電路設(shè)計方法,采用FPGA進(jìn)行電路設(shè)計具有如下優(yōu)點:(1) 簡化設(shè)計由于FPGA的可編程性和靈活性,電路設(shè)計結(jié)束后,可隨意進(jìn)行修改或刪除,無需重新布線和生產(chǎn)印刷電路板,大大縮短了系統(tǒng)的設(shè)計周期。(2) 高性能現(xiàn)在市場上提供的FPGA器件的性能超過了最快的標(biāo)準(zhǔn)分立邏輯器件的性能,而且一片F(xiàn)PGA芯片的功耗比分立器件組合而成的電路

28、功耗要小得多。(3) 可靠性高采用FPGA器件將使所用器件的數(shù)目減少,也使印刷電路板面積減少,密度下降,這些都大大提高了電路的可靠性,同時也將減少干擾和噪聲,使系統(tǒng)的運行更可靠。(4) 成本下降采用FPGA設(shè)計數(shù)字系統(tǒng),由于所用器件少,用于器件測試與裝配的工作量也少,所以系統(tǒng)的成本將下降。(5) 硬件加密 使用FPGA器件構(gòu)成的數(shù)字系統(tǒng),其部結(jié)構(gòu)是由設(shè)計者通過編程實現(xiàn)的。有些器件還提供一個能被編程的單元,可用來防止檢驗和讀出芯片中的程序,這對于保持芯片設(shè)計的專利、防止他人抄襲具有很大好處。3.3 Quartus II 的簡介 Quartus II 是HYPERLINK :/baike.baid

29、u /view/3317625.htmAltera公司的綜合性PLD開發(fā)軟件，支持原理圖、VHDL、VerilogHDL以與AHDL（Altera Hardware Description Language）等多種設(shè)計輸入形式，嵌自有的綜合器以與仿真器，可以完成從設(shè)計輸入到硬件配置的完整PLD設(shè)計流程。 Quartus II可以在XP、Linux以與Unix上使用，除了可以使用TclHYPERLINK :/baike.baidu /view/54.htm腳本完成設(shè)計流程外，提供了完善的用戶圖形界面設(shè)計方式。具有運行速度快，界面統(tǒng)一，功能集中，易學(xué)易用等特點。 Quartus II支持Alter

30、a的IP核，包含了LPM/MegaFunction宏功能模塊庫，使用戶可以充分利用成熟的模塊，簡化了設(shè)計的復(fù)雜性、加快了設(shè)計速度。對第三方EDA工具的良好支持也使用戶可以在設(shè)計流程的各個階段使用熟悉的第三方EDA工具。 此外，Quartus II 通過和DSP Builder工具與Matlab/Simulink相結(jié)合，可以方便地實現(xiàn)各種DSP應(yīng)用系統(tǒng)；支持Altera的片上可編程系統(tǒng)（SOPC）開發(fā)，集系統(tǒng)級設(shè)計、HYPERLINK :/baike.baidu /view/2517315.htm嵌入式軟件開發(fā)、可編程邏輯設(shè)計于一體，是一種綜合性的開發(fā)平臺。 Maxplus II 作為Alter

31、a的上一代PLD設(shè)計軟件，由于其出色的易用性而得到了廣泛的應(yīng)用。目前Altera已經(jīng)停止了對Maxplus II 的更新支持，Quartus II 與之相比不僅僅是支持器件類型的豐富和圖形界面的改變。Altera在Quartus II 中包含了許多諸如SignalTap II、Chip Editor和RTL Viewer的設(shè)計輔助工具，集成了SOPC和HardCopy設(shè)計流程，并且繼承了Maxplus II 友好的圖形界面與簡便的使用方法。 Altera Quartus II 作為一種可編程邏輯的設(shè)計環(huán)境, 由于其強大的設(shè)計能力和直觀易用的接口，越來越受到HYPERLINK :/baike.b

32、aidu /view/3114367.htm數(shù)字系統(tǒng)設(shè)計者的歡迎。4 具體方案論證與設(shè)計4.1 具體方案論證試用一片HDPLD和若干外圍電路實現(xiàn)十字路口交通管理器。該管理器控制甲、乙兩道的紅、黃、綠三色燈，指揮車輛和行人安全通行。交通管理器示意圖如圖所示。途中r1、y1、g1是甲道紅、黃、綠燈；R2、Y2、G2是已道紅、黃、綠燈。 十字路口交通管理器示意圖 該交通管理器由控制器和受其控制的三個定時器與六個交通燈組成。圖中三個定時器分別確定甲道和乙道通行時間t3、t1以與共同的停車（黃燈燃亮）時間t2.這三個定時器采用以秒信號為時鐘的計數(shù)器來實現(xiàn)，C1、C2和C3分別是這些定時計數(shù)器的工作使能信

33、號，即當(dāng)C1、C2和C3為1時，相應(yīng)的定時器計數(shù)的指示信號，計數(shù)器在計數(shù)過程中，相應(yīng)的指示信號為0，計數(shù)結(jié)束時為1.4.2系統(tǒng)算法設(shè)計 十字路口交通管理器是一個控制類型的數(shù)字系統(tǒng)，其數(shù)據(jù)處理單元比較簡單。在此直接按照功能要求，即常規(guī)的十字路口交通管理規(guī)則，給出交通管理器工作流程圖，同時也可以看做系統(tǒng)控制器的ASM圖，如圖4.1所示 甲道禁止 乙道通行 S0 00 R1=1 C1=1 G2=1 W1 =1 N 甲道禁止 乙道停車S1 01 R1=1 C2=1 Y2=1 W4 =1 W2 =1 W3 =1甲道通行 乙道禁止甲道停車 乙道禁止S2 11G1=1 C3=1 R2=1S3 10 Y1=1

34、 C2=1 R2=1NY 交通管理器工作流程圖（控制器的ASM圖）4.3 具體電路原理圖4.4 電路仿真圖5 實驗結(jié)果將程序下載到試驗板后，將R置于高電平后，可以看見LED燈的顯示情況為主干道綠燈亮，支干道紅燈亮。主干道數(shù)碼管倒計時顯示為30s，支干道數(shù)碼管倒計時顯示為25s。在支干道數(shù)碼管倒計時顯示為0s后，可以看見LED燈的顯示情況變?yōu)橹鞲傻傈S燈亮，支干道紅燈亮。此時主、支兩干道的數(shù)碼管倒計時顯示均為5S。在支干道數(shù)碼管倒計時顯示為0s后，LED燈的顯示情況變?yōu)橹鞲傻兰t燈亮，支干道綠燈亮，主干道數(shù)碼管倒計時顯示為19s，支干道數(shù)碼管倒計時顯示為25s。在主干道數(shù)碼管倒計時顯示為0s后，可以

35、看見LED燈的顯示情況變?yōu)橹鞲傻兰t燈亮，支干道黃燈亮，此時主、支兩干道的數(shù)碼管倒計時顯示均為5S。5S鐘之后，交通燈重新進(jìn)入主干道綠燈亮、支干道紅燈亮的狀態(tài)（即S0狀態(tài)）?？?結(jié)之前對FPGA和VHDL的了解僅局限于課本上的些許知識，而沒有深入體會，缺乏實踐經(jīng)驗。通過這次設(shè)計，我對FPGA和VHDL有了更深入的理解，熟悉了Quartus II基本的使用方法。并且現(xiàn)在我對VHDL語言產(chǎn)生了濃厚的興趣。在選擇畢設(shè)題目之后，我意識到自己對VHDL語言的掌握程度遠(yuǎn)遠(yuǎn)不夠，開始查閱VHDL教程。我依據(jù)交通燈控制器的要求劃分模塊，之后開始的是單元模塊的設(shè)計。我在做這個設(shè)計之前對Quartus II的了解甚

36、少，編寫的程序也是到處有錯，只有邊編譯邊改程序。將每個單元模塊完成之后再進(jìn)行仿真，仿真過程也是困難重重。有時候設(shè)置的時鐘頻率過高，違反了setup/hold時間；有時候設(shè)置的END TIME過高，出現(xiàn)了仿真時間太長的問題。諸如此類的問題很多，通過自己查找資料和反復(fù)摸索，最終解決了問題。各個模塊仿真成功之后，我開始編寫頂層文件。在編寫頂層文件時我也遇到了不少困難，各個模塊的連接以與信號的定義老是出現(xiàn)錯誤，經(jīng)過反復(fù)修改才成功。本設(shè)計基于VHDL硬件描述語言編程，在確立總體預(yù)期控制功能的前提下，分模塊進(jìn)行描述，其中所用到的數(shù)據(jù)均可依實際情況而設(shè)置，修改方便靈活。目標(biāo)器件為FPGA芯片，運用層次化設(shè)計

37、方法，完成各個模塊的連接，實現(xiàn)了十字路口車輛的自動控制。VHDL程序在Quartus II環(huán)境下編譯通過，功能仿真正確，將編程文件下載到FPGA芯片后實現(xiàn)了自動控制功能。本設(shè)計具有設(shè)計過程簡化，設(shè)計周期短，工作穩(wěn)定、性能可靠等優(yōu)點，打破了傳統(tǒng)的自下而上的設(shè)計方法，體現(xiàn)了基于FPGA技術(shù)和VHDL語言進(jìn)行數(shù)字系統(tǒng)設(shè)計的優(yōu)越性和廣闊的前景。城市交通路口情況較為復(fù)雜，除十字路口之外，還有“T”型路口和圓形路口等類型的路口，本文僅簡單分析了十字路口。且由于實驗板上的LED數(shù)碼管和邏輯狀態(tài)指示管數(shù)目有限，在設(shè)計十字路口交通燈控制器時，沒有考慮左拐彎功能。該功能可通過在十字路口的每個方向各放置一個左拐信號燈和一組LED數(shù)碼管（2個）來實現(xiàn)。參考文獻(xiàn)易銘PLC控制的交通信號燈控制系統(tǒng)的設(shè)計J工業(yè)控制計算機，2003，16(12)：4345煥成，智勇多單片機系統(tǒng)與分組式交通信