計算機組成原理：第六章總線系統(tǒng)

1、第六章 總線系統(tǒng)返回1本章內容本章首先講述總線系統(tǒng)的一些基本概念和基本技術，在此基礎上，具體介紹當前實用的PCI總線和正在流行的InfiniBand標準。6.1 總線的概念和結構形態(tài)6.2 總線接口6.3 總線的仲裁6.4總線的定時和數據傳送模式6.5 HOST總線和PCI總線6,6 InfiniBand標準26.1總線的概念和結構形態(tài)總線的基本概念總線的連接方式總線的內部結構總線結構實例36.1.1總線的基本概念數字計算機是由若干系統(tǒng)功能部件構成的，這些系統(tǒng)功能部件在一起工作才能形成一個完整的計算機系統(tǒng)?？偩€定義：計算機的若干功能部件之間不可能采用全互聯(lián)形式，因此就需要有公共的信息通道，即總

2、線。 總線是構成計算機系統(tǒng)的互聯(lián)機構，是多個系統(tǒng)功能部件之間進行數據傳送的公共通路。借助于總線連接，計算機在各系統(tǒng)功能部件之間實現地址、數據和控制信息的交換，并在爭用資源的基礎上進行工作。 46.1.1總線的基本概念總線可分為以下幾類： 內部總線：CPU內部連接各寄存器及運算器部件之間的總線。 系統(tǒng)總線：外部總線。CPU和計算機系統(tǒng)中其他高速功能部件相互連接的總線。 I/O總線：中低速I/O設備相互連接的總線。 56.1.1總線的基本概念總線的特性可分為：物理特性、功能特性、電氣特性、時間特性。物理特性：總線的物理連接方式（根數、插頭、插座形狀，引腳排列方式）功能特性：每根線的功能電氣特性：每

3、根線上信號的傳遞方向及有效電平范圍。時間特性：規(guī)定了每根總線在什么時間有效。66.1.1總線的基本概念相同的指令系統(tǒng)，相同的功能，不同廠家生產的各功能部件在實現方法上幾乎沒有相同的,但各廠家生產的相同功能部件卻可以互換使用，其原因何在呢?為了使不同廠家生產的相同功能部件可以互換使用，就需要進行系統(tǒng)總線的標準化工作。目前，已經出現了很多總線標準，如PCI、ISA等。 采用標準總線的優(yōu)點簡化系統(tǒng)設計簡化系統(tǒng)結構，提高系統(tǒng)可靠性便于系統(tǒng)的擴充和更新76.1.1總線的基本概念總線帶寬：總線本身所能達到的最高傳輸速率。 一次操作可以傳輸的數據位數如S100為8位，ISA為16位，EISA為32位，PCI

4、-2可達64位?？偩€寬度不會超過微處理器外部數據總線的寬度。8【例1】（1）某總線在一個總線周期中并行傳送4個字節(jié)的數據，假設一個總線周期等于一個總線時鐘周期，總線時鐘頻率為33MHz，總線帶寬是多少?（2）如果一個總線周期中并行傳送64位數據，總線時鐘頻率升為66MHz，總線帶寬是多少?解：（1）設總線帶寬用Dr表示，總線時鐘周期用T=1/f表示，一個總線周期傳送的數據量用D表示，根據定義可得Dr=D/T=D（1/T）=Df=4B33106/s=132MB/s（2）64位=8BDr=Df=8B66106/s=528MB/s96.1.2總線的連接方式 適配器（接口）：實現高速CPU與低速外設之

5、間工作速度上的匹配和同步，并完成計算機和外設之間的所有數據傳送和控制。 單機系統(tǒng)中總線結構的兩種基本類型： 單總線：使用一條單一的系統(tǒng)總線來連接CPU、內存和I/O設備。 106.1.2總線的連接方式單總線結構特點： 在單總線結構中，要求連接到總線上的邏輯部件必須高速運行，以便在某些設備需要使用總線時，能迅速獲得總線控制權；而當不再使用總線時，能迅速放棄總線控制權。否則，由于一條總線由多種功能部件共用，可能導致很大的時間延遲。116.1.2總線的連接方式多總線：在CPU、主存、I/O之間互聯(lián)采用多條總線。如圖所示。126.1.2總線的連接方式高速的CPU總線：CPU和cache之間采用系統(tǒng)總線

6、：主存連在其上。高速總線上可以連接高速LAN（100Mb/s局域網）、視頻接口、圖形接口、SCSI接口（支持本地磁盤驅動器和其他外設）、Firewire接口（支持大容量I/O設備）。高速總線通過擴充總線接口與擴充總線相連，擴充總線上可以連接串行方式工作的I/O設備。通過橋CPU總線、系統(tǒng)總線和高速總線彼此相連。橋實質上是一種具有緩沖、轉換、控制功能的邏輯電路。多總線結構體現了高速、中速、低速設備連接到不同的總線上同時進行工作，以提高總線的效率和吞吐量，而且處理器結構的變化不影響高速總線。136.1.3總線的內部結構早期總線的內部結構如圖所示，它實際上是處理器芯片引腳的延伸，是處理器與I/O設備

7、適配器的通道。這種簡單的總線一般也由50100條線組成，這些線按其功能可分為三類：地址線、數據線和控制線。146.1.3總線的內部結構早期總線結構的不足之處在于：CPU是總線上惟一的主控者。即使后來增加了具有簡單仲裁邏輯的DMA控制器以支持DMA傳送，但仍不能滿足多CPU環(huán)境的要求。總線信號是CPU引腳信號的延伸，故總線結構緊密與CPU相關，通用性較差。156.1.4總線的內部結構當代流行的總線內部結構166.1.4總線的內部結構由地址線、數據線、控制線組成。其結構與簡單總線相似，但一般是32條地址線，32或64條數據線。為了減少布線，64位數據的低32位數據線常常和地址線采用多路復用方式。仲

8、裁總線：包括總線請求線和總線授權線。中斷和同步總線：用于處理帶優(yōu)先級的中斷操作，包括中斷請求線和中斷認可線。公用線：包括時鐘信號線、電源線、地線、系統(tǒng)復位線以及加電或斷電的時序信號線等。176.1.5總線結構實例大多數計算機采用了分層次的多總線結構。右圖它是一個三層次的多總線結構即有CPU總線、PCI總線和ISA總線。186.1.5總線結構實例 Pentium機的總線結構分為三層：CPU總線、PCI總線和ISA總線。 CPUPCIISA北橋南橋196.2 總線接口一、信息的傳送方式 計算機系統(tǒng)中，傳輸信息基本有三種方式：串行傳送并行傳送分時傳送出于速度和效率上的考慮，系統(tǒng)總線上傳送的信息必須采

9、用并行傳送方式。分時傳送即總線的分時復用。 206.2 總線接口串行傳送使用一條傳輸線，采用脈沖傳送。主要優(yōu)點是只需要一條傳輸線，這一點對長距離傳輸顯得特別重要，不管傳送的數據量有多少，只需要一條傳輸線，成本比較低廉。缺點就是速度慢。216.2 總線接口并行傳送每一數據位需要一條傳輸線，一般采用電位傳送。 分時傳送總線復用或是共享總線的部件分時使用總線。 226.2 總線接口二、總線接口的基本概念 接口是CPU和主存、外設之間通過總線進行連接的邏輯部件。236.2 總線接口接口的典型功能：控制、緩沖、狀態(tài)、轉換、整理、程序中斷。 一個適配器的兩個接口：一個同系統(tǒng)總線相連，采用并行方式，另外一個

10、同設備相連，可能采用并行方式或是串行方式。 24【例2】利用串行方式傳送字符（如圖），每秒鐘傳送的比特（bit）位數常稱為波特率。假設數據傳送速率是120個字符/秒，每一個字符格式規(guī)定包含10個比特位（起始位、停止位、8個數據位），問傳送的波特率是多少?每個比特位占用的時間是多少?解：波特率為：10位120/秒=1200波特每個比特位占用的時間Td是波特率的倒數：Td=1/1200=0.83310-3s=0.833ms256.3 總線的仲裁連接到總線上的功能模塊有主動和被動兩種形態(tài)，其中主方可以啟動一個總線周期，而從方只能響應主方請求。每次總線操作，只能有一個主方，但是可以有多個從方。 為了解

11、決多個功能模塊爭用總線的問題，必須設置總線仲裁部件。 總線占用期：主方持續(xù)控制總線的時間。 按照總線仲裁電路的位置不同，仲裁方式分為集中式和分布式兩種。266.3 總線的仲裁一、集中式仲裁集中式仲裁有三種：鏈式查詢方式：離中央仲裁器最近的設備具有最高優(yōu)先權，離總線控制器越遠，優(yōu)先權越低。優(yōu)點：只用很少幾根線就能按一定優(yōu)先次序實現總線控制，并且這種鏈式結構很容易擴充設備。缺點：是對詢問鏈的電路故障很敏感，優(yōu)先級固定。276.3 總線的仲裁計數器定時查詢方式：總線上的任一設備要求使用總線時，通過BR線發(fā)出總線請求。中央仲裁器接到請求信號以后，在BS線為“0”的情況下讓計數器開始計數，計數值通過一組

12、地址線發(fā)向各設備。每個設備接口都有一個設備地址判別電路，當地址線上的計數值與請求總線的設備地址相一致時，該設備 置“1”BS線，獲得了總線使用權，此時中止計數查詢。 每次計數可以從“0”開始，也可以從中止點開發(fā)始。如果從“0”開始，各設備的優(yōu)先次序與鏈式查詢法相同，優(yōu)先級的順序是固定的。如果從中止點開始，則每個設備使用總線的優(yōu)級相等。計數器的初值也可用程序來設置，這可以方便地改變優(yōu)先次序，但這種靈活性是以增加線數為代價的?？煞奖愕母淖儍?yōu)先級。 286.3 總線的仲裁在獨立請求方式中，每一個共享總線的設備均有一對總線請求線BRi和總線授權線BGi。當設備要求使用總線時，便發(fā)出該設備的請求信號?？?/p>

13、線仲裁器中有一個排隊電路，它根據一定的優(yōu)先次序決定首先響應哪個設備的請求，給設備以授權信號BGi。獨立請求方式的優(yōu)點是響應時間快，即確定優(yōu)先響應的設備所花費的時間少，用不著一個設備接一個設備地查詢。其次，對優(yōu)先次序的控制相當靈活。它可以預先固定，例如BR0優(yōu)先級最高，BR1次之BRn最低；也可以通過程序來改變優(yōu)先次序；還可以用屏蔽（禁止）某個請求的辦法，不響應來自無效設備的請求。因此當代總線標準普遍采用獨立請求方式。296.3 總線的仲裁獨立請求方式：優(yōu)點是響應時間快，即確定優(yōu)先響應的設備所花費的時間少。對優(yōu)先次序的控制也是相當靈活的。 306.3 總線的仲裁316.3 總線的仲裁二、分布式仲

14、裁分布式仲裁：不需要中央仲裁器，而是多個仲裁器競爭使用總線。當它們有總線請求時，把它們唯一的仲裁號發(fā)送到共享的仲裁總線上，每個仲裁器將仲裁總線上得到的號與自己的號進行比較。如果仲裁總線上的號大，則它的總線請求不予響應，并撤消它的仲裁號。最后，獲勝者的仲裁號保留在仲裁總線上。顯然，分布式仲裁是以優(yōu)先級仲裁策略為基礎。326.3 總線的仲裁分布式仲裁示意圖336.3 總線的仲裁（1）所有參與本次競爭的各主設備將設備競爭號CN取反后打到仲裁總線AB上，以實現“線或”邏輯。AB線低電平時表示至少有一個主設備的CNi為1，AB線高電平時表示所有主設備的CNi為0。（2）競爭時CN與AB逐位比較，從最高位

15、（b7）至最低位（b0）以一維菊花鏈方式進行，只有上一位競爭得勝者Wi+1位為1。當CNi=1，或CNi=0且ABi為高電平時，才使Wi位為1。若Wi=0時，將一直向下傳遞，使其競爭號后面的低位不能送上AB線。（3）競爭不到的設備自動撤除其競爭號。在競爭期間，由于W位輸入的作用，各設備在其內部的CN線上保留其競爭號并不破壞AB線上的信息。（4）由于參加競爭的各設備速度不一致，這個比較過程反復（自動）進行，才有最后穩(wěn)定的結果。競爭期的時間要足夠，保證最慢的設備也能參與競爭。346.4總線的定時和數據傳送模式一、總線定時總線的信息傳送過程：請求總線、總線仲裁、尋址、信息傳送、狀態(tài)返回。 定時：事件

16、出現在總線上的時序關系。 同步定時：異步定時：356.4總線的定時和數據傳送模式1、同步定時366.4總線的定時和數據傳送模式2、異步定時37【例3】某CPU采用集中式仲裁方式，使用獨立請求與菊花鏈查詢相結合的二維總線控制結構。每一對請求線BRi和授權線BGi組成一對菊花鏈查詢電路。每一根請求線可以被若干個傳輸速率接近的設備共享。當這些設備要求傳送時通過BRi線向仲裁器發(fā)出請求，對應的BGi線則串行查詢每個設備，從而確定哪個設備享有總線控制權。請分析說明圖6.14所示的總線仲裁時序圖。3839解：從時序圖看出，該總線采用異步定時協(xié)議。當某個設備請求使用總線時，在該設備所屬的請求線上發(fā)出申請信號

17、BRi（1）。CPU按優(yōu)先原則同意后給出授權信號BGi作為回答（2）。BGi鏈式查詢各設備，并上升從設備回答SACK信號證實已收到BGi信號（3）。CPU接到SACK信號后下降BG作為回答（4）。在總線“忙”標志BBSY為“0”情況該設備上升BBSY，表示該設備獲得了總線控制權，成為控制總線的主設備（5）。在設備用完總線后，下降BBSY和SACK（6）釋放總線。在上述選擇主設備過程中，可能現行的主從設備正在進行傳送。此時需等待現行傳送結束，即現行主設備下降BBSY信號后（7），新的主設備才能上升BBSY，獲得總線控制權。406.4總線的定時和數據傳送模式二、總線數據傳送模式讀、寫操作：讀操作是

18、由從方到主方的數據傳送；寫操作是由主方到從方的數據傳送。一般，主方先以一個總線周期發(fā)出命令和從方地址，經過一定的延時再開始數據傳送總線周期。為了提高總線利用率，減少延時損失，主方完成尋址總線周期后可讓出總線控制權，以使其他主方完成更緊迫的操作。然后再重新競爭總線，完成數據傳送總線周期。416.4總線的定時和數據傳送模式塊傳送操作：只需給出塊的起始地址，然后對固定塊長度的數據一個接一個地讀出或寫入。對于CPU（主方）存儲器（從方）而言的塊傳送，常稱為猝發(fā)式傳送，其塊長一般固定為數據線寬度（存儲器字長）的4倍。例如一個64位數據線的總線，一次猝發(fā)式傳送可達256位。這在超標量流水中十分有用。426

19、.4總線的定時和數據傳送模式寫后讀、讀修改寫操作：這是兩種組合操作。只給出地址一次（表示同一地址），或進行先寫后讀操作，或進行先讀后寫操作。前者用于校驗目的，后者用于多道程序系統(tǒng)中對共享存儲資源的保護。這兩種操作和猝發(fā)式操作一樣，主方掌管總線直到整個操作完成。436.4總線的定時和數據傳送模式廣播、廣集操作：一般而言，數據傳送只在一個主方和一個從方之間進行。但有的總線允許一個主方對多個從方進行寫操作，這種操作稱為廣播。與廣播相反的操作稱為廣集，它將選定的多個從方數據在總線上完成AND或OR操作，用以檢測多個中斷源。446.4總線的定時和數據傳送模式演示過程456.5 HOST總線和PCI總線一

20、、多總線結構如圖，典型的多總線結構框圖。實際上，這也是高檔PC機和服務器的主板總線框圖。466.5 HOST總線和PCI總線HOST總線：該總線有CPU總線、系統(tǒng)總線、主存總線、前端總線等多種名稱，各自反映了總線功能的一個方面。這里稱“宿主”總線，也許更全面，因為HOST總線不僅連接主存，還可以連接多個CPU。HOST總線：連接“北橋”芯片與CPU之間的信息通路，它是一個64位數據線和32位地址線的同步總線。32位的地址線可支持處理器4GB的存儲尋址空間?？偩€上還接有L2級cache，主存與cache控制器芯片。后者用來管理CPU對主存和cache的存取操作。CPU擁有HOST總線的控制權，但

21、在必要情況下可放棄總線控制權。476.5 HOST總線和PCI總線PCI總線：連接各種高速的PCI設備。PCI是一個與處理器無關的高速外圍總線，又是至關重要的層間總線。它采用同步時序協(xié)議和集中式仲裁策略，并具有自動配置能力。PCI設備可以是主設備，也可以是從設備，或兼而有之。在PCI設備中不存在DMA（直接存儲器傳送）的概念，這是因為PCI總線支持無限的猝發(fā)式傳送。這樣，傳統(tǒng)總線上用DMA方式工作的設備移植到PCI總線上時，采用主設備工作方式即可。系統(tǒng)中允許有多條PCI總線，它們可以使用HOST橋與HOST總線相連，也可使用PCI/PCI橋與已和HOST總線相連的PCI總線相連，從而得以擴充P

22、CI總線負載能力。LAGACY總線：可以是ISA，EISA，MCA等這類性能較低的傳統(tǒng)總線，以便充分利用市場上豐富的適配器卡，支持中、低速I/O設備。486.5 HOST總線和PCI總線在PCI總線體系結構中有三種橋。其中HOST橋又是PCI總線控制器，含有中央仲裁器。橋起著重要的作用，它連接兩條總線，使彼此間相互通信。橋又是一個總線轉換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個總線主設備都能看到同樣的一份地址表。橋本身的結構可以十分簡單，如只有信號緩沖能力和信號電平轉換邏輯，也可以相當復雜，如有規(guī)程轉換、數據快存、裝拆數據等。496.5 HOST總線和P

23、CI總線二、 PCI總線信號線PCI總線的基本傳輸機制是猝發(fā)式傳送，利用橋可以實現總線間的猝發(fā)式傳送。寫操作時，橋把上層總線的寫周期先緩存起來，以后的時間再在下層總線上生成寫周期，即延遲寫。讀操作時，橋可早于上層總線，直接在下層總線上進行預讀。無論延遲寫和預讀，橋的作用可使所有的存取都按CPU的需要出現在總線上。506.5 HOST總線和PCI總線PCI總線信號線必要引腳控設備49條 目標設備47條 可選引腳51條（主要用于64位擴展、中 斷請求、高速緩存支持等）總引腳數120條（包含電源、地、保留 引腳等） 516.5 HOST總線和PCI總線三、總線周期類型PCI總線周期由當前被授權的主設

24、備發(fā)起。PCI支持任何主設備和從設備之間點到點的對等訪問，也支持某些主設備的廣播讀寫。存儲器讀/寫總線周期存儲器寫和使無效周期特殊周期配置讀/寫周期526.5 HOST總線和PCI總線四、總線周期操作536.5 HOST總線和PCI總線PCI總線周期的操作過程有如下特點：（1）采用同步時序協(xié)議?？偩€時鐘周期以上跳沿開始，半個周期高電平，半個周期低電平?？偩€上所有事件，即信號電平轉換出現在時鐘信號的下跳沿時刻，而對信號的采樣出現在時鐘信號的上跳沿時刻。（2）總線周期由被授權的主方啟動，以幀FRAME#信號變?yōu)橛行碇甘疽粋€總線周期的開始。（3）一個總線周期由一個地址期和一個或多個數據期組成。在地

25、址期內除給出目標地址外，還在C/BE#線上給出總線命令以指明總線周期類型。（4）地址期為一個總線時鐘周期，一個數據期在沒有等待狀態(tài)下也是一個時鐘周期。一次數據傳送是在掛鉤信號IRDY#和TRDY#都有效情況下完成，任一信號無效（在時鐘上跳沿被對方采樣到），都將加入等待狀態(tài)。（5）總線周期長度由主方確定。在總線周期期間FRAME#持續(xù)有效，但在最后一個數據期開始前撤除。即以FRAME#無效后，IRDY#也變?yōu)闊o效的時刻表明一個總線周期結束。由此可見，PCI的數據傳送以猝發(fā)式傳送為基本機制，單一數據傳送反而成為猝發(fā)式傳送的一個特例。并且PCI具有無限制的猝發(fā)能力，猝發(fā)長度由主方確定，沒有對猝發(fā)長度

26、加以固定限制。（6）主方啟動一個總線周期時要求目標方確認。即在FRAME#變?yōu)橛行Ш湍繕说刂匪蜕螦D線后，目標方在延遲一個時鐘周期后必須以DEVSEL#信號有效予以響應。否則，主設備中止總線周期。（7）主方結束一個總線周期時不要求目標方確認。目標方采樣到FRAME#信號已變?yōu)闊o效時，即知道下一數據傳送是最后一個數據期。目標方傳輸速度跟不上主方速度，可用TRDY#無效通知主方加入等待狀態(tài)時鐘周期。當目標方出現故障不能進行傳輸時，以STOP#信號有效通知主方中止總線周期。546.5 HOST總線和PCI總線五、總線仲裁PCI總線采用集中式仲裁方式，每個PCI主設備都有獨立的REQ#（總線請求）和G

27、NT#（總線授權）兩條信號線與中央仲裁器相連。由中央仲裁器根據一定的算法對各主設備的申請進行仲裁，決定把總線使用權授予誰。但PCI標準并沒有規(guī)定仲裁算法。556.6 InfiniBand標準566.6 InfiniBand標準返回57本 章 小 結總線是構成計算機系統(tǒng)的互聯(lián)機構，是多個系統(tǒng)功能部件之間進行數據傳送的公共通道，并在爭用資源的基礎上進行工作。總線有物理特性、功能特性、電氣特性、機械特性，因此必須標準化。微型計算機系統(tǒng)的標準總線從ISA總線（16位，帶寬8MB/s）發(fā)展到EISA總線（32位，帶寬33.3MB/s）和VESA總線（32位，帶寬132MB/s），又進一步發(fā)展到PCI總線（64位，帶寬264MB/s）。衡量總線性能的重要指標是總線帶寬，它定義為總線本身所能達到的最高傳輸速率。返回58本 章 小 結當代流行的標準總線追求與結構、CPU、技術無