《數(shù)字電路與邏輯設(shè)計》第6章-(1)

1、6.1 概述 6 時序邏輯電路 時序電路的特點：具有記憶功能。在數(shù)字電路中，凡是任一時刻的穩(wěn)定輸出不僅決定于該時刻的輸入，而且還和電路原來的狀態(tài)有關(guān)者，都叫做時序邏輯電路，簡稱時序電路。時序電路的基本單元：觸發(fā)器。 常用時序電路：寄存器、移位寄存器、計數(shù)器、序列信號發(fā)生器1組合電路存儲電路X1XjZ1ZkQ1 QmW1WlXQZW圖6.1.1 時序電路的結(jié)構(gòu)框圖輸出方程激勵方程狀態(tài)方程2 在數(shù)字電路中，用來存放一組二進制數(shù)據(jù)或代碼的電路稱為寄存器。寄存器是計算機的主要部件之一，它用來暫時存放數(shù)據(jù)或指令。 寄存器是由具有存儲功能的觸發(fā)器組合起來構(gòu)成的。一個觸發(fā)器可以存儲1位二進制代碼，存放n位二

2、進制代碼的寄存器，需用n個觸發(fā)器來構(gòu)成。6.4 寄存器和移存器 6.4.1寄存器 3并行方式串行方式輸入輸出方式 每一位數(shù)據(jù)對應(yīng)一個輸入端（或輸出端）。在時鐘脈沖作用下，各位同時輸入（或輸出）。 只有一個輸入端（或輸出端）。在時鐘脈沖作用下，各數(shù)碼逐位輸入（或輸出）。1101串入1101CP1011并入CP41. 數(shù)碼寄存器 1.雙拍接收的寄存器并行輸出并行輸入清0存數(shù)指令RSRSRSRS & & &Q3Q2Q1Q0D0D1D2D3 &000010110100“1”101152. 單拍接收的寄存器存數(shù)10111011C11DQ3Q2Q1Q0D0D1D2D3C11DC11DC11D6(a) (b

3、) (c) 圖6.4.1 寄存單元 72. MSI寄存器74175 保 持Q3Q2Q1Q001并行輸入d3d2d1d0d3d2d1d01異步清“0”00000Q3Q2Q1Q0D3D2D1D0CPCR功 能輸 出輸 入nnnnn+1n+1n+1n+18圖6.4.2 4位MSI 寄存器74175 96.4.2 移位寄存器 ( shift register ) 所謂“移位”，就是將寄存器所存各位 數(shù)據(jù)，在每個移位脈沖的作用下，向左或向右移動一位。根據(jù)移位方向，常把它分成三種：寄存器左移(a)寄存器右移(b)寄存器雙向移位(c)10根據(jù)移位數(shù)據(jù)的輸入輸出方式，又可將它分為四種：FFFFFFFFFFFF

4、FFFFFFFFFFFFFFFFFFFF串入串出串入并出并入串出并入并出串行輸入串行輸出串行輸入并行輸出并行輸入串行輸出并行輸入并行輸出：11串行輸入串行輸出并行輸出101100001DC1R1DC11DC1FF0FF2FF1CP1DC1FF3RRRQ1DIQ2Q3Do清0Q0用D觸發(fā)器構(gòu)成的移位寄存器例6.4.1 四位串入并出右移移存器。 12結(jié)構(gòu)特點： D0 = D外；Di+1 = Qi，i=0,1,2, ,n-2圖6.4.3 4位串入并出左移移存器 1011CPQ3Q2Q1Q00 1 12 103 1014101113圖6.4.4 4位并入串出左移移存器 000011111D0D1D2D

5、3D0D1D2D3并入條件：移存器先清0，使M=114圖6.4.4 4位并入串出左移移存器 D3D2D1D01D0D1D2D3D0D1D2D3CP，實現(xiàn)并入。CP15圖6.4.4 4位并入串出左移移存器 D3D2D1D0011110D0D1D2串出條件：使M=016圖6.4.4 4位并入串出左移移存器 D2D1D000111100D0D1CP,實現(xiàn)串出。CP0D0D1D217 CP= MQ0n+1D0 CP= Q1n+1Q0nMD1并入條件：移存器先清0，使M=1 CP= Q2n+1Q1nMD2 CP= Q3n+1Q2nMD3串出條件：使M=0180Q1QM3D2D1D0D2Q3Q741944

6、1235671516D0D1D2GNDQ3Q2Q1Vcc74194891011121413CR3D0MQ0MCRCPSLSR10SRSLM1CPDDDDMSI移存器：4位串入、并入串出、并出雙向移存器74194 011110 00 11 01 1直接清零保 持DSRQ0 Q1 Q2 Q3Q0 Q1 Q2 Q3 DSL并行輸入 CRCPM1 M0功 能19功能表 0010111101左移0001111011右移00101保持d3d2d1d0d3d2d1d0111并入00000清除D3D2D1D0DSLDSRCPM1M0CR功能Q0nQ1nQ2nQ3nQ0n+1Q1n+1Q2n+1Q3n+1Q0n

7、Q1nQ2nQ0nQ1nQ1nQ1nQ2nQ2nQ2nQ3nQ3n表6.4.3 74194的功能表20應(yīng)用舉例 圖6.4.6 兩片74194構(gòu)成8位雙向移存器 a. 74194的擴展 21b.實現(xiàn)數(shù)據(jù)傳輸方式轉(zhuǎn)換 串行并行 D6D5D4D3D2D1D0并行輸出串行輸入數(shù)據(jù)傳送方式變換電路D6D5D4D3D2D1D022圖6.4.7 7位串入并出轉(zhuǎn)換電路準(zhǔn)備右移01D1 D0 0 1 1 1 1 1CP2準(zhǔn)備右移01CP1準(zhǔn)備送數(shù)1100000000清0D0 0 1 1 1 1 1 1下一操作Q0Q1Q2Q3Q4Q5Q6Q7M0M123準(zhǔn)備送數(shù)110CP7準(zhǔn)備右移0110CP6準(zhǔn)備右移01110

8、CP5準(zhǔn)備右移011110CP4準(zhǔn)備右移0111110CP3準(zhǔn)備右移01111110CP2準(zhǔn)備右移011111110CP1準(zhǔn)備送數(shù)1100000000清0下一操作Q0Q1Q2Q3Q4Q5Q6Q7M0M1D0D0D0D0D0D0D0D1D1D1D1D1D1D2D3D2D2D2D2D3D3D3D4D4D4D5D5D6表6.4.4 7位串入并出轉(zhuǎn)換電路的狀態(tài)轉(zhuǎn)移表24思考：在下圖電路基礎(chǔ)上增加一片74194或者DFF構(gòu)成8位串行并行碼的轉(zhuǎn)換電路。2526 8位串入并出轉(zhuǎn)換電路的狀態(tài)轉(zhuǎn)移表27M1 Q0 Q1 Q2 Q3M0 74194 CRDSR DSL CP D0 D1 D2 D3 M1 Q0 Q

9、1 Q2 Q3M0 74194 CRDSR DSLCP D0 D1 D2 D3 DQC1 R Q11CRCP串入Q0Q1Q2Q3Q8Q4Q5Q6Q70111111方法一：觸發(fā)器的輸出作Q828Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 M1 M0操 作清零0000000001 1準(zhǔn)備并入CP1D0 0 1 1 1 1 1 1 011準(zhǔn)備并入CP2D1 0 1 1 1 1 1 1 1 01準(zhǔn)備右移CP3D2 D1 0 1 1 1 1 1 101準(zhǔn)備右移CP4D3 D2 D1 0 1 1 1 1 1 01準(zhǔn)備右移CP5D4 D3 D2 D1 0 1 1 1 101準(zhǔn)備右移CP6D5 D4

10、 D3 D2 D1 0 1 1 101準(zhǔn)備右移CP7D6 D5 D4 D3 D2 D1 0 1 1 01準(zhǔn)備右移CP8D7 D6 D5 D4 D3 D2 D1 0 1 01準(zhǔn)備右移方法一存在的問題：輸出少了D0。29M1 Q0 Q1 Q2 Q3M0 74194 CRDSR DSL CP D0 D1 D2 D3 M1 Q0 Q1 Q2 Q3M0 74194 CRDSR DSLCP D0 D1 D2 D3 DQC1 R Q11CRCP串入1Q0Q1Q2Q3Q8Q4Q5Q6Q70111111方法一的改進方式：30方法二：觸發(fā)器輸出作Q031方法三：觸發(fā)器輸出作Q4M1 Q0 Q1 Q2 Q3M0 C

11、RDSR 74194(1) DSL CP D0 D1 D2 D3 M1 Q0 Q1 Q2 Q3M0 CRDSR 74194(2) DSL CP D0 D1 D2 D3 DQC1 RQ111CRCP串入1Q0Q1Q2Q3Q4Q5Q6Q7Q8011111132D6D5D4D3D2D1D0并行輸入串行輸出數(shù)據(jù)傳送方式變換電路并行串行 33準(zhǔn)備右移1 0準(zhǔn)備右移1 0準(zhǔn)備右移1 0準(zhǔn)備并入1 1啟動 Q3 Q2 Q1Q0Q3Q2Q1Q0下一操作M0 M10CP1D0D4D2D3D5D1D601CP2D0D4D2D3D5D1011CP3D0D4D2D3D134表6.4.5 7位并入串出轉(zhuǎn)換電路的狀態(tài)轉(zhuǎn)移

12、表 Q3 Q2 Q1Q0Q3Q2Q1Q0準(zhǔn)備并入1 10111111CP7準(zhǔn)備右移1 0011111CP6準(zhǔn)備右移1 001111CP5準(zhǔn)備右移1 00111CP4準(zhǔn)備右移1 0011CP3準(zhǔn)備右移1 001CP2準(zhǔn)備右移1 00CP1準(zhǔn)備并入1 1啟動下一操作M0 M1D0D4D2D3D5D1D6D0D4D2D3D5D1D0D4D2D3D1D0D2D3D1D0D2D1D0D1D035J、K：雙端串行數(shù)據(jù)輸入端 S / L( Shift/Load )：移位/置數(shù)功能控制端 圖6.4.9 74195的簡化邏輯符號4位右移移存器7419536表6.4.6 74195的功能表異步清除并 入D3D2D

13、1D0101111110111101串入、右移0100100000功 能CPCRKJS/LQ0n+1Q1n+1Q2n+1Q3n+1Q0nQ0nQ0nQ1nQ2nQ0nQ1nQ2nQ0nQ1nQ2nQ0nQ1nQ2nQ0n+1 由 J、K 和 Q0n 決定 37圖6.4.10 74165的簡化邏輯符號串入、并入串出8位右移移存器7416538表6.4.7 74165的功能表保 持11右 移0001右 移1101保 持001異 步置 數(shù)d7d6d5d4d3d2d1d0d0d70D0D7DSRCLKCLKINHIBITS / L外部內(nèi) 部并 入串入時鐘時鐘禁止移位/置數(shù)功 能輸 出輸 入Q5n+1Q

14、0n+1Q1n+1Q2n+1Q3n+1Q4n+1Q6n+1Q7n+1Q5nQ1nQ0nQ2nQ3nQ4nQ6nQ7nQ1nQ0nQ2nQ3nQ4nQ5nQ6nQ7nQ5nQ1nQ0nQ2nQ3nQ4nQ6nQ5nQ1nQ0nQ2nQ3nQ4nQ6n396.5 在下圖基礎(chǔ)上增加一片74194或DFF構(gòu)成8位并行串行碼的轉(zhuǎn)換電路。40方法一：觸發(fā)器輸出作Q041狀態(tài)轉(zhuǎn)移表：Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 M0 M1操 作啟動 1 1準(zhǔn)備并入CP10 D0 D1 D2 D3 D4 D5 D6 D710準(zhǔn)備右移CP21 0 D0 D1 D2 D3 D4 D5 D6 10準(zhǔn)備右移CP31 1 0 D0 D1 D2 D3 D4 D5 10準(zhǔn)備右移CP41 1 1 0 D0 D1 D2 D3 D410準(zhǔn)備右移CP51 1 1 1 0 D0 D1 D2 D3 10準(zhǔn)備右移CP61 1 1 1 1 0 D0 D1 D21 0準(zhǔn)備右移CP71 1 1 1 1 1