pld譯碼驅(qū)動(dòng)教學(xué)文案

1、Good is good, but better carries it.精益求精，善益求善。pld譯碼驅(qū)動(dòng)CPLD設(shè)計(jì)的數(shù)碼管驅(qū)動(dòng)顯示電路類別：HYPERLINK/htm_tech/listpage12_1.htmoEDA/PLDEDA/PLDCPLD設(shè)計(jì)的數(shù)碼管驅(qū)動(dòng)顯示HYPERLINK/htm_pro/prolist1714_2.htmo電路t_blank電路1.1顯示原理：八段數(shù)碼顯示管如圖1.1所示，八段數(shù)碼管每一段為一發(fā)光HYPERLINK/htm_pro/prolist1715_1.htmo二極管t_blank二極管，共有ag以及小數(shù)點(diǎn)dp八個(gè)發(fā)光二極管。將八段數(shù)碼管中的每個(gè)二極管

2、的陰極并聯(lián)在一起，組成公共陰極端。這樣把共陰極管腳接地，此時(shí)哪個(gè)管腳輸入高電平，對(duì)應(yīng)發(fā)光二極管就被點(diǎn)亮。圖1.1八段數(shù)碼顯示管CL5461AS數(shù)碼管管腳圖如圖1.2所示，它將四個(gè)數(shù)碼顯示管的ag及小數(shù)點(diǎn)dp管腳并聯(lián)在一起，作為數(shù)碼管數(shù)據(jù)輸入端；分別引出各個(gè)數(shù)碼管的陰極A1A4。圖1.2CL5461AS數(shù)碼管管腳圖只要在A1A4管腳上輪流加低電平其頻率大于40Hz，可實(shí)現(xiàn)四個(gè)數(shù)碼管同時(shí)被點(diǎn)亮的視覺效果。在點(diǎn)亮不同數(shù)碼管的同時(shí)輸入不同的數(shù)據(jù)，即可在數(shù)碼管上同時(shí)顯示四位不同的數(shù)字。例如：四個(gè)數(shù)碼管要顯示9876數(shù)字。第一個(gè)數(shù)碼管A1加低電平，其余A2、A3、A4高電平，同時(shí)數(shù)碼管輸入和9對(duì)應(yīng)的數(shù)據(jù)；

3、然后第二個(gè)數(shù)碼管A2加低電平，其余A1、A3、A4高電平，同時(shí)數(shù)碼管輸入和8對(duì)應(yīng)的數(shù)據(jù)；然后第三個(gè)數(shù)碼管A3加低電平，其余A1、A2、A4高電平，同時(shí)數(shù)碼管輸入和7對(duì)應(yīng)的數(shù)據(jù)；然后第四個(gè)數(shù)碼管A4加低電平，其余A1、A2、A3高電平，同時(shí)數(shù)碼管輸入和6對(duì)應(yīng)的數(shù)據(jù)；周而復(fù)始重復(fù)上述過程，四個(gè)數(shù)碼管就顯示9876數(shù)字。1.2驅(qū)動(dòng)八位數(shù)碼管顯示電路框圖用CPLD設(shè)計(jì)一個(gè)驅(qū)動(dòng)八位數(shù)碼管顯示電路。八位數(shù)碼管管腳圖如圖1.2所示。用兩個(gè)CL5461AS數(shù)碼管接成一個(gè)八位數(shù)碼管顯示，將兩個(gè)CL5461AS數(shù)碼管的ag及小數(shù)點(diǎn)dp管腳并聯(lián)在一起，兩個(gè)CL5461AS數(shù)碼管的陰極A1A4定義為Vss0、Vss1

4、、Vss2、Vss3、Vss4、Vss5、Vss6、Vss7。用CPLD設(shè)計(jì)一個(gè)驅(qū)動(dòng)八位數(shù)碼管顯示電路的框圖如圖1.4所示。圖1.4驅(qū)動(dòng)八位數(shù)碼管顯示電路框圖時(shí)鐘脈沖計(jì)數(shù)器的輸出同時(shí)作為3線8線譯碼器、八選一數(shù)據(jù)選擇器地址碼的輸入。時(shí)鐘脈沖計(jì)數(shù)器的輸出經(jīng)過3線8線譯碼器譯碼其輸出信號(hào)接到八位數(shù)碼管的陰極Vss0、Vss1、Vss2、Vss3、Vss4、Vss5、Vss6、Vss7端。要顯示的數(shù)據(jù)信息中哪一個(gè)，通過八選一數(shù)據(jù)選擇器的地址碼來選擇，選擇出的數(shù)據(jù)信息經(jīng)七段譯碼器譯碼接數(shù)碼管的ag管腳。這樣八個(gè)數(shù)碼管就可以輪流顯示八個(gè)數(shù)字，如果時(shí)鐘脈沖頻率合適，可實(shí)現(xiàn)八個(gè)數(shù)碼管同時(shí)被點(diǎn)亮的視覺效果。1

5、.3模塊及模塊功能：1.3.1時(shí)鐘脈沖計(jì)數(shù)器模塊時(shí)鐘脈沖計(jì)數(shù)器模塊CN8如圖1.5所示。CN8模塊輸入信號(hào)是時(shí)鐘脈沖clk，其頻率大于40Hz，每遇到一個(gè)時(shí)鐘脈沖clk上升沿，內(nèi)部累加器便加一，再把累加器所得結(jié)果以2進(jìn)制數(shù)的形式輸出。要顯示八位數(shù)字，所以用3位2進(jìn)制數(shù)作為輸出。輸出信號(hào)為cout0.2。圖1.5時(shí)鐘脈沖計(jì)數(shù)器模塊CN8libraryieee;useieee.STd_logic_1164.all;useieee.std_logic_unsigned.all;entitycn8isport(clk:instd_logic;cout:outstd_logic_vector(2down

6、to0);endcn8;architecturertlofcn8issignalq:std_logic_vector(2downto0);beginprocess(clk)beginif(clkeventandclk=1)thenif(q=7)thenq=000;elseq=q+1;endif;endif;endprocESS;coutqqqqqqqqcout:=a;when001=cout:=b;when010=cout:=c;when011=cout:=d;when100=cout:=e;when101=cout:=f;when110=cout:=g;whenthers=cout:=h;e

7、ndcase;qqqqqqqqqqq=1101111;endcase;endprocess;endrtl;1.3.5驅(qū)動(dòng)八位數(shù)碼管顯示的整體電路將各個(gè)模塊連接起來構(gòu)成整體電路圖如圖1.9所示，可以實(shí)現(xiàn)用CPLD設(shè)計(jì)一個(gè)驅(qū)動(dòng)八位數(shù)碼管顯示電路的功能。clk是時(shí)鐘脈沖輸入信號(hào)，經(jīng)過時(shí)鐘脈沖計(jì)數(shù)器CN8模塊，將信號(hào)以3位2進(jìn)制數(shù)的形式輸出，輸出信號(hào)是COUT2.0。時(shí)鐘脈沖計(jì)數(shù)器CN8的輸出同時(shí)作為3線8線譯碼器DECODER3_8和八選一數(shù)據(jù)選擇器SEL81地址碼SEL2.0的輸入。時(shí)鐘脈沖計(jì)數(shù)器CN8的輸出經(jīng)過3線8線譯碼器DECODER3_8譯碼其輸出信號(hào)Vss7.0接到八位數(shù)碼管的陰極Vss7、Vss6、Vss5、Vss4、Vss3、Vss2、Vss1、Vss0端，決定點(diǎn)亮哪位數(shù)碼管。同時(shí)時(shí)鐘脈沖計(jì)數(shù)器CN8模塊輸出的信號(hào)也進(jìn)入數(shù)據(jù)選擇器SEL81地址碼SEL2.0的輸入，進(jìn)行輸出數(shù)據(jù)的選擇，其輸出是Q3.0。八選一數(shù)據(jù)選擇器SEL81模塊的輸出是Q3.0再經(jīng)過七段譯碼器DISP模塊，將其翻譯成可以用數(shù)碼顯示管的數(shù)據(jù)。七段譯碼器DISP模