微機(jī)原理與接口技術(shù)第9章總線課件

1、第九章 總線2013年4月24日在計(jì)算機(jī)系統(tǒng)中，總線實(shí)現(xiàn)了芯片與芯片、插板與插板、系統(tǒng)與系統(tǒng)之間的連接和通信?？偩€是計(jì)算機(jī)系統(tǒng)與外圍設(shè)備實(shí)現(xiàn)互連的重要組成部分，它的實(shí)現(xiàn)直接影響到整個(gè)系統(tǒng)的功能和性能。本章首先介紹總線的分類及性能指標(biāo)，然后系統(tǒng)闡述總線的判決和握手技術(shù)。最后在此基礎(chǔ)上詳細(xì)的介紹系統(tǒng)總線、局部總線及外部總線的標(biāo)準(zhǔn)等。2013年4月24日9.1概述9.1.1總線及總線的分類1.總線的功能總線是計(jì)算機(jī)各部件之間進(jìn)行通信的通道，其作用是連接計(jì)算機(jī)五大部件（運(yùn)算器、控制器、存貯器、I/O設(shè)備），傳遞信息。2013年4月24日2、總線分類一、數(shù)據(jù)總線、地址總線、控制總線和電源總線二、片內(nèi)總線

2、、內(nèi)部總線和外部總線三、并行總線和串行總線2013年4月24日9.1.2總線標(biāo)準(zhǔn)在總線標(biāo)準(zhǔn)中，主要規(guī)定總線結(jié)構(gòu)的外形、相關(guān)尺寸及其排列方式、地址線的數(shù)目、數(shù)據(jù)的位數(shù)、有關(guān)控制信號(hào)及時(shí)鐘同步方式等。2013年4月24日總線標(biāo)準(zhǔn)的特性：物理特性：物理特性是指總線物理連接的方式，包括總線的 根數(shù)、總線的插頭和插 座是什么形狀的及引腳是 如何排列的等。功能特性：功能特性描述的是一組總線中每一根線的功能是 什么。電氣特性：電氣特性定義每一根線上信號(hào)的傳遞方向以及有 效電平范圍。時(shí)間特性：時(shí)間特性定義了每根線在什么時(shí)候有效，這涉及 到總線操作的時(shí)序問(wèn)題。2013年4月24日常見(jiàn)的總線標(biāo)準(zhǔn)：（1）ISA總線

3、， （2）EISA總線（3）VESA總線（4）PCI總線（5）USB總線2013年4月24日9.1.3總線的性能指標(biāo)總線的性能指標(biāo)如下：(1) 總線寬度：8位、16位、32位和64位（數(shù)據(jù)總線位數(shù)） (2) 標(biāo)準(zhǔn)傳輸率。在總線上每秒鐘傳輸?shù)淖畲笞止?jié)量 每秒多少兆字節(jié)：MBps (3) 時(shí)鐘同步異步 同步總線 異步總線(4) 數(shù)據(jù)總線地址總線的多路復(fù)用和非多路復(fù)用(5) 信號(hào)線數(shù)：AB、DB、CB信號(hào)線的總和，說(shuō)明系統(tǒng)的復(fù)雜程度。(6) 負(fù)載能力(7) 總線控制方式 突發(fā)傳輸、并發(fā)工作、自動(dòng)配置、仲裁方式、邏輯方式、中斷方式等(8) 擴(kuò)增電路板尺寸(9) 其他指標(biāo) 電源電壓是5V還是3. 3V

4、能否擴(kuò)展64位寬度等2013年4月24日9.2總線判決和握手技術(shù)9.2.1總線操作與總線操作周期1.總線主設(shè)備和總線從設(shè)備主設(shè)備：總線的主設(shè)備是指在獲取總線控制權(quán)后，能啟動(dòng)數(shù)據(jù)的傳輸、發(fā)出地址或讀寫(xiě)控制命令并控制總線上的數(shù)據(jù)傳送過(guò)程的模塊。例如數(shù)值數(shù)據(jù)處理器、輸入輸出處理器等。 從設(shè)備：總線從設(shè)備是指本身不具有總線控制能力，但能夠?qū)偩€主設(shè)備提出的數(shù)據(jù)請(qǐng)求作出響應(yīng)，接受主設(shè)備發(fā)出的地址（并進(jìn)行譯碼）和讀/寫(xiě)命令并執(zhí)行相應(yīng)的操作的模塊。例如內(nèi)存模塊I/O接口 2013年4月24日2.總線數(shù)據(jù)傳輸總線請(qǐng)求和仲裁階段: 當(dāng)系統(tǒng)中有多個(gè)主模塊的時(shí)候，任何一個(gè) 主模塊需要使用總線都必須向總線仲裁機(jī)構(gòu)提出

5、總線請(qǐng)求，由 總線仲裁機(jī)構(gòu)決定下一個(gè)傳輸周期的總線使用權(quán)該給哪個(gè)模塊。尋址階段: 取得了總線使用權(quán)的主模塊，發(fā)出本次要訪問(wèn)的從模 塊的存儲(chǔ)器地址或I/O端口地址以及有關(guān)的命令，通過(guò)譯碼使參 與此次傳送操作的從模塊被選中并開(kāi)始啟動(dòng)。數(shù)據(jù)傳送階段: 主模塊和從模塊之間進(jìn)行數(shù)據(jù)傳輸，數(shù)據(jù)由源模 塊(可能是主模塊也可能是從模塊)發(fā)出，經(jīng)過(guò)數(shù)據(jù)總線流入目的 模塊。結(jié)束階段: 主模塊和從模塊的有關(guān)信息均從總線上撤除，讓出總 線，以便其他模塊可以繼續(xù)使用。2013年4月24日9.2.2總線使用權(quán)的分配 由于每個(gè)主設(shè)備都能夠控制總線，必然存在對(duì)總線資源的爭(zhēng)用，總線使用權(quán)的分配即總線的控制問(wèn)題。根據(jù)分配總線使用

6、權(quán)的原則，可以將仲裁算法分為優(yōu)先級(jí)算法和公平仲裁算法。1、優(yōu)先級(jí)仲裁 優(yōu)先級(jí)仲裁可以根據(jù)系統(tǒng)中各主設(shè)備的重要性給各主設(shè)備規(guī)定不同的優(yōu)先級(jí)，當(dāng)多個(gè)主模塊爭(zhēng)用總線時(shí)，優(yōu)先級(jí)最高的一個(gè)獲得總線使用權(quán)。多用于共享總線的I/O子系統(tǒng)之間。 2、公平仲裁 公平仲裁策略是采用特定的算法盡可能保證所有總線主設(shè)備在宏觀上獲得總線使用權(quán)的機(jī)會(huì)或機(jī)會(huì)均等。對(duì)多個(gè)平等的通信信道的處理往往就采用公平仲裁算法。 2013年4月24日9.2.3總線仲裁技術(shù)按照總線仲裁電路的位置不同，仲裁方式分為集中式仲裁和分布式仲裁兩類。1、集中式仲裁 集中式仲裁中每個(gè)功能模塊有兩條線連到中央仲裁器：一條是送往仲裁器的總線請(qǐng)求信號(hào)線BR，

7、一條是仲裁器送出的總線授權(quán)信號(hào)線BG。根據(jù)仲裁原理不同，集中式仲裁又分為鏈?zhǔn)讲樵兎绞?、?jì)數(shù)器定時(shí)查詢方式和獨(dú)立請(qǐng)求方式。2、分布式仲裁不需要中央仲裁器，每個(gè)潛在的主方模塊都有自己的仲裁號(hào)和仲裁器，多個(gè)仲裁器競(jìng)爭(zhēng)使用總線。當(dāng)它們有總線請(qǐng)求時(shí)，把它們唯一的仲裁號(hào)發(fā)送到共享的仲裁總線上，每個(gè)仲裁器將仲裁總線上得到的號(hào)與自己的號(hào)進(jìn)行比較。如果仲裁總線上的號(hào)大，則它的總線請(qǐng)求不予響應(yīng)，并撤消它的仲裁號(hào)。最后，獲勝者的仲裁號(hào)保留在仲裁總線上。 2013年4月24日鏈?zhǔn)讲樵兎绞?BG（Bus Grant）信號(hào)以串行方式向下傳遞進(jìn)行裁決。離總線仲裁器越近的部件優(yōu)先級(jí)越高?？偩€控制器部件0部件1部件n-1BSB

8、RBG數(shù)據(jù)與地址總線BB（Bus Busy）：總線忙信號(hào)，BB有效說(shuō)明總線正被占用。BR（Bus Request）:總線請(qǐng)求信號(hào)，BR有效說(shuō)明至少有一個(gè)部件正在申請(qǐng)總線使用權(quán)。 電路簡(jiǎn)單，便于增減總線設(shè)備。仲裁速度慢，優(yōu)先級(jí)不能改變。2013年4月24日計(jì)數(shù)器定時(shí)查詢方式（輪詢判決） 不使用BG信號(hào)線，但需用地址總線。若總線上有N個(gè)部件，則在總線控制部件內(nèi)設(shè)置一個(gè)計(jì)數(shù)器，可以從0計(jì)數(shù)至N-1, 每個(gè)值對(duì)應(yīng)一個(gè)部件。不論哪個(gè)部件要使用總線，均通過(guò)BR 提出申請(qǐng)?？刂撇考ㄟ^(guò)地址總線定時(shí)送出計(jì)數(shù)器的當(dāng)前值。提出申請(qǐng)的部件檢查地址總線，若發(fā)現(xiàn)其上的值與自己的編號(hào)相等，則取得總線使用權(quán)，并通過(guò)置BB有

9、效通知控制部件。若控制部件在一定時(shí)間內(nèi)未收到BB有效，則令計(jì)數(shù)器加1或減1，發(fā)下一個(gè)地址。計(jì)數(shù)器的值可由軟件設(shè)置，故優(yōu)先級(jí)控制非常靈活。 總線控制器部件0部件1部件n-1BSBR數(shù)據(jù)與地址總線計(jì)數(shù)值2013年4月24日獨(dú)立請(qǐng)求方每一個(gè)共享總線的設(shè)備均有一對(duì)總線請(qǐng)求線BRi和總線授權(quán)線BGi。當(dāng)設(shè)備要求使用總線時(shí)，便發(fā)出該設(shè)備的請(qǐng)求信號(hào)?？偩€仲裁器中有一個(gè)排隊(duì)電路，它根據(jù)一定的優(yōu)先次序決定首先響應(yīng)哪個(gè)設(shè)備的請(qǐng)求，給設(shè)備以授權(quán)信號(hào)BGi。 總線控制器部件0部件1部件n-1BSn-1BRn-1數(shù)據(jù)與地址總線BG1BR1BS0BR02013年4月24日2、分布式仲裁 不需要中央仲裁器，每個(gè)潛在的主方模

10、塊都有自己的仲裁號(hào)和仲裁器，多個(gè)仲裁器競(jìng)爭(zhēng)使用總線。當(dāng)它們有總線請(qǐng)求時(shí)，把它們唯一的仲裁號(hào)發(fā)送到共享的仲裁總線上，每個(gè)仲裁器將仲裁總線上得到的號(hào)與自己的號(hào)進(jìn)行比較。如果仲裁總線上的號(hào)大，則它的總線請(qǐng)求不予響應(yīng)，并撤消它的仲裁號(hào)。最后，獲勝者的仲裁號(hào)保留在仲裁總線上。所有參與本次競(jìng)爭(zhēng)的各主設(shè)備將設(shè)備競(jìng)爭(zhēng)號(hào)CN取反后打到仲裁總線AB上，以實(shí)現(xiàn)“線或”邏輯。AB線低電平時(shí)表示至少有一個(gè)主設(shè)備的CNi為1，AB線高電平時(shí)表示所有主設(shè)備的CNi為0。 競(jìng)爭(zhēng)時(shí)CN與AB逐位比較，從最高位（b7）至最低位（b0）以一維菊花鏈方式進(jìn)行，只有上一位競(jìng)爭(zhēng)得勝者Wi+1位為1。當(dāng)CNi=1，或CNi=0且ABi為高

11、電平時(shí)，才使Wi位為1。若Wi=0時(shí)，將一直向下傳遞，使其競(jìng)爭(zhēng)號(hào)后面的低位不能送上AB線。 競(jìng)爭(zhēng)不到的設(shè)備自動(dòng)撤除其競(jìng)爭(zhēng)號(hào)。在競(jìng)爭(zhēng)期間，由于W位輸入的作用，各設(shè)備在其內(nèi)部的CN線上保留其競(jìng)爭(zhēng)號(hào)并不破壞AB線上的信息。 由于參加競(jìng)爭(zhēng)的各設(shè)備速度不一致，這個(gè)比較過(guò)程反復(fù)（自動(dòng)）進(jìn)行，才有最后穩(wěn)定的結(jié)果。競(jìng)爭(zhēng)期的時(shí)間要足夠，保證最慢的設(shè)備也能參與競(jìng)爭(zhēng)。 2013年4月24日9.2.4信息在總線上的傳送方式1、串行傳送 當(dāng)信息以串行方式傳送時(shí)，只有一條傳輸線，而且采用脈沖傳送。在串行傳送的時(shí)，按順序傳送來(lái)表示一個(gè)數(shù)碼的所有二進(jìn)制位（bit）的脈沖信號(hào)，每次一位。通常以第一個(gè)脈沖信號(hào)表示數(shù)碼的最低有效位

12、，最后一個(gè)脈沖表示數(shù)碼的最高有效位。 2013年4月24日2、并行傳送用并行方式傳送二進(jìn)制信息時(shí)，對(duì)要傳送的數(shù)碼的每個(gè)數(shù)據(jù)位都需要一條單獨(dú)的傳輸線。信息由多少二進(jìn)制位組成，就需要有多少條傳輸線，從而使得二進(jìn)制數(shù)“0”或“1”在不同的傳送線上傳輸。2013年4月24日3、分時(shí)傳送 分時(shí)傳送有兩種概念。一種是采用總線復(fù)用方式，某個(gè)傳輸線上及傳送地址信息，又傳送數(shù)據(jù)信息。為此必須劃分時(shí)間片，以便在不同的時(shí)間間隔中完成地址傳送和數(shù)據(jù)傳送的任務(wù)。分時(shí)傳送的另一種概念是共享總線的部件，分時(shí)使用總線。 2013年4月24日9.2.5總線通信協(xié)議總線上數(shù)據(jù)為了高速可靠的進(jìn)行傳輸，必須有某種總線聯(lián)絡(luò)（握手）技術(shù)

13、。總線傳輸有以下四種握手方式：同步方式異步方式半同步方式分離方式2013年4月24日21同步方式總線上的主、從設(shè)備在同一時(shí)鐘的控制下進(jìn)行傳送，傳輸周期（即總線周期）是固定的。例如：PCI總線，CPU與內(nèi)存（不插入TW）等特點(diǎn)：適合高速傳輸便于電路設(shè)計(jì)適應(yīng)性不好設(shè)備速度不一樣時(shí)，必須以響應(yīng)速度最慢設(shè)備的速度運(yùn)行設(shè)計(jì)完成后，不能更改2013年4月24日22異步方式采用應(yīng)答式傳輸方式。使用請(qǐng)求線（REQ或READY）和應(yīng)答線（ACK）來(lái)協(xié)調(diào)傳輸過(guò)程不依賴系統(tǒng)時(shí)鐘信號(hào)2013年4月24日異步總線協(xié)定全互鎖方式發(fā)送方接收方1. READY=13. ACK=12.接收數(shù)據(jù)4. READY=05. ACK=

14、01. READY=1一個(gè)總線周期下一個(gè)總線周期2013年4月24日異步總線協(xié)定優(yōu)點(diǎn)不同速度的設(shè)備可以協(xié)同工作，適應(yīng)性強(qiáng)快快：高速度快慢：低速度缺點(diǎn)握手過(guò)程復(fù)雜，總線周期較長(zhǎng)傳輸速度不固定，取決于模塊的訪問(wèn)速度死鎖2013年4月24日25半同步方式是前兩種方式的折衷。有同步時(shí)鐘，但傳輸周期（總線周期）可變。增加一條信號(hào)線（如Ready），主設(shè)備監(jiān)視該信號(hào)線了解選中的從設(shè)備是否準(zhǔn)備好，否則插入等待狀態(tài)，延長(zhǎng)傳送周期例如：ISA總線等特點(diǎn)適應(yīng)性好兼有同步方式的速度2013年4月24日半同步總線協(xié)定使用WAIT或READY信號(hào)0，表示存儲(chǔ)器或I/O設(shè)備未準(zhǔn)備就緒，需等待;1，表示存儲(chǔ)器或I/O設(shè)備已

15、經(jīng)就緒，可以傳送數(shù)據(jù)T1T2T3T4TwTw檢查Ready信號(hào),Ready=0時(shí)需要插入TW狀態(tài)； Ready=1時(shí)結(jié)束TW狀態(tài)，進(jìn)入T4狀態(tài)T1Ready2013年4月24日分離式總線協(xié)定主設(shè)備從設(shè)備讀取數(shù)據(jù)地址和命令讀出的數(shù)據(jù)T讀出的數(shù)據(jù)送上總線主設(shè)備占用總線的時(shí)間從設(shè)備主設(shè)備數(shù)據(jù)讀入主設(shè)備從主控模塊通過(guò)總線向從模塊發(fā)出地址和讀寫(xiě)命令開(kāi)始，到整個(gè)傳輸周期結(jié)束，總線完全是由該主控模塊以及從模塊占用。但并非整個(gè)傳輸周期中總線都得到了充分利用。2013年4月24日分離式總線協(xié)定主設(shè)備從設(shè)備讀取數(shù)據(jù)期間，交由其它設(shè)備使用地址和命令讀出的數(shù)據(jù)T讀出的數(shù)據(jù)送上總線主設(shè)備占用總線的時(shí)間從設(shè)備主設(shè)備數(shù)據(jù)讀

16、入主設(shè)備從設(shè)備占用總線的時(shí)間2013年4月24日29分離方式將傳輸周期（總線周期）分成兩個(gè)子周期子周期1 主模塊發(fā)出地址、控制命令（讀或?qū)懀?。主模塊釋放總線，供其他模塊使用子周期2 從模塊準(zhǔn)備好數(shù)據(jù)后，申請(qǐng)總線，獲準(zhǔn)后將數(shù)據(jù)回送主模塊使用在小型機(jī)系統(tǒng)中特點(diǎn)大大提高總線的利用率適用于多個(gè)主模塊的系統(tǒng)2013年4月24日9.2.6總線的負(fù)載能力所謂總線的負(fù)載能力即驅(qū)動(dòng)能力，是指當(dāng)總線接上負(fù)載(接口設(shè)備)后必須不影響總線輸入/輸出的邏輯電平。例如PC總線中的輸出信號(hào)，在輸出低電平要吸收電流(由負(fù)載流入信號(hào)源)，以IOL表示，這時(shí)的負(fù)載能力就是指當(dāng)它吸收了規(guī)定電流時(shí)，仍能保持邏輯低電平。輸出高電平的負(fù)

17、載能力以IOH表示，這是一個(gè)由信號(hào)源流向負(fù)載的輸出電流。當(dāng)輸出電流超過(guò)規(guī)定值時(shí)，輸出邏輯電平會(huì)降低，甚至變到閾值以下。2013年4月24日9.3系統(tǒng)總線和局部總線最早的PC系統(tǒng)總線是IBM公司于1981年推出的基于準(zhǔn)16位機(jī)PC/XT的總線，稱為PC總線。1984年IBM公司推出了16位機(jī)PC/AT，其總線稱為AT總線。然而IBM公司從未公布過(guò)他們的AT總線規(guī)格，盡管各兼容機(jī)廠商模仿出了AT總線，但還是存在某些模糊不清的解釋。為了能夠更好地開(kāi)發(fā)外接插板，由Intel公司、IEEE和EISA集團(tuán)聯(lián)合開(kāi)發(fā)出與IBM/AT原裝機(jī)總線意義相近的工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu)（Industry Standard Ar

18、chitecture，ISA）總線。并且又于1988年，由Compaq、AST、Epson等9家公司聯(lián)合在ISA的基礎(chǔ)上為32位微處理器推出了擴(kuò)展的ISA（Extended ISA，EISA）總線。進(jìn)入1993年后，由于微處理器的飛速發(fā)展，使得ISA、EISA落后了。微處理器的高速度和總線的低速度不同步，造成硬盤(pán)、圖形卡和其他外設(shè)只能通過(guò)一個(gè)慢速且狹窄的瓶頸發(fā)送和接收數(shù)據(jù)，使CPU的高性能受到了嚴(yán)重的影響，因而業(yè)界又提出了PC的一項(xiàng)新技術(shù)局部總線（local bus）。目前較為流行的局部總線有兩個(gè)：一是VESA（Video Electronics Standard Association，VE

19、SA）總線，簡(jiǎn)稱VL總線，另一是PCI（Peripheral Component Interconnect，PCI）總線，PCI總線是目前Pentium微處理器中廣泛采用的總線。2013年4月24日9.3.1isa總線ISA（Industrial Standard Architecture）總線指IBM公司為適配PC/AT而于1984年推出的16位系統(tǒng)總線標(biāo)準(zhǔn)，它是當(dāng)初PC/XT使用的XT總線的擴(kuò)展，XT總線共62線，其插卡/插座分A、B兩面，每面31線，其中數(shù)據(jù)線寬8位，地址線寬20位（可對(duì)1MB存儲(chǔ)空間尋址）。XT總線后來(lái)又稱ISA 8總線。ISA總線在原XT總線62引線的基礎(chǔ)上再延長(zhǎng)出獨(dú)

20、立的一段，新增加36線（A、B兩面各18線），數(shù)據(jù)線擴(kuò)至16位，地址線擴(kuò)至24位。ISA總線適配8/16位數(shù)據(jù)總線傳輸要求，與XT總線兼容。ISA總線 插槽長(zhǎng)138.5mm，相鄰引腳距離2.54mm，基本部分與擴(kuò)展部分相距10.16mm。2013年4月24日1ISA總線的主要特性數(shù)據(jù)傳輸速率最高為8Mbps。24根地址線，可尋址16MB存儲(chǔ)空間（000000H0FFFFFFH）。64KB個(gè)可尋址的I/O端口（16根地址線，可尋址0000H0FFFFH端口）。一次可進(jìn)行16位或8位數(shù)據(jù)存取。15級(jí)硬中斷控制（對(duì)應(yīng)兩片8259A級(jí)聯(lián)）。7個(gè)DMA通道（對(duì)應(yīng)兩片8237A-5級(jí)聯(lián)）。可產(chǎn)生I/O等待

21、狀態(tài)。支持多個(gè)主控器（multi-master）。 2013年4月24日2013年4月24日類型信號(hào)名稱輸入/輸出（I/O）功能說(shuō)明時(shí)鐘與定位OSCO振蕩信號(hào)：周期70ns，占空比21CLKO系統(tǒng)時(shí)鐘：周期167ns，占空比21RESDRVO上電復(fù)位，或初始化系統(tǒng)邏輯I零等待狀態(tài)數(shù)據(jù)SD7SD0I/O8位雙向數(shù)據(jù)線，SD0為最低有效位地址總線SA19SA0O20位地址線，SA0為最低有效位BALEO地址鎖存使能信號(hào)，允許鎖存來(lái)自CPU的有效地址AENODMA允許信號(hào)，允許DMA控制三總線進(jìn)行DMA傳輸中斷與DMAIRQ73II/O設(shè)備的中斷請(qǐng)求線，IRQ3優(yōu)先級(jí)最高DRQ31II/O設(shè)備的DM

22、A請(qǐng)求線，DRQ優(yōu)先級(jí)最高31ODMA應(yīng)答信號(hào)線，分別對(duì)應(yīng)DRQ31控制總線T/CODMA通道計(jì)數(shù)結(jié)束信號(hào)，DMA控制器送出I/OI/O讀I/OI/O寫(xiě)O存儲(chǔ)器讀（小于1MB空間）O存儲(chǔ)器寫(xiě)（小于1MB空間）I向主板CPU提供I/O設(shè)備或擴(kuò)充存儲(chǔ)器奇偶校驗(yàn)信息I/OCHRDYII/O通道就緒，低電平使總線周期延長(zhǎng)，延長(zhǎng)的時(shí)鐘數(shù)15I/O指示刷新周期電源與地線+5V電源-5V電源+12V電源-12V電源GND地線表9-1 ISA總線前向兼容62條信號(hào)線2013年4月24日表9-2lSA總線擴(kuò)展36條信號(hào)線類型信號(hào)名稱輸入/輸出（I/O）功能說(shuō)明控制總線IRQ1510I中斷請(qǐng)求信號(hào)，IRQ10優(yōu)先

23、級(jí)最高，IRQ15最低DRQ75DMA請(qǐng)求信號(hào)，DRQ0優(yōu)先級(jí)最高，DRQ7最低ODMA應(yīng)答信號(hào)，對(duì)應(yīng)DRQ75控制總線I其他處理器發(fā)出的主控信號(hào)，使CPU總線處于高阻狀態(tài)I/O對(duì)所有存儲(chǔ)器的讀命令I(lǐng)/O對(duì)所有存儲(chǔ)器的寫(xiě)命令地址LA23LA17I/O存儲(chǔ)器最高7位地址線數(shù)據(jù)總線SD15SD8I/O高8位雙向數(shù)據(jù)總線I/O數(shù)據(jù)高位允許信號(hào)I存儲(chǔ)器16位芯片選擇信號(hào)I/O設(shè)備16位芯片選擇信號(hào)電源地線+5V電源GND地線2013年4月24日3對(duì)存儲(chǔ)器和I/O端口尋址 ISA總線有兩組地址信號(hào)線：SA19SA0和LA23LAl7。SA19SA0這20根地址線與XT總線一樣，可對(duì)存儲(chǔ)器中前1MB空間尋

24、址，LA23LA17為擴(kuò)展地址線，與SA19SA0合起來(lái)可對(duì)整個(gè)16MB存儲(chǔ)空間進(jìn)行尋址2013年4月24日9.3.2eisa總線隨著高性能微處理器的推出，低性能的系統(tǒng)總線與高性能處理器間產(chǎn)生的瓶頸問(wèn)題更為突出，特別是當(dāng)Intel 80486微處理器推出后，解決瓶頸問(wèn)題的需求越來(lái)越迫切。以Compaq公司為首，包括HP、AST、Epson等幾家世界著名公司成立了一個(gè)“Gang of Nine”組織，于1989年聯(lián)合推出了擴(kuò)展工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu)（Extension Industry Standard Architecture，EISA）。EISA總線既保持了與PC總線和ISA總線的100%兼容，又

25、能較好地滿足32位微處理器的數(shù)據(jù)傳輸要求，支持多個(gè)總線主控部件、突發(fā)式傳送（burst transfer）。2013年4月24日EISA總線是在ISA總線基礎(chǔ)上發(fā)展起來(lái)的，所以為了與ISA完全兼容，其總線插槽結(jié)構(gòu)分上下兩層，上層為ISA總線引腳，下層為EISA總線引腳（也是98線），兩者通過(guò)特殊的結(jié)構(gòu)隔離，這樣既可使ISA的標(biāo)準(zhǔn)擴(kuò)展卡方便地用于EISA系統(tǒng)中，又可使用標(biāo)準(zhǔn)的32位EISA卡，真正獲得一個(gè)高性能、高速度的EISA系統(tǒng)。1EISA總線的物理結(jié)構(gòu)2013年4月24日2ELSA總線的性能與特點(diǎn)（1）EISA總線的地址線寬32位，可尋址4GB存儲(chǔ)空間，EISA總線的數(shù)據(jù)線寬32位，在總線

26、控制器控制下，能根據(jù)需要自動(dòng)地進(jìn)行32位、16位、8位數(shù)據(jù)之間的轉(zhuǎn)換，保證各種EISA卡、ISA卡相互之間的通信?？偩€時(shí)鐘頻率為33MHz，數(shù)據(jù)傳輸率為33Mbps，支持突發(fā)傳輸方式。（2）擁有總線主導(dǎo)能力。擴(kuò)展卡上的總線主控器接收CPU有關(guān)輸入/輸出指令，無(wú)須CPU具體參與就能在I/O設(shè)備與存儲(chǔ)器之間傳輸數(shù)據(jù)，徹底將CPU從耗時(shí)的I/O操作中解放出來(lái)。（3）具有總線仲裁能力?？偩€仲裁采用集中式的并行請(qǐng)求方式，優(yōu)先級(jí)固定，支持多總線主控器master和對(duì)總線master的智能管理，最多支持6個(gè)總線master。（4）共享DMA，允許8個(gè)DMA控制器在EISA的插槽和主板中分別具有各自的DMA請(qǐng)

27、求線，各模塊可按指定的優(yōu)先級(jí)占用DMA設(shè)備，總線傳輸增加了塊DMA方式，支持突發(fā)傳輸。擴(kuò)展卡安裝容易，自動(dòng)配置，無(wú)須DIP開(kāi)關(guān)。借助隨產(chǎn)品提供的配置文件自動(dòng)設(shè)置系統(tǒng)和擴(kuò)展卡，各個(gè)插槽都被規(guī)定了相應(yīng)的I/O端口地址范圍，插卡不管插到哪個(gè)插槽都不會(huì)產(chǎn)生地址沖突。2013年4月24日9.3.3vesa總線VESA總線是1992年8月由VESA(video electronics standard association)，即視頻電子標(biāo)準(zhǔn)協(xié)會(huì)公布的基于80486CPU的32位局部總線。VESA總線支持16MHz到66MHz的時(shí)鐘頻率，數(shù)據(jù)寬度為32位，可擴(kuò)展到64位。與CPU同步工作時(shí)，總線傳送速率最

28、大為132MB/s，這對(duì)于需要快速響應(yīng)的視頻、內(nèi)存及磁盤(pán)控制器等部件都可通過(guò)VESA局部總線連接到CPU上，使系統(tǒng)運(yùn)行速度更快。但是VESA總線是一種在CPU總線基礎(chǔ)上擴(kuò)展而成的。這種總線使I/O速度可隨CPU的速度不斷加快而加快。它是與CPU類型相關(guān)的，因此開(kāi)放性差，并且由于CPU總線負(fù)載能力有限。目前VESA總線擴(kuò)展槽只支持3個(gè)設(shè)備。實(shí)際是VESA總線并不是新標(biāo)準(zhǔn)，所有VESA卡都占用一個(gè)ISA總線槽和一個(gè)VESA擴(kuò)展槽。2013年4月24日VESA局部總線設(shè)計(jì)的兩個(gè)特點(diǎn)： 1.定義了32位數(shù)據(jù)線，且可通過(guò)擴(kuò)展槽擴(kuò)展到64 位，使用33MHz時(shí)鐘頻率，最大傳輸率為128MB/S到132MB

29、/，可與CPU同步工作；2.它是一種高速、高效的局部總線，可支持386SX、386DX、486SX、486DX及奔騰微處理器。2013年4月24日9.3.4pci總線PCI（Peripheral Component Interconnect）即外圍設(shè)備互聯(lián)總線，是一種高性能的局部總線，已成為局部總線的新標(biāo)準(zhǔn)，廣泛用于當(dāng)前高檔微機(jī)、工作站，以及便攜式微機(jī)。主要用于連接顯示卡、網(wǎng)卡、聲卡。PCI總線是32位同步復(fù)用總線。其地址和數(shù)據(jù)線引腳是AD31AD0。PCI的工作頻率為33MHz。PCI在主板上的布置如圖9.10 所示 2013年4月24日1.PCI總線特點(diǎn)（1）數(shù)據(jù)總線32位，可擴(kuò)充到64位

30、。 （2）可進(jìn)行突發(fā)（burst)式傳輸。 （3）總線操作與處理器-存儲(chǔ)器子系統(tǒng)操作并行。 （4）總線時(shí)鐘頻率33MHZ或66MHZ，最高傳輸率可達(dá)528MB/S。 （5）中央集中式總線仲裁 （6）全自動(dòng)配置、資源分配、PCI卡內(nèi)有設(shè)備信息寄存器組為系統(tǒng)提供卡的信息，可實(shí)現(xiàn)即插即用（PNP）。 （7）PCI總線規(guī)范獨(dú)立于微處理器，通用性好。 （8）PCI設(shè)備可以完全作為主控設(shè)備控制總線。 （9）PCI總線引線：高密度接插件，分基本插座（32位）及擴(kuò)充插座（64位）。2013年4月24日2.PCI總線結(jié)構(gòu)PCI總線是一種樹(shù)型結(jié)構(gòu)，并且獨(dú)立于CPU總線，可以和CPU總線并行操作。PCI總線上可以掛

31、接PCI設(shè)備和PCI橋片，PCI總線上只允許有一個(gè)PCI主設(shè)備，其他的均為PCI 從設(shè)備，而且讀寫(xiě)操作只能在主從設(shè)備之間進(jìn)行，從設(shè)備之間的數(shù)據(jù)交換需要通過(guò)主設(shè)備中轉(zhuǎn)。 2013年4月24日3. PCI引腳信號(hào)PCI總線標(biāo)準(zhǔn)所定義的信號(hào)線通常分成必需的和可選的兩大類。其信號(hào)線數(shù)有：必需信號(hào)線：主控設(shè)備49條，目標(biāo)設(shè)備47條?？蛇x信號(hào)線：51條（主要用于64位擴(kuò)展、中斷請(qǐng)求、高速緩存支持等）。信號(hào)線總數(shù)：120條（包括電源、地、保留引腳等）。1）系統(tǒng)信號(hào)2）地址和數(shù)據(jù)信號(hào)3）接口控制信號(hào)4）仲裁信號(hào)5）錯(cuò)誤報(bào)告信號(hào)6）中斷信號(hào)7）其他可選信號(hào)2013年4月24日2013年4月24日9.4外部通信總

32、線通信總線又稱外總線，它用于微型計(jì)算機(jī)之間、微型計(jì)算機(jī)與遠(yuǎn)程終端、微型機(jī)與外部設(shè)備以及微型計(jì)算機(jī)與測(cè)量?jī)x器儀表之間的通信。這類總線不是微型計(jì)算機(jī)系統(tǒng)所特有的總線，而是利用電子工業(yè)或其它領(lǐng)域已有的總線標(biāo)準(zhǔn)。通信總線分為并行總線和串行總線。在計(jì)算機(jī)網(wǎng)絡(luò)、微型機(jī)自動(dòng)測(cè)試系統(tǒng)、微型機(jī)工控系統(tǒng)中得到廣泛的應(yīng)用。2013年4月24日9.4.1通用串行總線usb1.概述USB設(shè)備之所以會(huì)被大量應(yīng)用，主要因其具有以下優(yōu)點(diǎn)：可以熱插拔。這就讓用戶在使用外接設(shè)備時(shí)，不需要關(guān)機(jī)將并口或串口電纜接上，再開(kāi)機(jī)這樣的動(dòng)作，而是直接在PC開(kāi)機(jī)時(shí)，就可以將USB電纜插上使用。 圖 USB接口攜帶方便。USB設(shè)備大多以“輕、小

33、、薄”見(jiàn)長(zhǎng)，對(duì)用戶來(lái)說(shuō)，同樣20GB的硬盤(pán)，USB硬盤(pán)只有IDE硬盤(pán)一半的重量。標(biāo)準(zhǔn)統(tǒng)一。大家常見(jiàn)的是IDE接口的硬盤(pán)，串口的鼠標(biāo)鍵盤(pán)，并口的打印機(jī)掃描儀，在有USB接口后，這些外設(shè)統(tǒng)統(tǒng)可以使用同樣的標(biāo)準(zhǔn)與PC機(jī)連接?？梢赃B接多個(gè)設(shè)備。USB在PC機(jī)上往往有多個(gè)接口，可以同時(shí)連接多個(gè)設(shè)備。2013年4月24日1) USB 物理接口 USB 設(shè)備通過(guò)四線電纜與主機(jī)或 USB Hub 連接，四根線分別是 VBUS、GND、D、D。其中，VBUS 為電源線，GND為地線，可以有條件地給一些設(shè)備(包括 Hub)供電。D和 D是一對(duì)差模信號(hào)線。USB 利用 D和 D線傳輸數(shù)據(jù)。USB物理接口如圖所示。

34、2013年4月24日2) 傳輸速度 USB 總線數(shù)據(jù)傳輸率有 3 種：高速數(shù)據(jù)傳輸率為 480Mb/s， 全速數(shù)據(jù)傳輸率為 12Mb/s，低速數(shù)據(jù)傳輸率為 1.5Mb/s。但是 USB 設(shè)備只支持一種傳輸模式，目前，鍵盤(pán)、鼠標(biāo)等外設(shè)采用低速率，打印機(jī)、掃描儀等采用全速率，視頻會(huì)議、臺(tái)式電腦硬盤(pán)驅(qū)動(dòng)器等采用高速率。 3) USB 與 IEEE 1394 的比較 除了 USB 之外，IEEE 1394 也是一種高性能的串行總線。IEEE 1394 接口支持 400Mb/s的數(shù)據(jù)傳輸速率，支持異步傳輸和同步傳輸兩種模式，其中同步傳輸模式專用于實(shí)時(shí)地傳送視頻和音頻數(shù)據(jù)。IEEE 1394 結(jié)構(gòu)的所有資

35、源，都是用存儲(chǔ)器影射方式實(shí)現(xiàn)資源配置和管理的。USB 一般用于連接中低速外設(shè)并局限于 PC 領(lǐng)域，IEEE 1394 將向通信和數(shù)字家電方向發(fā)展。2013年4月24日2. USB 總線的拓?fù)浣Y(jié)構(gòu) 物理結(jié)構(gòu)上，USB 系統(tǒng)是以根集線器(Root Hub)為中心的分層(Tier)星形結(jié)構(gòu)，各個(gè)點(diǎn)(Node，功能器件，即設(shè)備)可利用總線供電的集線器連接。PC 機(jī)就是主機(jī)和根集線器，用戶可以將外設(shè)或附加的 Hub 與之相連，附加的 Hub 可以再連接其他外設(shè)以及下層 Hub，但系統(tǒng)的級(jí)聯(lián)不能超過(guò) 5 級(jí)(包括 ROOT HUB) 2013年4月24日3. USB 的硬件設(shè)備 1) USB 主控制器/根

36、集線器 USB 主控制器和根集線器合稱為 USB 主機(jī)(HOST)。USB 主控制器是硬件、固件和軟件的聯(lián)合體。主控制器負(fù)責(zé) USB 總線上的數(shù)據(jù)傳輸，它把并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)以便在總線上傳輸，把收到的數(shù)據(jù)翻譯成操作系統(tǒng)能夠識(shí)別的數(shù)據(jù)形式。 2) USB 設(shè)備 為主機(jī)提供單個(gè)功能的設(shè)備稱為“功能部件”。功能部件和集線器都稱為 USB 設(shè)備。復(fù)合的“設(shè)備”有一個(gè)集線器和一個(gè)或多個(gè)“功能部件”。每一個(gè)集線器和功能部件都有唯一的地址。(1) 集線器：(2) 功能部件：2013年4月24日4. USB 的數(shù)據(jù)傳輸 傳輸模式 (1) 控制傳輸(control transfer) 控制傳輸是雙向傳輸，主

37、要用于命令/狀態(tài)操作。發(fā)送控制命令，設(shè)置設(shè)備地址，設(shè)置設(shè)備屬性，讀取設(shè)備配置信息及設(shè)備狀態(tài)等功能。 (2) 同步傳輸(srnchronous transfer) 同步傳輸是單向傳輸，僅適用于全速/高速設(shè)備，是一種周期的、連續(xù)的傳輸方式。 (4) 批量數(shù)據(jù)傳輸(bulk transfer) 中斷傳輸用于支持偶然需要對(duì)少量數(shù)據(jù)進(jìn)行通信，但服務(wù)時(shí)間卻受限的設(shè)備，如鍵盤(pán)、鼠標(biāo)。全速設(shè)備的中斷傳輸周期可為 1ms255ms，每次傳輸?shù)挠行ж?fù)荷最大可為 64 個(gè)字節(jié)；而低速設(shè)備的中斷傳輸周期為 10ms255ms，每次傳輸?shù)挠行ж?fù)荷僅為 8 個(gè)字節(jié)。 (3) 中斷傳輸(interrupt transfer

38、) 批量數(shù)據(jù)傳輸用于對(duì)時(shí)間沒(méi)有要求的非周期性的大量數(shù)據(jù)傳輸，僅全速/高速設(shè)備支持塊數(shù)據(jù)傳輸2013年4月24日2) 數(shù)據(jù)編碼 USB 通信時(shí)，使用一對(duì)擺幅為 3.3V的差動(dòng)信號(hào)(D，D)，采用 NRZI(Not Return to Zero Invert 不歸零翻轉(zhuǎn))傳送各種數(shù)據(jù)，它定義用電壓保持不變表示二進(jìn)制數(shù)字序列中的 1碼， 用電壓跳變(0V3.3V的跳變或者 3.3V0V跳變)表示二進(jìn)制數(shù)字序列中的 0 碼。 2013年4月24日3) 傳送的組成 一次數(shù)據(jù)傳輸包含一個(gè)或多個(gè)事務(wù)，每個(gè)事務(wù)包括它的源地址和目的地址，一個(gè)事務(wù)一但開(kāi)始通信，必須連續(xù)進(jìn)行，不允許被中斷。每個(gè)事務(wù)包含一個(gè)標(biāo)志包，

39、也可能包含一個(gè)數(shù)據(jù)包或握手包。所有包包括一個(gè)“包標(biāo)識(shí)”(PID)、幀號(hào)、地址或其他信息，以及 CRC校驗(yàn)碼。2013年4月24日4) USB 包的格式 USB 包是數(shù)據(jù)傳送的基本方式，USB 共有 3 種類型的包。 (1) USB 的傳輸總是首先有主機(jī)發(fā)出標(biāo)志(TOKEN，令牌)包開(kāi)始。標(biāo)志包中有設(shè)備地址碼、端口號(hào)、傳輸方向和傳輸類型等信息。 (2) 其次是數(shù)據(jù)源向數(shù)據(jù)目的地發(fā)送的數(shù)據(jù)包或者發(fā)送無(wú)數(shù)據(jù)傳送的指示信息，數(shù)據(jù)包可以攜帶的數(shù)據(jù)最多為 1023B。 (3) 最后是數(shù)據(jù)接收端向數(shù)據(jù)發(fā)送端回送一個(gè)握手包，提供數(shù)據(jù)是否正常接收的反饋信息。如果有錯(cuò)誤，需要重發(fā)。除了同步以外，其他類型的傳輸都需

40、要握手(handshake)包。 2013年4月24日5) 總線枚舉過(guò)程 USB 設(shè)備可以即插即用，一旦設(shè)備連接到某一個(gè) USB 的節(jié)點(diǎn)，USB 就會(huì)產(chǎn)生被軟件支持的一系列操作，來(lái)完成對(duì)設(shè)備的配置，稱為總線枚舉過(guò)程。 設(shè)備所連接的 Hub 檢測(cè)出端口上有設(shè)備連接，即向主機(jī)報(bào)告。主機(jī)通過(guò)詢問(wèn) Hub以獲取確切的信息。主機(jī)知道設(shè)備連接到哪個(gè)端口上，向這個(gè)端口發(fā)出復(fù)位命令。Hub 發(fā)出的復(fù)位信號(hào)結(jié)束后，端口被打開(kāi)，Hub 向設(shè)備提供 100mA的電源，這時(shí)設(shè)備上電，所有的寄存器復(fù)位，并且以默認(rèn)地址 0 以及端點(diǎn) 0 響應(yīng)命令。 主機(jī)通過(guò)默認(rèn)地址與端點(diǎn) 0 進(jìn)行通信，賦予設(shè)備一個(gè)唯一的地址，并且讀取設(shè)

41、備的配置信息。主機(jī)對(duì)設(shè)備進(jìn)行配置，該設(shè)備可以使用。當(dāng)該設(shè)備被移走時(shí)，Hub 依然要報(bào)告主機(jī)，并且關(guān)閉端口。主機(jī)接到設(shè)備移走的報(bào)告，就會(huì)改寫(xiě)當(dāng)前結(jié)構(gòu)的信息。2013年4月24日9.4.2硬盤(pán)驅(qū)動(dòng)器接口電路硬盤(pán)接口是硬盤(pán)與主機(jī)系統(tǒng)間的連接部件，作用是在硬盤(pán)緩存和主機(jī)內(nèi)存之間傳輸數(shù)據(jù)。不同的硬盤(pán)接口決定著硬盤(pán)與計(jì)算機(jī)之間的連接速度，在整個(gè)系統(tǒng)中，硬盤(pán)接口的優(yōu)劣直接影響著程序運(yùn)行快慢和系統(tǒng)性能好壞。從整體的角度上，硬盤(pán)接口分為IDE、SATA、SCSI和光纖通道四種，2013年4月24日1、IDE接口IDE的英文全稱為“Integrated Drive Electronics”，即“電子集成驅(qū)動(dòng)器”，

42、它的本意是指把“硬盤(pán)控制器”與“盤(pán)體”集成在一起的硬盤(pán)驅(qū)動(dòng)器。 2013年4月24日2、SCSI接口SCSI的英文全稱為“Small Computer System Interface”（小型計(jì)算機(jī)系統(tǒng)接口），是同IDE（ATA）完全不同的接口，IDE接口是普通PC的標(biāo)準(zhǔn)接口，而SCSI并不是專門(mén)為硬盤(pán)設(shè)計(jì)的接口，是一種廣泛應(yīng)用于小型機(jī)上的高速數(shù)據(jù)傳輸技術(shù)。 2013年4月24日3、光纖通道 光纖通道的英文拼寫(xiě)是Fibre Channel，和SCSI接口一樣光纖通道最初也不是為硬盤(pán)設(shè)計(jì)開(kāi)發(fā)的接口技術(shù)，是專門(mén)為網(wǎng)絡(luò)系統(tǒng)設(shè)計(jì)的，但隨著存儲(chǔ)系統(tǒng)對(duì)速度的需求，才逐漸應(yīng)用到硬盤(pán)系統(tǒng)中。光纖通道硬盤(pán)是為提

43、高多硬盤(pán)存儲(chǔ)系統(tǒng)的速度和靈活性才開(kāi)發(fā)的，它的出現(xiàn)大大提高了多硬盤(pán)系統(tǒng)的通信速度。光纖通道的主要特性有：熱插拔性、高速帶寬、遠(yuǎn)程連接、連接設(shè)備數(shù)量大等。2013年4月24日4、SATA接口 使用SATA（Serial ATA）口的硬盤(pán)又叫串口硬盤(pán)，是未來(lái)PC機(jī)硬盤(pán)的趨勢(shì)。 2013年4月24日5、SATA II接口 SATA II是在SATA的基礎(chǔ)上發(fā)展起來(lái)的，其主要特征是外部傳輸率從SATA的1.5Gbps(150MB/sec)進(jìn)一步提高到了3Gbps(300MB/sec)，此外還包括NCQ(Native Command Queuing，原生命令隊(duì)列)、端口多路器(Port Multiplie

44、r)、交錯(cuò)啟動(dòng)(Staggered Spin-up)等一系列的技術(shù)特征。2013年4月24日9.4.3scsiSCSI（Small compute system interface）即小型計(jì)算機(jī)系統(tǒng)接口。它用于計(jì)算機(jī)與磁帶機(jī)、軟磁盤(pán)機(jī)、硬磁盤(pán)機(jī)、CD-ROM、可重寫(xiě)光盤(pán)、掃描儀、通信設(shè)備和打印機(jī)等外圍設(shè)備的連接。 1、SCSI總線的主要特點(diǎn)： （1） 多種傳送方式。 （2）連接簡(jiǎn)便。（3）多任務(wù)接口。2013年4月24日2、SCSI總線的層次結(jié)構(gòu)在系統(tǒng)組成時(shí)，啟動(dòng)設(shè)備和目標(biāo)設(shè)備不能超過(guò)8個(gè)。為了區(qū)別每個(gè)不同的SCSI設(shè)備，每個(gè)SCSI設(shè)備都有一個(gè)ID地址，并對(duì)應(yīng)于數(shù)據(jù)總線上的位編號(hào)（ID0ID7對(duì)應(yīng)于DB0DB7），ID地址是啟動(dòng)設(shè)備選擇目標(biāo)設(shè)備或目標(biāo)設(shè)