工學電路基礎與集成電子技術122集成TTL門和CMOS門課件

1、12.2 標準TTL與非門12.2.1 TTL與非門12.2.2 集電極開路門和三態(tài)門 12.2.3 CMOS邏輯門12章 集成邏輯門電路 2010.03 在數(shù)字系統(tǒng)中應用大量的邏輯門電路。采用分立元件焊接成門電路，因有許多缺點,已不采用。集成門電路是通過特殊工藝方法將所有電路元件制造在一個很小的硅片上，其優(yōu)點是體積小、重量輕、功耗小、成本低、使用起來焊點少、可靠性提高。目前使用比較多的有 1. CT74/54TTL ，（Transistor Transistor Logic ）晶體管晶體管系列邏輯電路。CT74/54TTL系列也稱TTL標準系列，第一個字母C代表中國；T代表TTL；74代表標

2、準TTL民用系列；54代表標準TTL軍用系列。 2. CT74LS/54LSTTL ，（Low power Schottky Transistor Transistor Logic）低功耗肖特基系列邏輯電路。 3. CC4 - - -，標準CMOS邏輯電路。 4. CC74HC/54HC ，高速CMOS邏輯電路。12章 集成邏輯門電路 2010.03 缺口標記1234567891011121314絕大多數(shù)右下角GND絕大多數(shù)左上角Vcc 以CT7400為例講解。CT7400是一個與非門，在一個封裝內有四個相同的與非門。其外形如圖所示。正視圖引線排列從左下角 開始,逆時針計算7/27/2022

3、1.輸入部分的VT1、R1為與門。 2.中間放大級由VT2、R2 、 R3組成。 3.輸出級為反相器，由 VT3、 VD4、 VT5、 R4組成。 TTL與非門的電路如圖所示 。該電路由三個部分組成。 12.2.1.1 TTL與非門的電路結構12.2.1 TTL與非門 TTL是指輸入級是晶體管，輸出級是晶體管構成的邏輯電路。 12章 集成邏輯門電路 2010.03 以CT7400為例講解。CT7400是一個與非門，由上節(jié)可知當它的全部輸入端是高電平時，輸出為低電平，這一狀態(tài)也稱為開態(tài)；輸入端有低電平輸入時，輸出為高電平，這一狀態(tài)也稱為關態(tài)。下面將分別討論這兩個狀態(tài)。1. 輸入有低電平時，輸出為

4、高電平(關態(tài)) （輸入有“0”，輸出為“1”）2. 輸入全為高電平時，輸出為低電平(開態(tài)) （輸入全“1”，輸出為“0”） 12.2.1.2 TTL與非門的邏輯功能12章 集成邏輯門電路 2010.030.3V1VIiL 該電位不足以使VT2及VT5導通，因此VT2及VT5截止。VT2截止，VCC經R2有電流向VT3的基極流去，使VT3飽和，于是可以列出如下方程式1. 輸入有低電平，輸出為高電平(關態(tài)) 12章 集成邏輯門電路 2010.03 輸出高電平時，可以有電流從輸出端流出，這個電流稱為高電平輸出電流IOH ，也稱拉電流。 TTL邏輯門在關態(tài)時，輸入端有低電平輸入電流IIL流出，該電流根

5、據(jù)不同的子系列數(shù)值有所不同，大約在1mA左右。 TTL邏輯門輸入有“0”，輸出為“1”，即VT5截止，上拉部分飽和導通的狀態(tài)稱為關態(tài)。 拉電流IOH12章 集成邏輯門電路 2010.030.7V1.4V1V2.1V 因所有的輸入端A=B=H=1，VT1管的兩個發(fā)射結都反偏，于是VCC通過R1、VT1集電結向VT2提供基流 IB2。只要電路參數(shù)設計正確，VT2可飽和，VT2將IB2放大后可驅動VT5飽和。 與此同時，因為UC2 = UE2+UCES20.7+0.3=1V，所以1V不可能同時打開兩個串聯(lián)的PN結，即VT3的發(fā)射結和VD4，故VT3和VD4截止，所以UOL = UCES50.3V 。

6、 所以VCC不會經R4向VT5灌入電流，VT5的集電極電流只可能由外電路提供，并流入VT5，這個電流稱為輸出低電平電流IOL，也稱灌電流。2. 輸入全部為高電平，輸出為低電平(開態(tài)) 灌電流 IOL12章 集成邏輯門電路 2010.03 通過對開態(tài)和關態(tài)的分析，可以確定CT7400型TTL邏輯門具有輸入全“1”，輸出為“0”；輸入有“0”，輸出為“1”的與非邏輯關系，因而它是與非門。并且它的輸出級只有開態(tài)和關態(tài)兩種穩(wěn)定工作狀態(tài)。 對應所有輸入端為高電平，輸出為低電平的狀態(tài)稱為開態(tài)，即VT5飽和導通的狀態(tài)。12章 集成邏輯門電路 2010.03 12.2.1.3 TTL與非門的應用 與非門的應用

7、十分廣泛，除了用于與非運算外，與非門（含與門）還可以用于許多簡單的控制電路中。 12章 集成邏輯門電路 2010.0312.2.2.1 集電極開路門（OC） OC門電路如圖所示 。該電路與標準結構的與非門基本相同，僅輸出級與標準輸出級不同，沒有上拉部分。 為此在使用時，在T5的集電極即輸出端與電源之間要接一個上拉電阻Rc。否則不能獲得高電平輸出。 OC門的優(yōu)點是功耗小。在正確選擇Rc后，輸出端可以并聯(lián)，從而可以實現(xiàn)所謂“線與”的功能。而標準輸出級是不能并聯(lián)的。12.2.2 集電極開路門和三態(tài)門 12章 集成邏輯門電路 2010.03 1工作原理 當VT5集電極開路后，幾個OC門就可以并聯(lián)，例如

8、兩個OC門并聯(lián)如圖所示。 只有當所有門的輸出都是高電平時，總的輸出才是高電平，只要有一個門的輸出是低電平，總的輸出就是是低電平。這相當“與”邏輯關系，它是在輸出線上實現(xiàn)的，稱為“線與”。邏輯關系12章 集成邏輯門電路 2010.03 2. 集電極負載電阻的確定 Rc的數(shù)值大小合適，OC門連在一起才能正常工作。根據(jù)經驗數(shù)據(jù)，Rc的數(shù)值一般取值范圍在1k20 k。如果邏輯門的工作速度較高，Rc的取值應小一些，如果邏輯門的工作速度較低，Rc的取值可大一些。12章 集成邏輯門電路 2010.03 三態(tài)門是在標準輸出級的開態(tài)、關態(tài)兩個狀態(tài)的基礎上又增加了一個高阻狀態(tài)，即輸出級的VT5和上拉部分都不通。

9、當EN=L時，與非門應處于高阻狀態(tài)。當EN=L時，VT5本來就截止，現(xiàn)在只要將上拉部分截止就可以了。 增加一個使能端EN來加以控制是處于工作狀態(tài)，還是高阻狀態(tài)。12.2.2.2 三態(tài)門(TSG)(a) 三態(tài)門的邏輯符號 (b) 高電平使能 (c) 低電平使能圖12.2.9 三態(tài)門 1. 三態(tài)門的邏輯功能12章 集成邏輯門電路 2010.03 EN代表高電平使能，當EN=1時，使三態(tài)門執(zhí)行規(guī)定的邏輯功能，根據(jù)圖12.2.9(a)下半部分畫出的邏輯符號是與非邏輯功能。 EN代表低電平使能，當EN=0時，使三態(tài)門執(zhí)行規(guī)定的邏輯功能，對應圖12.2.9(a)上半部分畫出的邏輯符號。高電平使能端的控制功

10、能見圖12.2.9(b)，低電平使能端的控制功能見圖12.2.9(c)。(a) 三態(tài)門的邏輯符號 (b) 高電平使能 (c) 低電平使能圖12.2.9 三態(tài)門12章 集成邏輯門電路 2010.03主要用于多路數(shù)據(jù)在一條總線（bus）上的分時傳輸。 2. 三態(tài)門的應用12章 集成邏輯門電路 2010.03 金屬氧化物半導體（Metal-Oxide-Semiconductor）場效應管集成電路（簡稱MOS集成電路）有很多特點：工藝簡單，集成度高（例如在35mm2的芯片上可做幾萬支管子）；MOS管可以作為負載電阻使用，使MOS集成電路完全MOS管化（除MOS管外，不包括電阻等其他元件）；輸入阻抗高，

11、可以超過1010，扇出數(shù)目大；功耗小、噪聲??；可以做成雙向開關；利用極間電容存儲電荷效應，可以組成動態(tài)存儲器件。MOS電路與前面講過的雙極型門電路相比，主要的缺點是開關速度較低。 MOS集成電路根據(jù)MOS管的不同，又分為PMOS、NMOS和CMOS三種。由于CMOS具有一系列的優(yōu)點，所以主要介紹CMOS門電路。12.2.3 CMOS邏輯門12章 集成邏輯門電路 2010.03 CMOS反相器的電路圖見圖12.2.11。CMOS反相器中的NMOS管和PMOS管一般都是增強型MOS管，兩只管子的幾何尺寸基本相同。 要求電源電壓大于兩個管子的開啟電壓的絕對值之和。即VDD|UthonP|+|Utho

12、nN|，為了簡化下標，該式也寫成VDD|UTP|+|UTN|，VDD有23V即可使電路工作。12.2.3.1 CMOS反相器 1CMOS反相器的電路結構圖12.2.11 CMOS反相器 12章 集成邏輯門電路 2010.03 2CMOS反相器工作原理 當UI為高電平時，VTN的柵源電壓UGSN大于開啟電壓UTN，于是VTN管導通。對于VTP管來說，由于柵極電位較高，柵源間的電壓UGSP絕對值小于VTP開啟電壓的絕對值|UTP|，因此VTP管截止。VTN導通和VTP截止使反相器輸出低電平。 當UI為低電平時，VTN柵源間的電壓UGSN小于VTN的開啟電壓，VTN管截止。對于VTP來說，由于柵極電

13、位較低，使柵源電壓UGSP絕對值大于VTP開啟電壓的絕對值，因此VTP管導通。VTN截止和VTP導通使反相器輸出高電平。 12章 集成邏輯門電路 2010.03 CMOS反相器靜態(tài)時VTN和VTP只有一個導通，由于截止的MOS管相當于一個幾兆歐以上的大電阻，所以靜態(tài)電流很小，靜態(tài)功耗僅微瓦量級。 當帶電容負載時，因兩管不會同時導通，故溝道電阻制作的較小。故對負載電容的充電電流較大，輸出電壓上升較快；放電時也很快，因此輸出電壓的上升和下降邊沿就較小，這就有可能提高反相器的工作速度。 圖12.2.12 CMOS反相器帶電容負載 但是， CMOS反相器動態(tài)工作時VTN和VTP會有一個暫短的同時導通的

14、瞬間，動態(tài)功耗隨開關頻率增加而增加。12章 集成邏輯門電路 2010.03 CMOS門電路是在CMOS反相器的基礎上構成的，CMOS門電路中無論是晶體管還是電阻負載全部由MOS管組成，具有全MOS管化的特點。其次CMOS門電路是在與非單元、或非單元加上反相器構成的邏輯等效門電路。1. CMOS與非單元和或非單元12.2.3.2 CMOS門電路圖12.2.13 CMOS與非單元 圖12.2.13 是CMOS與非單元電路，兩個PMOS場效應管并聯(lián)，只要有一個導通，輸出即為高電平；兩個NMOS場效應管串聯(lián)，只有兩個都導通，輸出即為低電平。 只要A 、B中有一個低電平，輸出即為高電平；輸入A 、B全是

15、高電平，輸出為低電平，符合與非的邏輯功能。12章 集成邏輯門電路 2010.03圖12.2.14 CMOS或非單元 圖示為CMOS或非單元，VTP和VTN不會同時導通。兩個PMOS場效應管串聯(lián)，只有兩個都導通輸出即為高電平；兩個NMOS場效應管并聯(lián)，只要有一個導通，輸出即為低電平。 若輸入A和B 只要有一個是高電平，VTP管至少有一個截止，VTN管至少有一個導電，輸出是低電平；輸入A和B 全部是低電平，VTP管全部導通，輸出為高電平，符合或非的邏輯功能。 12章 集成邏輯門電路 2010.032. CMOS與非門CMOS與非門的等效方框圖如圖12.2.15所示。 CMOS門電路是一種組合門，主

16、要特點是在輸入端和輸出端都有反相器，反相器主要起緩沖隔離作用。圖12.2.15 CMOS與非門的等效邏輯圖12章 集成邏輯門電路 2010.033. CMOS或非門圖12.2.16 CMOS或非門的等效邏輯圖12章 集成邏輯門電路 2010.0312.2.3.3 CMOS傳輸門 CMOS傳輸門是CMOS集成電路中所特有的品種，TTL集成電路中沒有這種電路。CMOS傳輸門如圖12.1.17所示。(a) CMOS傳輸門 (b) 邏輯符號 圖 12.2.17 CMOS傳輸門 傳輸門是由PMOS管和NMOS管并聯(lián)而成的。兩個管的源極相接，作為輸入端，兩個管的漏極相接，作為輸出端。兩管的柵極作為控制端，

17、分別作用一對互為反相的控制電壓。由于MOS管的結構對稱，源極和漏極可以互換，因此CMOS傳輸門具有雙向特性，通常也稱為雙向開關。 12章 集成邏輯門電路 2010.03 設在MOS管開啟電壓絕對值均為3V。 令VTN的柵極C =0V，VTP的柵極C = +10V。當ui在010V范圍內連續(xù)變化時，VTN和 VTP管的柵源電壓始終達不到開啟電壓，VTN和 VTP管均截止，故CMOS傳輸門處于關斷狀態(tài)。 輸入0V1V2V3V4V6V7V8V9V10VVTNVTP輸出0V1V2V3V4V6V7V8V9V10V 令VTN的柵極C =+10V，VTP的柵極C = 0V。當ui在010V范圍內連續(xù)變化時，VTN和 VTP管至少有一個導通，見下表。 由于MOS管的結構對稱，源極和漏極可以互換，因此傳輸門可實現(xiàn)雙向傳輸。12章 集成邏輯門電路 2010.03 傳輸門和反相器結合可以組成單刀開關，電路和表示符號分別如圖12.2.18(a)、(b)和(c)所示。用幾組CMOS傳輸門還可以構成雙刀開關等多種開關形式。(a) CMOS傳輸門作開關運用 (b)符號圖 (c)等效單刀開關 圖 12.1.18 CMOS傳輸門作開關12章 集成邏輯門電路 2010.0312章 集成邏輯門電路 2010.03 CMOS門電路的電壓傳輸特性曲線如下左圖所示; CMOS門電路的速度功耗特性曲線如下右圖所示。12