原理圖與宏功能模塊設(shè)計課件

1、第4章 原理圖與宏功能模塊設(shè)計 EDA技術(shù)與VHDL設(shè)計第4章 原理圖與宏功能模塊設(shè)計4.1Quartus II原理圖設(shè)計 Quartus II的優(yōu)化設(shè)置 Quartus II的時序分析 宏功能模塊設(shè)計4.24.34.4基于Quartus II進(jìn)行EDA設(shè)計開發(fā)的流程 4.1 Quartus II原理圖設(shè)計1. 為本項工程設(shè)計建立文件夾 2. 輸入設(shè)計項目和存盤 元件輸入對話框 3. 將設(shè)計項目設(shè)置成可調(diào)用的元件 將所需元件全部調(diào)入原理圖編輯窗并連接好 4. 設(shè)計全加器頂層文件 連接好的全加器原理圖f_adder.bdf 5. 將設(shè)計項目設(shè)置成工程和時序仿真 f_adder.bdf工程設(shè)置窗

2、5. 將設(shè)計項目設(shè)置成工程和時序仿真 加入本工程所有文件 5. 將設(shè)計項目設(shè)置成工程和時序仿真 全加器工程f_adder的仿真波形 4.2 Quartus II的優(yōu)化設(shè)置 1. Setting設(shè)置 在Quartus II軟件菜單欄中選擇“Assignments”中的“Setting”就可打開一個設(shè)置控制對話框?？梢允褂肧etting對話框?qū)こ?、文件、參?shù)等進(jìn)行修改，還可設(shè)置編譯器、仿真器、時序分析、功耗分析等等。 Settings對話框2. 分析與綜合設(shè)置 Analysis & Synthesis Settings項中包含有四個項目：VHDL InputVerilog HDL InputDe

3、fault ParametersSynthesis Netlist Optimization作為Quartus II的編譯模塊之一，Analysis & Synthesis包括Quaruts II Integrated Synthesis集成綜合器，完全支持VHDL和Verilog HDL語言，并提供控制綜合過程的選項。支持Verilog-1995標(biāo)準(zhǔn)（IEEE標(biāo)準(zhǔn)1364-1995）和大多數(shù)Verilog-2001標(biāo)準(zhǔn)（IEEE1364-2001），還支持VHDL1987標(biāo)準(zhǔn)（IEEE標(biāo)準(zhǔn)1076-1987）和VHDL1993標(biāo)準(zhǔn)（IEEE標(biāo)準(zhǔn)1076-1993）。3. 優(yōu)化布局布線 Set

4、ting對話框的Fitter Settings頁指定控制時序驅(qū)動編譯和編譯速度的選擇，如下圖所示。 Fitter Settings選項頁 more Fitter Settings選項頁 在Compilation Report中查看適配結(jié)果 在Timing Closure Floorplan中查看適配結(jié)果 在Chip Editor中查看適配結(jié)果4.3 Quartus II的時序分析 全程編譯前時序條件設(shè)置界面 “More Settings”中的設(shè)置 時序分析結(jié)果 4.4.1 Megafunctions庫4.4.2 Maxplus2庫4.4.3 Primitives庫 4.4 宏功能模塊設(shè)計4.4

5、.1 Megafunctions庫 Megafunction庫是Altera提供的參數(shù)化模塊庫。從功能上看，可以把Megafunction庫中的元器件分為：算術(shù)運(yùn)算模塊（arithmetic）邏輯門模塊（gates）儲存模塊（storage）IO模塊（I/O）算數(shù)運(yùn)算模塊庫 下面以參數(shù)化乘法器lpm_mult為例來說明如何在設(shè)計中使用宏功能模塊。lpm_mult的基本參數(shù)已在下表中給出。 lpm_mult（1）調(diào)用lpm_mult（2）lpm_mult參數(shù)設(shè)置輸入輸出位寬設(shè)置乘法器類型設(shè)置（3）編譯仿真8位有符號乘法器電路功能仿真波形8.1.2 邏輯門庫 I/O模塊庫 I/O模塊庫 鎖相環(huán)模塊

6、設(shè)計舉例 參數(shù)化鎖相環(huán)宏模塊altpll以輸入時鐘信號作為參考信號實現(xiàn)鎖相，從而輸出若干個同步倍頻或者分頻的片內(nèi)時鐘信號。與直接來自片外的時鐘相比，片內(nèi)時鐘可以減少時鐘延遲，減小片外干擾，還可改善時鐘的建立時間和保持時間，是系統(tǒng)穩(wěn)定工作的保證。不同系列的芯片對鎖相環(huán)的支持程度不同，但是基本的參數(shù)設(shè)置大致相同，下面便舉例說明altpll的應(yīng)用。（1）輸入altpll宏功能模塊選擇芯片和設(shè)置參考時鐘 鎖相環(huán)控制信號設(shè)置 輸入時鐘設(shè)置 （2）編譯和仿真鎖相環(huán)電路功能仿真波形 存儲模塊庫 存儲器模塊設(shè)計舉例 ROM（Read Only Memory，只讀存儲器）是存儲器的一種，利用FPGA可以實現(xiàn)RO

7、M的功能，但其不是真正意義上的ROM，因為FPGA器件在掉電后，其內(nèi)部的所有信息都會丟失，再次工作時需要重新配置。 Quartus II提供的參數(shù)化ROM是lpm_rom，下面用一個乘法器的例子來說明它的使用方法，這個例子使用lpm_rom構(gòu)成一個4位4位的無符號數(shù)乘法器，利用查表方法完成乘法功能。數(shù)據(jù)線、地址線寬度設(shè)置 控制端口設(shè)置 添加.mif文件 如下圖所示就是基于ROM實現(xiàn)的4位4位的無符號數(shù)乘法器電路圖，其參數(shù)設(shè)置為：LPM_WIDTH=8LPM_WIDTHAD=8LPM_FILE=mult_rom.mif仿真結(jié)果4.4.2 Maxplus2庫 Maxplus2庫主要由74系列數(shù)字集

8、成電路組成，包括時序電路宏模塊和運(yùn)算電路宏模塊兩大類，其中時序電路宏模塊包括觸發(fā)器、鎖存器、計數(shù)器、分頻器、多路復(fù)用器和移位寄存器，運(yùn)算電路宏模塊包括邏輯預(yù)算模塊、加法器、減法器、乘法器、絕對值運(yùn)算器、數(shù)值比較器、編譯碼器和奇偶校驗器。 對于這些小規(guī)模的集成電路，在數(shù)字電路課程中有詳細(xì)的介紹，其調(diào)入方法與Megafunction庫中的宏模塊相同，只是端口和參數(shù)無法設(shè)置。 計數(shù)器74161設(shè)計舉例 模10計數(shù)器仿真結(jié)果4.4.3 Primitives庫 緩沖器庫 引腳庫 存儲單元庫 邏輯門庫 其他模塊 4-1 基于Quartus II軟件，用D觸發(fā)器設(shè)計一個2分頻電路，并做波形仿真，在此基礎(chǔ)上，

9、設(shè)計一個4分頻和8分頻電路，做波形仿真。 。4-2 基于Quartus II軟件，用7490設(shè)計一個能計時（12小時）、計分（60分）和計秒（60秒）的簡單數(shù)字鐘電路。設(shè)計過程如下：（1）先用Quartus II的原理圖輸入方式，用7490連接成包含進(jìn)位輸出的模60的計數(shù)器，并進(jìn)行仿真，如果功能正確，則將其生成一個部件；（2）將7490連接成模12的計數(shù)器，進(jìn)行仿真，如果功能正確，也將其生成一個部件；（3）將以上兩個部件連接成為簡單的數(shù)字鐘電路，能計時、計分和計秒，計滿12小時后系統(tǒng)清0重新開始計時。（4）在實現(xiàn)上述功能的基礎(chǔ)上可以進(jìn)一步增加其它功能，比如校時功能，能隨意調(diào)整小時、分鐘信號，增

10、加整點(diǎn)報時功能等。 習(xí) 題 4-3 基于Quartus II軟件，用74161設(shè)計一個模99的計數(shù)器，個位和十位都采用8421BCD碼的編碼方式設(shè)計，分別用置0和置1兩種方法實現(xiàn)，完成原理圖設(shè)計輸入、編譯、仿真和下載整個過程。 4-4 基于Quartus II軟件，用7490設(shè)計一個模71計數(shù)器，個位和十位都采用8421BCD碼的編碼方式設(shè)計，完成原理圖設(shè)計輸入、編譯、仿真和下載整個過程。 4-5 基于Quartus II，用74283（4位二進(jìn)制全加器）設(shè)計實現(xiàn)一個8位全加器，并進(jìn)行綜合和仿真，查看綜合結(jié)果和仿真結(jié)果。 習(xí) 題 4-6 基于Quartus II，用74194（4位雙向移位寄存器）設(shè)計一個“00011101”序列產(chǎn)生器電路，進(jìn)行編譯和仿真，查看仿真結(jié)果。 4-7 基于Quartus II軟件，用D觸發(fā)器和適當(dāng)?shù)拈T電路實現(xiàn)一個輸出長度為15的m序列產(chǎn)生器，進(jìn)行編譯和仿真，查看仿真結(jié)果。 習(xí) 題 4-8 采用Quartus II軟件的宏功能模塊lpm_counter設(shè)計一個模60加法計數(shù)器，進(jìn)行編譯仿真，查看仿真結(jié)果。4-9 采用Quartus II軟件的宏功能模塊lpm_rom，用查表的方式設(shè)計一個實現(xiàn)兩個8位無符號數(shù)加法的電路