等效并聯(lián)電感Ac電流環(huán)路截面結(jié)Lm課件

1、MPS Shanghai OfficeJuly 2006Power Supply PCB Layout/Output Capacitor DesignPart I. PCB Layout GuidelinesTen Simple Rules電容模型當(dāng)電容器工作頻率在 f0 以下時(shí): 當(dāng)電容器工作頻率在 f0 以上時(shí): 當(dāng)電容器工作頻率接近 f0 時(shí): 諧振頻率: 電容參數(shù)封裝典型電感值 (nH)瓷片電容06030.808051.012061.212101.0鉭電容08051.612062.214112.324122.8電解電容表面貼 6.8引腳10電容ESRESL10uF/10V 瓷片4 m1

2、.25nH100uF/10V 鉭46 m3nH470uF/10V 電解100 m15nH電容并聯(lián)高頻特性電源步板基本要點(diǎn)之一：旁路瓷片電容的電容量不易太大, 而它的寄生串聯(lián)電感量應(yīng)該盡量減小。多個(gè)電容并聯(lián)能改善單個(gè)電容的阻抗特性。最小容量的瓷片電容應(yīng)最靠近負(fù)載。電感模型L: 電感值EPR: 等效并聯(lián)電阻Cp: 等效并聯(lián)電感Ac: 電流環(huán)路截面結(jié)Lm: 電流環(huán)路周長(zhǎng)電感特性電感特性電源步板基本要點(diǎn)之二：電感的寄生串聯(lián)電容量應(yīng)該盡量減小。電感引腳之間的距離越遠(yuǎn)越好。鏡象面概念電源步板基本要點(diǎn)之三：避免在地層上放置任何功率或信號(hào)走線。高頻交流電流環(huán)路電源步版基本要點(diǎn)之四：高頻交流環(huán)路的面積應(yīng)該盡量減

3、小。過(guò)孔 (VIA) 的例子電源步版基本要點(diǎn)之五：過(guò)孔放置不應(yīng)破壞高頻交流電流在地層上路徑。 PCB板層分割電源步版基本要點(diǎn)之六：摸擬電源層與數(shù)字地層不應(yīng)有重疊。信號(hào)層應(yīng)有相應(yīng)的地層。降壓式(BUCK)電源：功率部分電流和電壓波形降壓式電源排版差的例子電路等效圖MinimizeTheseInductancesPCB Trace - Via 電感估算PCB Trace 長(zhǎng) 1 inch (2.54cm), PCB 層厚 0.1mmPCB Trace 約為20nH/inchVia 高 1.6mm Via 直經(jīng) 0.5 mmVia 約為 0.6 nH/Via電源步版基本要點(diǎn)之七：要減小 PCB 走線

4、的電感，減小 PCB 走線長(zhǎng)度要減小過(guò)孔的電感，放置多個(gè)過(guò)孔PCB Trace - Via 電感估算電源步版基本要點(diǎn)之八：SW 焊盤(pán)面積要盡量小。SW焊盤(pán)下不要走信號(hào)線。SW焊盤(pán)與信號(hào)線之間需電源層或地層隔離。焊盤(pán)(PAD)和旁路電容的放置焊盤(pán)旁路電容降壓式電源排版的例子電源排版基本要點(diǎn)之九：功率器件所組成的電流環(huán)路面積要小。降壓式電源排版的例子電源排版基本要點(diǎn)之十：功率器件接功率地信號(hào)器件接信號(hào)地功率地與信號(hào)地單點(diǎn)連接 （一根很短導(dǎo)線或一個(gè)或多個(gè)過(guò)孔）Part II. Output Capacitor DesignRipple Voltage Analysis高頻輸出瓷片電容特性Y5V 電容

5、值隨工作電壓而變化大Y5V ESR值隨工作電壓而變化大Y5V 電容值隨溫度而變化大高頻輸出瓷片電容特性10uF/10V Y5V 與 1uF/10V X7R性能相差不大輸出濾波電容電路分析四顆1500F，80m 電解電容并聯(lián)后電容值是6000 F，ESR 是 20 m電感紋波電流 (IL) 為 4.2A，輸出紋波電壓 84 mV (80 x 4.2 / 4)能不能并聯(lián)一個(gè)或多個(gè)瓷片電容來(lái)減小輸出電壓紋波值？運(yùn)用直流電路分析方式：PSPICE AC模擬 (圖A) 瞬態(tài)模擬 (圖 B) 不能將輸出電容的阻抗簡(jiǎn)單地轉(zhuǎn)換成 ESR 來(lái)進(jìn)行電路分析 輸出濾波電容電路分析輸出濾波電容電路分析C1和 C2 的

6、阻抗為：并聯(lián)后的 CEQ 和 REQ 為:輸出濾波電容電路分析當(dāng) C1 = C2 和 R1 = R2，CEQ 和 REQ 才與頻率無(wú)關(guān)。此時(shí)：如有 n 顆同一電容并聯(lián), 并聯(lián)后的 CEQ 和 REQ 為:重新分析由四顆 1500F 電解電容 (C1) 和一顆 1F瓷片電容 (C2) 所組成的輸出濾波電路:輸出濾波電容電路分析計(jì)算和模擬結(jié)果fS 300KHz1顆 1F1顆 10F2顆 10F3顆 10FZC1 20 m20 m20 m20 mZC2530 m53 m27 m18 m IC14.05 A3.05 A2.41 A2.00 A IC20.15 A1.15 A1.79 A2.20 A V

7、OUT 81 mV61 mV48 mV40 mV VOUT (PSPICE 模擬)83 mV63 mV50 mV42 mV當(dāng)輸出瓷片電容由一顆增加到三顆，輸出紋波電壓值 (VOUT) 被穩(wěn)定地控制在 50 mV 以下。通過(guò)公式計(jì)算出來(lái)的VOUT 為 40 mV，而通過(guò) PSPICE 模擬計(jì)算出來(lái)的VOUT 是 42 mV。 輸出濾波電容電路分析(A) 四顆 1500 F 電解和一顆 10F 瓷片并聯(lián)(B) 四顆 1500 F 電解和二顆 10F 瓷片并聯(lián)(C) 四顆1500 F 電解和三顆10F 瓷片并聯(lián)PSPICE 模擬電路圖 Part III. Inductor Capacitance Effect on VDSL xDSL 傳播速度圖ADSL/ADSL2 可選用開(kāi)關(guān)頻率大于 1.1MHz 的電源穩(wěn)壓器ADSL2可選用開(kāi)關(guān)頻率大于 2.2MHz 的電源穩(wěn)壓器VDSL 必須減小 20MHz 以下輸出電壓噪音電感寄生電容影響在理想狀態(tài)下電感（L和電容（COUT將 VD 諧波全濾掉VOUT 只剩下直流和極小的一次諧波 電感寄生電容影響在理想狀態(tài)下電感（L和電容（COUT將 VD 諧波全濾掉VOUT 只剩下