基于FPGA的FIR數(shù)字濾波器設(shè)計(jì)及仿真

1、-. z基于FPGA的FIR數(shù)字濾波器設(shè)計(jì)與仿真技術(shù)分類：可編程器件模擬設(shè)計(jì) | 2009-01-23 王靜魚云岐1 引言實(shí)現(xiàn)數(shù)字化是控制系統(tǒng)的重要開(kāi)展方向，而數(shù)字信號(hào)處理已在通信、語(yǔ)音、圖像、自動(dòng)控制、雷達(dá)、軍事、航空航天等領(lǐng)域廣泛應(yīng)用。數(shù)字信號(hào)處理方法通常涉及變換、濾波、頻譜分析、編碼解碼等處理。數(shù)字濾波是重要環(huán)節(jié)，它能滿足濾波器對(duì)幅度和相位特性的嚴(yán)格要求，克制模擬濾波器所無(wú)法解決的電壓和溫度漂移以及噪聲等問(wèn)題。而有限沖激響應(yīng)FIR濾波器在設(shè)計(jì)任意幅頻特性的同時(shí)能夠保證嚴(yán)格的線性相位特性。利用FPGA可以重復(fù)配置高精度的FIR濾波器，使用VHDL硬件描述語(yǔ)言改變?yōu)V波器的系數(shù)和階數(shù)，并能實(shí)現(xiàn)

2、大量的卷積運(yùn)算算法。結(jié)合MATLAB工具軟件的輔助設(shè)計(jì)，使得FIR濾波器具有快速、靈活、適用性強(qiáng)，硬件資源消耗少等特點(diǎn)。2 根本原理分布式算法(Distributed ArithmeTIc，簡(jiǎn)稱DA)是一項(xiàng)重要的FPGA技術(shù)，廣泛應(yīng)用在計(jì)算乘積和之中。該算法根本原理如下：一線性時(shí)不變網(wǎng)絡(luò)輸出：點(diǎn)擊看原圖設(shè)系數(shù)cn是常數(shù)，*n是變量，在有符號(hào)DA系統(tǒng)中假設(shè)變量*n的表達(dá)式為：點(diǎn)擊看原圖式中*bn為*n的第b位，而*n也就是*的第n次采樣。于是，積y可以表示為：點(diǎn)擊看原圖分布式算法是一種以實(shí)現(xiàn)乘加運(yùn)算為目的的運(yùn)算方法。它與傳統(tǒng)算法實(shí)現(xiàn)乘加運(yùn)算的不同在于執(zhí)行局部積運(yùn)算的先后順序。該算法利用一個(gè)查找表

3、(LUT)實(shí)現(xiàn)映射，即用一個(gè)2N字寬、預(yù)先編好程序的LUT接收一個(gè)N位輸入向量*b=*b0，*b1，*bN-1的映射，經(jīng)查找表的查找后直接輸出局部積。與傳統(tǒng)算法相比，分布式算法可極大的減少硬件電路的規(guī)模，提高電路的執(zhí)行速度。3 FIR濾波器的設(shè)計(jì)與實(shí)現(xiàn)31 FIR濾波器系數(shù)的提取線性相位FIR濾波器通常采用窗函數(shù)法設(shè)計(jì)。這里采用MATLAB窗函數(shù)進(jìn)展設(shè)計(jì)。窗函數(shù)設(shè)計(jì)的根本思想是要選取*一適宜的理想頻率選擇性濾波器，然后將其脈沖響應(yīng)截?cái)喃@得一個(gè)線性相位和因果的FIR濾波器。根據(jù)給定的濾波器技術(shù)指標(biāo)，選用凱澤(Kaiser)窗設(shè)計(jì)，其幅頻特性和相頻特性如圖1所示。點(diǎn)擊看原圖由于從MATLAB算出的

4、系數(shù)h(n)的值是一組浮點(diǎn)數(shù)，而FPGA器件只是定點(diǎn)數(shù)計(jì)算，所以要將浮點(diǎn)數(shù)轉(zhuǎn)換為定點(diǎn)數(shù)。為了獲得最正確濾波器系數(shù)，轉(zhuǎn)換時(shí)需對(duì)其進(jìn)展處理，轉(zhuǎn)換后系點(diǎn)擊看原圖32 FPGA實(shí)現(xiàn)FIR濾波器FPGA采用FLE*lOK系列中的EPF10K10 2C843器件。EDA 工具使用Quartus51。使用FIR濾波器描述編程，從而實(shí)現(xiàn)FIR濾波器的頂層原理圖，如圖2所示。點(diǎn)擊看原圖4 FIR濾波器實(shí)驗(yàn)電路完成FIR濾波器程序設(shè)計(jì)后，可將程序編譯時(shí)生成的配置文件下載到選用的器件中，配置后的器件就能夠執(zhí)行FIR濾波器的功能。為了驗(yàn)證設(shè)計(jì)的FIR濾波器的實(shí)際濾波效果，設(shè)計(jì)了一個(gè)實(shí)驗(yàn)電路，并利用測(cè)試儀器，組成了測(cè)試

5、系統(tǒng)，如圖3所示。該測(cè)試系統(tǒng)包含交流信號(hào)發(fā)生器、實(shí)驗(yàn)電路和示波器。而實(shí)驗(yàn)電路包括MD轉(zhuǎn)換電路、FIR數(shù)字濾波電路和DA轉(zhuǎn)換電路，它是整個(gè)測(cè)試系統(tǒng)的重要局部。點(diǎn)擊看原圖41 AD轉(zhuǎn)換電路AD轉(zhuǎn)換電路可將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，其電路如圖4所示。該轉(zhuǎn)換電路中選用MA*IM公司的12位逐次逼近式AD轉(zhuǎn)換器MA*l83，其轉(zhuǎn)換時(shí)間為3s。MA*l83設(shè)置為雙極性工作模式，模擬信號(hào)的輸入圍是5 V。點(diǎn)擊看原圖交流信號(hào)發(fā)生器發(fā)送的信號(hào)從連接器進(jìn)入轉(zhuǎn)換電路，經(jīng)運(yùn)算放大器OP07構(gòu)成的反向比例放大電路送至MA*l83的模擬信號(hào)輸入端AINl。在一定時(shí)序的控制下，完成將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，并將其數(shù)字信號(hào)*I

6、N110輸出。該AD轉(zhuǎn)換器MA*l83的模擬信號(hào)輸入端接入一個(gè)單級(jí)的RC低通濾波器，它實(shí)際上是一個(gè)簡(jiǎn)單的抗混疊濾波器。42 DA轉(zhuǎn)換電路DA轉(zhuǎn)換電路可將數(shù)字輸入信號(hào)轉(zhuǎn)換為模擬信號(hào)，其電路如圖5所示。該電路選用MA*IM公司的電壓輸出型DA轉(zhuǎn)換器M*7245，其輸出的模擬信號(hào)為電壓信號(hào)，并具有12位的數(shù)據(jù)輸入端。電路中，M*7245被配置成雙極性工作模式，模擬電壓信號(hào)的輸出嗣為5 V。在一定時(shí)序的控制下，DA轉(zhuǎn)換器將輸入端接收到的數(shù)字信號(hào)YOUT110轉(zhuǎn)換成模擬信號(hào)輸出。在模擬信號(hào)的輸出端連接由電阻和電容構(gòu)成的一個(gè)低通濾波器，具有平滑濾波的作用。點(diǎn)擊看原圖43 FIR數(shù)字濾波電路圖6給出FIR數(shù)

7、字濾波電路。該電路包括高密度可編程邏輯器件、有源品體振蕩器、10針插座以及多只電阻和按鍵開(kāi)關(guān)。這里選用的高密度可編程邏輯器件為AI*ERA公司FLE*lOK系列的EPF10K20RC 2403。點(diǎn)擊看原圖配置的濾波器設(shè)計(jì)后，利用器件中的剩余資源，即由EPFl0K20RC2404型FPGA控制AD轉(zhuǎn)換器和DA轉(zhuǎn)換器的功能。因此RD、ADCS、WR、LDAC、DACS這些引腳就是用于控制AD轉(zhuǎn)換器電路和DA轉(zhuǎn)換器電路的輸出引腳。其中，引腳RD、ADCS分別與AD轉(zhuǎn)換器的引腳RD、CS相連，而引腳WR、LDAC、DACS分別與DA轉(zhuǎn)換電路的引腳WR、LDAC、CS相連。5 濾波效果測(cè)試將設(shè)計(jì)的低通濾波器的配置文件下載到器件中進(jìn)展實(shí)際濾波測(cè)試，用示波器觀察各個(gè)頻率點(diǎn)上輸出信號(hào)的幅值大小。由濾波測(cè)試結(jié)果可知，該FIR濾波電路完全到達(dá)低通濾波器5 MHz的采樣頻率，15 MHz的截止頻率，以及16階的技術(shù)指標(biāo)參數(shù)。圖7為原始波形