EDA與硬件描述語言

1、VHDL硬件描述語言本課程的安排學(xué)時數(shù)：56學(xué)時（課堂教學(xué)40學(xué)時，實驗教學(xué)24學(xué)時）課堂教學(xué)內(nèi)容： 第一部分、EDA與硬件描述語言概述 EDA技術(shù)硬件知識、軟件知識、開發(fā)系統(tǒng)簡介 第二部分、VHDL編程基礎(chǔ)VHDL語言的基本結(jié)構(gòu)、語言元素、基本語句 第三部分、基本邏輯電路的設(shè)計組合邏輯、時序邏輯、狀態(tài)機設(shè)計 第四部分、MAX+PLUSII開發(fā)工具 第五部分、EDA實驗開發(fā)系統(tǒng)恒科電子 HK EDA實驗開發(fā)系統(tǒng) 第六部分、VHDL設(shè)計應(yīng)用實例教學(xué)目的：掌握一門設(shè)計語言，熟悉一類設(shè)計工具教材及參考資料教材：VHDL硬件描述語言 辛春艷編著 國防工業(yè)出版社參考書：VHDL與數(shù)字電路設(shè)計盧毅、賴杰

2、編著 科學(xué)出版社EDA技術(shù)及應(yīng)用譚會生，張昌凡 編著 西安電子科技大學(xué)出版社CPLD/FPGA的開發(fā)與應(yīng)用徐光輝 徐志軍 編著電子工業(yè)出版社相關(guān)的網(wǎng)站：第1章 EDA與硬件描述語言1.1 電子設(shè)計自動化（EDA）技術(shù)1.1.1 EDA技術(shù)的含義 Electronic Design Automation 電子設(shè)計自動化1.1.2 EDA技術(shù)的發(fā)展歷程1. 早期電子CAD階段 20世紀70年代，屬EDA技術(shù)發(fā)展初期。利用計算機、二維圖形編輯與分析的CAD工具，完成布圖布線等高度重復(fù)性的繁雜工作。 典型設(shè)計軟件如Tango布線軟件。2.計算機輔助工程設(shè)計(CAE)階段 20世紀80年代初，出現(xiàn)了低密

3、度的可編程邏輯器件(PAL_Programmable Array Logic和GAL_Generic Array Logic)，相應(yīng)的EDA開發(fā)工具主要解決電路設(shè)計沒有完成之前的功能檢測等問題。 80年代后期，EDA工具已經(jīng)可以進行初級的設(shè)計描述、綜合、優(yōu)化和設(shè)計結(jié)果驗證。3.電子設(shè)計自動化(EDA)階段 20世紀90年代，可編程邏輯器件迅速發(fā)展，出現(xiàn)了功能強大的全線EDA工具。具有較強抽象描述能力的硬件描述語言（VHDL、Verilog HDL）及高性能綜合工具的使用，使過去單功能電子產(chǎn)品開發(fā)轉(zhuǎn)向系統(tǒng)級電子產(chǎn)品開發(fā)(即SOC_System On a Chip：單片系統(tǒng)或片上系統(tǒng)集成)。 開始

4、實現(xiàn)“概念驅(qū)動工程(Concept Driver Engineering，CDE)的夢想。EDA技術(shù)的廣義定義范圍包括： (1)半導(dǎo)體工藝設(shè)計自動化 (2)可編程器件設(shè)計自動化 (3)電子系統(tǒng)設(shè)計自動化 (4)印刷電路板設(shè)計自動化 (5)仿真與測試、故障診斷自動化 (6)形式驗證自動化統(tǒng)稱為EDA工程EDA技術(shù)的狹義定義： 以大規(guī)?？删幊踢壿嬈骷樵O(shè)計載體，以硬件描述語言為系統(tǒng)邏輯描述的主要表達方式，以計算機、大規(guī)?？删幊唐骷拈_發(fā)軟件及實驗開發(fā)系統(tǒng)為設(shè)計工具，自動完成用軟件方式描述的電子系統(tǒng)到硬件系統(tǒng)的邏輯編譯、邏輯化簡、邏輯仿真，直至完成對于特定目標芯片的適配編譯、邏輯映射、編程下載等工作

5、，最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T多學(xué)科融合的新技術(shù)。1.1.3 傳統(tǒng)設(shè)計方法與EDA設(shè)計方法的區(qū)別1.設(shè)計思想的不同傳統(tǒng)設(shè)計方法：自下而上的設(shè)計方法固定功能元件電路板設(shè)計完整系統(tǒng)構(gòu)成系統(tǒng)測試與性能分析傳統(tǒng)設(shè)計方法的缺點：1.設(shè)計依賴手工和經(jīng)驗2.設(shè)計依賴現(xiàn)有的通用元器件3.設(shè)計后期的仿真和調(diào)試4.自下而上設(shè)計思想的局限5.設(shè)計實現(xiàn)周期長，靈活性差，耗時耗力，效率低下。EDA設(shè)計方法：自上而下的設(shè)計方法系統(tǒng)規(guī)格設(shè)計功能級描述、仿真模塊化分、仿真邏輯綜合、優(yōu)化、布局布線定時仿真、定時檢查輸出門級網(wǎng)表ASIC芯片投片、PLD器件編程、測試2.傳統(tǒng)的設(shè)計方法是基于電路板的設(shè)計方法，EDA技術(shù)

6、是基于芯片的設(shè)計方法可編程邏輯器件芯片設(shè)計電路板構(gòu)成電子系統(tǒng)3.描述方式不同 傳統(tǒng)設(shè)計方法采用電路圖為主； EDA設(shè)計方法以硬件描述語言（HDL_Hard Description Language）為主4.設(shè)計手段不同 傳統(tǒng)設(shè)計方法以手工設(shè)計為主； EDA設(shè)計方法為自動實現(xiàn)，其方案驗證與設(shè)計、系統(tǒng)邏輯綜合、布局布線、性能仿真、器件編程均由EDA工具一體化完成傳統(tǒng)設(shè)計方法與EDA設(shè)計方法比較傳統(tǒng)方法1.自下而上2.通用的邏輯元器件3.系統(tǒng)硬件設(shè)計的后期進行仿真和調(diào)試4.主要設(shè)計文件是電路原理圖5.手工實現(xiàn)EDA 方法1.自上而下2. PLD （可編程邏輯器）3.系統(tǒng)設(shè)計的早期進行仿真和修改4.多

7、種設(shè)計文件，發(fā)展趨勢以HDL描述文件為主5.自動實現(xiàn)1.1.4 EDA技術(shù)的主要內(nèi)容實現(xiàn)載體：大規(guī)?？删幊踢壿嬈骷?(PLD_Programmable Logic Device)描述方式：硬件描述語言(HDL) VHDL、 Verilog HDL設(shè)計工具：開發(fā)軟件、開發(fā)系統(tǒng)硬件驗證：實驗開發(fā)系統(tǒng)1. 大規(guī)?？删幊踢壿嬈骷?可編程邏輯器件(簡稱PLD)是一種由用戶編程以實現(xiàn)某種邏輯功能的新型邏輯器件。FPGA和CPLD分別是現(xiàn)場可編程門陣列和復(fù)雜可編程邏輯器件的簡稱?，F(xiàn)在，F(xiàn)PGA和CPLD器件的應(yīng)用已十分廣泛，它們將隨著EDA技術(shù)的發(fā)展而成為電子設(shè)計領(lǐng)域的重要角色。 FPGA 在結(jié)構(gòu)上主要分為

8、三個部分，即可編程邏輯單元，可編程輸入/輸出單元和可編程連線三個部分。CPLD在結(jié)構(gòu)上主要包括三個部分，即可編程邏輯宏單元，可編程輸入/輸出單元和可編程內(nèi)部連線。 高集成度、高速度和高可靠性是FPGA/CPLD最明顯的特點，其時鐘延時可小至ns級。結(jié)合其并行工作方式，在超高速應(yīng)用領(lǐng)域和實時測控方面有著非常廣闊的應(yīng)用前景。 2. 硬件描述語言(HDL) 常用的硬件描述語言有VHDL、Verilog、ABEL。 VHDL：作為IEEE的工業(yè)標準硬件描述語言，在電子工程領(lǐng)域，已成為事實上的通用硬件描述語言。 Verilog：支持的EDA工具較多，適用于RTL級和門電路級的描述，其綜合過程較VHDL稍

9、簡單，但其在高級描述方面不如VHDL。ABEL：一種支持各種不同輸入方式的HDL，被廣泛用于各種可編程邏輯器件的邏輯功能設(shè)計，由于其語言描述的獨立性，因而適用于各種不同規(guī)模的可編程器件的設(shè)計。 有專家認為，在新世紀中，VHDL與Verilog語言將承擔(dān)幾乎全部的數(shù)字系統(tǒng)設(shè)計任務(wù)。 3. 軟件開發(fā)工具 目前比較流行的、主流廠家的EDA的軟件工具有Altera的MAX+plus II、Lattice的ispEXPERT、Xilinx的Foundation Series。 MAX+plus II：支持原理圖、VHDL和Verilog語言文本文件以及以波形與EDIF等格式的文件作為設(shè)計輸入，并支持這些

10、文件的任意混合設(shè)計。它具有門級仿真器，可以進行功能仿真和時序仿真，能夠產(chǎn)生精確的仿真結(jié)果。 在適配之后，MAX+plus II生成供時序仿真用的EDIF、VHDL和Verilog這三種不同格式的網(wǎng)表文件。它界面友好，使用便捷，被譽為業(yè)界最易學(xué)易用的EDA的軟件，并支持主流的第三方EDA工具，支持除APEX20K系列之外的所有Altera公司的FPGA/CPLD大規(guī)模邏輯器件。 ispEXPERT：ispEXPERT System是ispEXPERT的主要集成環(huán)境。通過它可以進行VHDL、Verilog及ABEL語言的設(shè)計輸入、綜合、適配、仿真和在系統(tǒng)下載。ispEXPERT System是目前

11、流行的EDA軟件中最容易掌握的設(shè)計工具之一，它界面友好，操作方便，功能強大，并與第三方EDA工具兼容良好。 Foundation Series：Xilinx公司最新集成開發(fā)的EDA工具。它采用自動化的、完整的集成設(shè)計環(huán)境。Foundation項目管理器集成了Xilinx實現(xiàn)工具，并包含了強大的Synopsys FPGA Express綜合系統(tǒng)，是業(yè)界最強大的EDA設(shè)計工具之一。 這三個軟件的基本功能相同，主要差別在于： 面向的目標器件不一樣； 三者的性能各有優(yōu)劣。1.2 VHDL硬件描述語言1.2.1 什么是VHDL?VHSIC (Very High Speed Integrated Circuit )HardDescriptionLanguage1.2.2 VHDL的歷史 20世紀80年代初由美國國防部在實現(xiàn)超高速集成電路（VHSIC）項目時開發(fā)的 1987年由IEEE協(xié)會批準為IEEE工業(yè)標準，稱為IEEE-1076-1987 各EDA公司相繼推出支持VHDL的設(shè)計環(huán)境 1993年被更新為93標準，即IEEE-1076-1993