大學(xué)計(jì)算機(jī)組成原理期末考試試卷 附答案!(最新)

1、一、單項(xiàng)選擇題1.運(yùn)算器和控制器合稱為()A.主機(jī)B.外設(shè)C.ALUD.CPU補(bǔ)碼加法運(yùn)算是指()操作數(shù)用補(bǔ)碼表示，符號位單獨(dú)處理操作數(shù)用補(bǔ)碼表示，連同符號位一起相加操作數(shù)用補(bǔ)碼表示，將加數(shù)變補(bǔ)，然后相加操作數(shù)用補(bǔ)碼表示，將被加數(shù)變補(bǔ)，然后相加動態(tài)RAM存儲信息依靠的是()A.電容C.晶體管下列存儲器中，屬于半導(dǎo)體存儲器的是(A.硬盤C.軟盤B.雙穩(wěn)態(tài)觸發(fā)器D.磁場)B.動態(tài)存儲器D.光盤7.對于容量為8KB的存儲器，尋址所需最小地址位數(shù)為()A.2B.3C.12一條機(jī)器指令中通常包含的信息有()A.操作碼、控制碼C.地址碼、寄存器號下列指令助記符中表示減法操作的是()D.13B.操作碼、立即

2、數(shù)D.操作碼、地址碼A.ADDB.SUBC.ANDD.NEG10.從主存中取回到CPU中的指令存放位置是()A.指令寄存器C.程序計(jì)數(shù)器11.指令執(zhí)行所需的操作數(shù)不會來自()B.狀態(tài)寄存器D.數(shù)據(jù)寄存器A.指令本身C.寄存器12.微程序控制器將微程序存放在()A.主存中C.ROM中B.主存D.控制器B.寄存器中D.RAM中在一個串行傳輸系統(tǒng)中，每秒可傳輸12個字節(jié)的數(shù)據(jù)，其比特率是()A.8bpsB.12bpsC.96bps14.并行接口是指()D.任意A僅接口與外圍設(shè)備之間采取并行傳送B僅接口與系統(tǒng)總線之間采取并行傳送接口的兩側(cè)均采取并行傳送接口內(nèi)部只能并行傳送15.在磁盤中實(shí)現(xiàn)輸入輸出的數(shù)

3、據(jù)傳送方式()只采取程序查詢等待方式C.只采取DMA方式1.定點(diǎn)小數(shù)的補(bǔ)碼表示范圍是()A.-l+2-nWXWl-2-nC.-lWXWl-2-n只采取程序中斷方式D.既有DMA方式，也有中斷方式B.-1+2-nWXW1+2-nD.-lWXWl+2-nTOC o 1-5 h z3.在計(jì)算機(jī)中磁盤存儲器一般用作(C)C.輔存D.只讀存儲器A.主存B.高速緩存TOC o 1-5 h z為了減少指令中的地址個數(shù)，采用的有效辦法是(D)寄存器尋址B.立即尋址變址尋址D.隱地址組合邏輯控制器與微程序控制器相比(B)組合邏輯控制器的時序系統(tǒng)比較簡單微程序控制器的時序系統(tǒng)比較簡單兩者的時序系統(tǒng)復(fù)雜程度相同微程

4、序控制器的硬件設(shè)計(jì)比較復(fù)雜8.二進(jìn)制補(bǔ)碼定點(diǎn)小數(shù)l.l0l表示的十進(jìn)制數(shù)是(C)B.-0.l0lA.+l.625C.-0.375D.-0.6259用lKX4的存儲芯片組成4KB存儲器，需要幾片這樣的芯片?(A)A.8片B.4片C.2片D.l片l0.一地址指令是指(C)只能對單操作數(shù)進(jìn)行加工處理只能對雙操作數(shù)進(jìn)行加工處理既能處理單操作數(shù)也能處理雙操作數(shù)必須隱含提供另一個操作數(shù)微程序存放在(C)堆棧存儲器中C.控制存儲器中CPU響應(yīng)DMA請求的時間是(B必須在一條指令執(zhí)行完畢時C.可在任一時鐘周期結(jié)束時在同步控制方式中(A)每個時鐘周期長度固定C.每個工作周期長度固定CPU響應(yīng)中斷請求(C)可在任

5、一時鐘周期結(jié)束時C.可在一條指令結(jié)束時14CPU響應(yīng)中斷請求是在(A)個時鐘周期結(jié)束時B.主存儲器中D.輔助存儲器中)B.必須在一個總線周期結(jié)束時D.在判明沒有中斷請求之后B.各指令的時鐘周期數(shù)不變D.各指令的工作周期數(shù)不變B.可在任一總線周期結(jié)束時D.必須在一段程序結(jié)束時B.一個總線周期結(jié)束時D.一段程序結(jié)束時C.一條指令結(jié)束時15.串行接口是指(B)接口與系統(tǒng)總線之間為串行傳送C.接口的兩側(cè)都為串行傳送接口與外設(shè)之間為串行傳送接口內(nèi)部只能串行傳送3.若16進(jìn)制數(shù)為13F,則其對應(yīng)的八進(jìn)制數(shù)為(B)B.477A.377C.577D.677在下列存儲器中，屬于順序存取存儲器的是(D)U盤B.光

6、盤磁盤D.磁帶在下列浮點(diǎn)數(shù)的表示中，屬于規(guī)格化編碼的是(A)A.1.1011x2-3B.1.0011x23D.0.0011x23C.0.0101x2-37在下列磁盤數(shù)據(jù)記錄方式中，不具有自同步能力的方式是（C）AFMB.PMCNRZ1D.MFM8寄存器堆棧初始化時堆棧指針SP的值為（A)A0B.1C.棧頂?shù)刂稤.最大地址9采用直接尋址方式的操作數(shù)存放在（B)A.某個寄存器中B.某個存儲器單兀中C.指令中D輸入/輸出端口中13.下列總線或接口中不.屬.于.串行方式的是（D)A.PCIB.RS232C.UARTD.USB15.控制DMA數(shù)據(jù)傳送的是（A）A.DMA控制器B.CPUC.外設(shè)D.主存n

7、+l位定點(diǎn)小數(shù)的反碼表示范圍是（A）A.-1+2-nX1-2-nB.-2n+1X2n-1C.-1-2nX1+2nD.-2nX-2n+l5若地址總線為A15（高位）A0（低位），若用4KB的存儲芯片組成8KB存儲器，則加在各存儲芯片上的地址線是（D）A.AllA0B.Al0A0C.A9A0D.A8A0在存儲器堆棧結(jié)構(gòu)中，在棧底為最大地址的堆棧操作中壓棧是指（D）先使SP減1,再將數(shù)據(jù)存入SP所指單元先使SP加1,再將數(shù)據(jù)存入SP所指單元先將數(shù)據(jù)存入SP所指單元，再將SP減1先將數(shù)據(jù)存入SP所指單元，再將SP加1下列尋址方式中，執(zhí)行速度最快的是（A）寄存器尋址B.相對尋址直接尋址D.存儲器間接尋址

8、采用微序控制的主要目的是（B）11比較硬連線控制器和微程序控制器硬連線控制器結(jié)構(gòu)簡單規(guī)整C.微程序控制器執(zhí)行速度快下列說法正確的是（A）硬連線控制器執(zhí)行速度慢D微程序控制器容易實(shí)現(xiàn)復(fù)雜指令控制提高速度B.簡化控制器設(shè)計(jì)與結(jié)構(gòu)C.使功能很簡單的控制器能降低成本采用異步控制的目的是（A）提高執(zhí)行速度C.降低控制器成本外部設(shè)備接口是指（C）CPU與系統(tǒng)總線之間的邏輯部件C.主存與外圍設(shè)備之間的邏輯部件在磁盤中實(shí)現(xiàn)輸入輸出數(shù)據(jù)傳送的方式（只采取程序查詢等待方式C.只采取DMA方式在CPU中，指令寄存器IR用來存放（正在執(zhí)行的指令C.已執(zhí)行的指令中斷屏蔽字的作用是（B）暫停外設(shè)對主存的訪問C.暫停對一切

9、中斷的響應(yīng)在下列存儲器中，屬于揮發(fā)性的存儲器是ROMC.磁盤不再需要機(jī)器語言簡化控制時序支持微程序控制方式系統(tǒng)總線與外部設(shè)備之間的邏輯部件D.運(yùn)算器與外圍設(shè)備之間的邏輯部件C）只采取程序中斷方式D.既有DMA方式，也有中斷方式A）即將執(zhí)行的指令D.指令地址暫停對某些中斷的響應(yīng)D.暫停CPU對主存的訪問（D）光盤D.RAMB.只能對雙操作數(shù)進(jìn)行加工處理D.必須隱含提供另一個操作數(shù)A）B.寄存器間接尋址D.相對尋址一地址指令是指（B）只能對單操作數(shù)進(jìn)行加工處理既能處理單操作數(shù)也能處理雙操作數(shù)下列尋址方式中，執(zhí)行速度最快的是（立即尋址直接尋址在微程序控制中，機(jī)器指令和微指令的關(guān)系是（B）每一條機(jī)器指

10、令由一條微指令來解釋執(zhí)行每一條機(jī)器指令由一段微指令序列來解釋執(zhí)行一段機(jī)器指令組成的工作程序，可由一條微指令來解釋執(zhí)行一條微指令由若干條機(jī)器指令組成同步控制方式是指（C）各指令的執(zhí)行時間相同由統(tǒng)一的時序信號進(jìn)行定時控制CPU可直接訪問的存儲器是（DA.虛擬存儲器磁帶存儲器各指令占用的節(jié)拍數(shù)相同必須采用微程序控制方式）磁盤存儲器主存儲器D）B.下條指令D.下條指令的地址在CPU中，程序計(jì)數(shù)器PC用來存放（A.現(xiàn)行指令操作數(shù)的地址在磁盤的各磁道中（B）A.最外圈磁道的位密度最大中間磁道的位密度最大最內(nèi)圈磁道的位密度最大所有磁道的位密度一樣大零地址指令可選的尋址方式是（A.立即尋址C.堆棧尋址為了減少

11、指令中的地址數(shù)，可以采用（BA.直接尋址C.相對尋址程序計(jì)數(shù)器是指（D）可存放指令的寄存器可存放程序狀態(tài)字的寄存器本身具有計(jì)數(shù)邏輯與移位邏輯的寄存器存放下一條指令地址的寄存器在同步控制方式中（A）A.每個機(jī)器周期長度固定C每個工作周期長度固定C）B.間接尋址D.寄存器尋址）B.隱含尋址D.變址尋址作為主要的控制方式，異步控制常用于（AA.單總線結(jié)構(gòu)中C.組合邏輯控制器中存放微程序的存儲器是（D）A.主存C隨機(jī)存儲器并行接口是指（C）僅接口與系統(tǒng)總線之間采取并行傳送僅接口與外圍設(shè)備之間采取并行傳送接口的兩側(cè)均采取并行傳送接口內(nèi)部只能并行傳送主設(shè)備通常指（D）A.發(fā)送信息的設(shè)備C.主要的設(shè)備B.每

12、個機(jī)器周期長度不固定D.各指令的機(jī)器周期數(shù)不變）B.微型計(jì)算機(jī)中的CPU控制中D.微程序控制器中B.硬盤D.只讀存儲器B.接收信息的設(shè)備D申請并獲取總線控制權(quán)的設(shè)備在磁盤數(shù)據(jù)記錄方式中，用調(diào)頻制記錄數(shù)據(jù)“1”時，電流的變化方向是（C）A.0次B.1次2次D.無任何變化為了實(shí)現(xiàn)輸入輸出操作，指令中（D）必須指明外圍設(shè)備的設(shè)備號必須指明外圍接口中寄存器的地址碼必須同時指明外圍設(shè)備號與接口中寄存器的總線地址對單獨(dú)編址方式，可以指明設(shè)備號或端口地址；對統(tǒng)一編址方式，可以指明寄存器的總線地址19CPU響應(yīng)中斷的時機(jī)是（C）A.可在任一機(jī)器周期結(jié)束時B.可在任一工作周期結(jié)束時必須在一條指令執(zhí)行完畢時D.必

13、須在執(zhí)行完當(dāng)前程序段時20.在寫磁盤過程中，適配器向主機(jī)發(fā)出DMA請求是在（B）A.扇區(qū)緩沖器滿時B.扇區(qū)緩沖器空時尋道完成時D.啟動磁盤時n+1位定點(diǎn)小數(shù)的補(bǔ)碼表示范圍是（B）A.1X1-2nB.-2nX2n-1C.lXl+2nD.2nX-2n+1在下列存儲器中，不.屬.于.磁表面存儲器的是（D）A.磁帶B.磁盤C.磁鼓D.光盤在存儲器堆棧結(jié)構(gòu)中，堆棧指針SP的內(nèi)容是（A）A.棧頂單元地址B.棧底單元地址C.棧頂單元內(nèi)容D.棧底單元內(nèi)容10.采用同步控制的目的是（C）A.提高執(zhí)行速度B.簡化控制時序C.滿足不同操作對時間安排的需要D.滿足不同設(shè)備對時間安排的需要在CPU中，數(shù)據(jù)寄存器DR是指

14、（D）可存放指令的寄存器可存放程序狀態(tài)字的寄存器本身具有計(jì)數(shù)邏輯與移位邏輯的寄存器可編程指定多種功能的寄存器在磁盤的各磁道中（D）A.最外圈磁道的道容量最大B.最內(nèi)圈磁道的道容量最大C.中間磁道的道容量最大D.所有磁道的道容量一樣大B.-1VxW1D.-1WxW1定點(diǎn)小數(shù)的補(bǔ)碼表示范圍是（C）A.-lVxVlC.-lWxVl動態(tài)RAM的特點(diǎn)是（C）工作中存儲內(nèi)容會產(chǎn)生變化工作中需要動態(tài)地改變訪存地址每次讀出后，需根據(jù)原存內(nèi)容重寫一次每隔一定時間，需要根據(jù)原存內(nèi)容重寫一遍下列存儲器中可在線改寫的只讀存儲器是（B）A.EEPROMB.EPROMC.ROMD.RAM在計(jì)算機(jī)的層次化存儲器結(jié)構(gòu)中，虛擬

15、存儲器是指（C）將主存儲器當(dāng)作高速緩存使用將高速緩存當(dāng)作主存儲器使用將輔助存儲器當(dāng)作主存儲器使用將主存儲器當(dāng)作輔助存儲器使用單地址指令（D）只能對單操作數(shù)進(jìn)行加工處理只能對雙操作數(shù)進(jìn)行加工處理既能對單操作數(shù)進(jìn)行加工處理，也能對雙操作數(shù)進(jìn)行運(yùn)算無處理雙操作數(shù)的功能在同步控制方式中（A）各指令的執(zhí)行時間相同各指令占用的機(jī)器周期數(shù)相同由統(tǒng)一的時序信號進(jìn)行定時控制CPU必須采用微程序控制方式）B.必須在一個總線周期結(jié)束D.在判明設(shè)有中斷請求之后CPU響應(yīng)DMA請求的時間是（CA.必須在一條指令執(zhí)行完畢C.可在任一時鐘周期結(jié)束在微程序控制中，機(jī)器指令和微指令的關(guān)系是（A）A.每一條機(jī)器指令由一條微指令來

16、解釋執(zhí)行每一條機(jī)器指令由一段微程序來解釋執(zhí)行一段機(jī)器指令組成的工作程序，可由一條微指令來解釋執(zhí)行條微指令由若干條機(jī)器指令組成16下列設(shè)備中，適合通過DMA方式與主機(jī)進(jìn)行信息交換的是（B）A.鍵盤B.電傳輸入機(jī)C.針式打印機(jī)D.磁盤17.串行接口是指（C）接口與系統(tǒng)總線之間采取串行傳送接口與外圍設(shè)備之間采取串行傳送接口的兩側(cè)采取串行傳送接口內(nèi)部只能串行傳送向量中斷的向量地址是（DA.通過軟件查詢產(chǎn)生C.由中斷源硬件提供）由中斷服務(wù)程序統(tǒng)一產(chǎn)生D.由處理程序直接查表獲得在調(diào)相制記錄方式中（C）相鄰位單元交界處必須變換磁化電流方向相鄰位單元交界處，電流方向不變當(dāng)相鄰兩位數(shù)值相同時，交界處變換電流方向

17、當(dāng)相鄰兩位數(shù)值不同時，交界外變換電流方向一、填空題（本大題共12小題，每空2分，共48分）請?jiān)诿啃☆}的空格中填上正確答案。錯填、不填均無分。cache是一種高速緩沖存儲器，是為了解決_CPU和_主存之間速度不匹配而采用的一項(xiàng)重要技術(shù)。TOC o 1-5 h z總線數(shù)據(jù)通信方式按照傳輸定時的方法可分為同步式和_異步式兩類。浮點(diǎn)數(shù)加/減法運(yùn)算需要經(jīng)過_對階，相加，規(guī)格化，舍入操作和判斷結(jié)果的正確性五個步驟。在I/O控制方式中，主要由程序?qū)崿F(xiàn)的是中斷方式和通道方式。在運(yùn)算過程中出現(xiàn)數(shù)據(jù)超出表示范圍的現(xiàn)象,就發(fā)生_溢出,這時,運(yùn)算結(jié)果是錯誤的。條件轉(zhuǎn)移、無條件轉(zhuǎn)移、轉(zhuǎn)子程序、返主程序、中斷返回指令都屬

18、于程序控制類指令，這類指令在指令格式中所表示的地址不是_操作數(shù)的地址，而是_下一條指令的地址。軟磁盤和硬磁盤的_存儲原理和記錄方式基本相同,但在結(jié)構(gòu)和_性能上存在較大差別。計(jì)算機(jī)的軟件是計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的重要組成部分,也是計(jì)算機(jī)不同于一般電子設(shè)備的本質(zhì)所在。9外存儲器與內(nèi)存儲器相比，外存儲器，容量大，成本低。EPROM是指紫外線擦除，可編程的_可讀存儲器。一位十進(jìn)制數(shù)，用BCD碼表示需要4位二進(jìn)制碼，用ASCII碼表示需要7位二進(jìn)制碼。虛擬存儲器指的是_主存外存層次，它給用戶提供了一個比實(shí)際主存空間大得多的_程序地址空間。計(jì)算機(jī)的存儲器系統(tǒng)是指cache,內(nèi)存，外存。2移碼表示法主要用于表示浮點(diǎn)

19、數(shù)的階碼E,有利于比較兩個數(shù)階碼的大小。完整的計(jì)算機(jī)系統(tǒng)應(yīng)包括配套的硬件系統(tǒng)和軟件系統(tǒng)。系統(tǒng)總線中地址線的功能是用于指定存儲器和I/O設(shè)備單元或端口的地址。串行傳輸只需一條數(shù)據(jù)傳輸線,線路的成本低,適合于_短距離的數(shù)據(jù)傳輸。指令格式是指令字用二進(jìn)制代碼表示的結(jié)構(gòu)形式,通常由操作碼字段和操作數(shù)字段組成。CD-ROM光盤是_只讀型型光盤,可用做計(jì)算機(jī)的外部存儲器和數(shù)字化多媒體設(shè)備。微程序控制器主要由_控制存儲器、微命令寄存器、微地址寄存器和地址轉(zhuǎn)移邏輯等組成。運(yùn)算器雖有許多部件組成,但核心部件是算數(shù)與邏輯運(yùn)算部件。CPU響應(yīng)中斷時，進(jìn)入“中斷周期”采用硬件方法保護(hù)并更新程序計(jì)數(shù)器PC內(nèi)容，而不是由

20、軟件完成,主要因?yàn)槟苓M(jìn)入_中斷處理并能正確返回源程序。磁盤上常用的記錄方式可分為歸零制、不歸零制,_調(diào)相制,調(diào)頻制等多種類型。12存儲_程序并按程序順序執(zhí)行,這是馮諾依曼型計(jì)算機(jī)的工作原理。TOC o 1-5 h z1.I/O設(shè)備的編址方式通常有獨(dú)立編址和統(tǒng)一編址兩種方式。虛擬存儲技術(shù)就是利用一個實(shí)際存在的容量較小的物理空間模擬一個比實(shí)際內(nèi)存空間大得多的存儲空間。在黑白顯示器中，顯示的灰度級是指_像素點(diǎn)的亮暗差別。為提高大批量數(shù)據(jù)傳送的效率，在輸入輸出系統(tǒng)中引入DMA方式進(jìn)行數(shù)據(jù)傳送。存儲器的最大容量可由存儲器的內(nèi)存和外存之和確定,通常我們稱1GB=1024MB。當(dāng)前漢字在計(jì)算機(jī)中的編碼分為輸

21、入碼和機(jī)內(nèi)碼兩種。主存儲器和CPU之間增加高速緩沖存儲器的目的是解決CPU和主存之間速度不匹配。能被CPU直接訪問的存儲器是內(nèi)存儲器。在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過補(bǔ)碼運(yùn)算的二進(jìn)制加法器（利用補(bǔ)碼化為加法）來實(shí)現(xiàn)。如指令中的地址碼就是操作數(shù)的有效地址，那么這種尋址方式稱為操作數(shù)的尋址方式PCI總線是鉉位的。循環(huán)冗余碼簡稱為多項(xiàng)式碼。寄存器間接尋址方式中，操作數(shù)處在內(nèi)存中。用浮點(diǎn)數(shù)來表示的優(yōu)點(diǎn)是數(shù)值范圍不受限制與表示格式不受限制。運(yùn)算器的主要功能是進(jìn)行算術(shù)運(yùn)算與邏輯運(yùn)算運(yùn)算。目前計(jì)算機(jī)進(jìn)行DMA傳送時，CPU一般是要讓出對系統(tǒng)總線的控制權(quán)，交給DMA控制。二、計(jì)算題（本大題共4小題，每小

22、題6分，共24分）現(xiàn)有一個64KX2位的存儲器芯片，欲設(shè)計(jì)具有同樣存儲容量的芯片，應(yīng)如何安排地址線和數(shù)據(jù)線引腳的數(shù)目，使兩者之和最小。并說明有幾種解答。解：設(shè)地址線x根，數(shù)據(jù)線y根，則2xy=64Kx2若y=1x=17y=2x=16y=4x=15y=8x=14因此，當(dāng)數(shù)據(jù)線為1或2時，引腳之和為18用補(bǔ)碼運(yùn)算方法求X+Y=？X-Y=?X=0.1001Y=0.1100解：X補(bǔ)=0.1001Y補(bǔ)=0.1100X+Y=X補(bǔ)+Y補(bǔ)=0.01015.已知:X=0.1011,Y=0.0101,求：X補(bǔ)，Y補(bǔ)，X+Y補(bǔ)解：X補(bǔ)=0.1011Y補(bǔ)=1.1011X+Y補(bǔ)=兇補(bǔ)+Y補(bǔ)=0.01101.有4KX4b

23、it的RAM存儲器芯片，要組成一個64KX8bit的存儲器，計(jì)算總共需要多少RAM芯片，其中多少芯片構(gòu)成并聯(lián)?多少個芯片組地址串聯(lián)?解：需要RAM芯片=64KX8bit/(4KX4bit)=32并聯(lián)是由于數(shù)據(jù)線擴(kuò)大了，由于8bit/4bit=2,所以兩組芯片地址并聯(lián)串聯(lián)是地址線的原因，64/4=16，故而每組有16個芯片串聯(lián)一臺計(jì)算機(jī)它的地址線是20位，則它的內(nèi)存最大容量是多少?解：內(nèi)存最大容量是：2的20次方=1MB若某數(shù)x的真值為-0.11010，用補(bǔ)碼表示。解：真值=1.11010反碼=1.00101補(bǔ)碼=1.001103、(8分)已知某8位機(jī)的主存采用半導(dǎo)體存貯器，地址碼為18位，若使

24、用4KX4位RAM芯片組成該機(jī)所允許的最大主存空間，并選用模塊條的形式，問：(1)若每個模塊為32KX8位，共需幾個模塊？(2)每個模塊內(nèi)共有多少片RAM芯片？(3)主存共需多少RAM芯片？CPU如何選擇各模塊？解：(1)2的18次方*8=256K*8；所需模塊:256k*8/(32k*8)=8需要的RAM芯片：32K*8/(4K*4)=16共需芯片：16*8=128為了選擇各模塊，需使用3:8譯碼器，即3根地址線選擇模條。二、名詞解釋題(本大題共3小題，每小題3分，共9分)16隨機(jī)訪問存儲器(RAM)：能夠快速方便地訪問任何地址中的內(nèi)容，訪問的速度與存儲位置無關(guān)。地址碼：指的是下一條指令所在

25、位置堆棧指針：堆棧數(shù)據(jù)的寫入寫出不需要地址,按先進(jìn)后出的順序讀取數(shù)據(jù)的存儲區(qū).指針一一是一個用來指示一個內(nèi)存地址的計(jì)算機(jī)語言的變量或中央處理器(CPU)中寄存器(Register)硬連線控制器：是由基本邏輯電路組成的，對指令中的操作碼進(jìn)行譯碼，并產(chǎn)生相應(yīng)的時序控制信號的部件，又稱組合邏輯控制器。硬連線邏輯一種控制器邏輯，用一個時序電路產(chǎn)生時間控制信號，采用組合邏輯電路實(shí)現(xiàn)各種控制功能。并行傳輸每個數(shù)據(jù)位都需要單獨(dú)一條傳輸線，所有的數(shù)據(jù)位同時進(jìn)行傳輸。(在采用并行傳輸方式的總線中，除了有傳輸數(shù)據(jù)的線路外，還可以具有傳輸?shù)刂泛涂刂菩盘柕木€路地址線用于選擇存儲單元和設(shè)備，控制線用于傳遞操作信號)中斷

26、嵌套多級中斷系統(tǒng)中，CPU在處理一個中斷的過程中又去響應(yīng)另一個中斷請求；微地址寄存器微地址寄存器是微程序控制器設(shè)計(jì)結(jié)構(gòu)的組成部分。尋址方式是指確定本條指令的數(shù)據(jù)地址，以及下一條將要執(zhí)行的指令地址的方法。RAM隨機(jī)訪問存儲器，能夠快速方便的訪問地址中的內(nèi)容，訪問的速度與存儲位置無關(guān)。指令系統(tǒng)計(jì)算機(jī)中各種指令的集合。顯示器分辨率是衡量顯示器的一種標(biāo)準(zhǔn)，以圖像的點(diǎn)數(shù)（像素）為單位，顯示器分辨率越高其顯示器就越好；主機(jī)主機(jī)中包含了除輸入輸出設(shè)備以外的所有電路部件，是一個能夠獨(dú)立工作的系統(tǒng)。ROM只讀存儲器，一種只能讀取數(shù)據(jù)不能寫入數(shù)據(jù)的存儲器。指令周期：從一條指令的啟動到下一條指令啟動的間隔時間。微程

27、序一一存儲在控制存儲中的完成指令功能的程序，由微指令組成。22并行總線接口一一I/O接口模板和外設(shè)的數(shù)據(jù)交換為并行方式。（并行數(shù)據(jù)接口）23.分辨率：是衡量顯示器顯示清晰度的指標(biāo)，以像素的個數(shù)為標(biāo)志。16.CPU中央處理器，是計(jì)算機(jī)的核心部件，同運(yùn)算器和控制器構(gòu)成。Cache命中CPU訪問主存的數(shù)據(jù)或代碼存在于cache中的情形時，稱為Cache命中；總線周期是總線接口部件完成一個取指令或傳送數(shù)據(jù)的完整操作所需的最少時鐘周期數(shù)。主設(shè)備：在通過總線進(jìn)行數(shù)據(jù)傳輸?shù)亩鄠€設(shè)備中，獲得總線控制權(quán)的設(shè)備稱為總線的主設(shè)備。五、設(shè)計(jì)題（本大題共1小題，13分）27.用8Kx8位/片的存儲芯片構(gòu)成32KB存儲器，地址線為A15（高）A0（低）。（1）需要幾片這種存