時序邏輯電路的知識

1、第5章時序邏輯電路學(xué)習(xí)要點：時序電路的分析方法和設(shè)計方法計數(shù)器、寄存器等中規(guī)模集成電路的邏輯功能和使用方法1概 述一、時序電路的特點1. 定義 任何時刻電路的輸出，不僅和該時刻的輸入信號有關(guān)，而且還取決于電路原來的狀態(tài)。2. 電路特點(1) 與時間因素 (CP) 有關(guān)；(2) 含有記憶性的元件(觸發(fā)器)。組合邏輯電 路存儲電路x1xiy1yjw1wkq1ql輸入輸出2二、時序電路邏輯功能表示方法1. 邏輯表達式(1) 輸出方程(3) 狀態(tài)方程(2) 驅(qū)動方程2. 狀態(tài)表、卡諾圖、狀態(tài)圖和時序圖組合邏輯電 路存儲電路x1xiy1yjw1wkq1qlx1y1y2JKQ1Q2x21J1KC1CP3三

2、、時序邏輯電路分類1. 按邏輯功能劃分：計數(shù)器、寄存器、讀/寫存儲器、順序脈沖發(fā)生器等。2. 按時鐘控制方式劃分：同步時序電路觸發(fā)器共用一個時鐘 CP，要更新狀態(tài)的觸發(fā)器同時翻轉(zhuǎn)。異步時序電路電路中所有觸發(fā)器沒有共用一個 CP。3. 按輸出信號的特性劃分：Moore型Mealy型存儲電路Y(tn)輸出WQX(tn)輸入組合電路CPY(tn)輸出CPX(tn)輸入存儲電路組合電路組合電路41、寫方程式5.1 時序電路的基本分析和設(shè)計方法5.1.1 時序電路的基本分析方法一、 分析步驟時序電路時鐘方程驅(qū)動方程狀態(tài)表狀態(tài)圖時序圖特性方程輸出方程狀態(tài)方程計算CP觸發(fā)沿2、求狀態(tài)方程3、計算狀態(tài)表功能說

3、明4、4、畫5、6、檢查電路能否自啟動5二、 分析舉例1、寫方程式時鐘方程輸出方程(同步)驅(qū)動方程2、求狀態(tài)方程特性方程(Moore 型)例 5.1.1解1J1KC11J1KC11J1KC1&FF1FF0FF2CPY63、計算狀態(tài)轉(zhuǎn)換表0 0 010 0 110 1 111 1 111 1 0101 0 00 1 011 0 11001010101000100110111011YCP12(假設(shè)初始狀態(tài)為0)34561274、畫狀態(tài)轉(zhuǎn)換圖000001/1011/1111/1110/1100/1/0有效狀態(tài)和有效循環(huán)010101/1/1無效狀態(tài)和無效循環(huán)5、檢查電路能否自啟動?能自啟動：存在無效狀

4、態(tài)，但沒有形成循環(huán)。不能自啟動：無效狀態(tài)形成循環(huán)。8Mealy型例 5.1.2時鐘方程輸出方程驅(qū)動方程2、狀態(tài)方程解1、寫方程式93、求狀態(tài)轉(zhuǎn)換表輸入現(xiàn)態(tài)次態(tài)輸出SQ2nQ1nQ0nQ2n+1Q1n+1Q0n+1Y1Y200000000111111110 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 00 0 10 1 00 1 11 0 01 0 10 0 01 1 10 0 00 00 00 00 00

5、00 00 00 10 00 00 00 00 01 00 01 14、狀態(tài)圖000001/00010/00011/00100/00101/001100/001110/000/011/101101111/005、能自啟動S/Y1Y21/1110000001/00010/00011/00100/00101/001100/001110/000/011/101101111/006、畫時序圖當(dāng) S = 0 時，每 8 個 CP 一個循環(huán)；當(dāng) S =1 時，每 6 個 CP 一個循環(huán)。11例 5.1.3異步時序電路1DC11DC11DC1&FF1FF0FF2CP&解時鐘方程驅(qū)動方程2、狀態(tài)方程(CP 有

6、效)(Q0 有效)(CP 有效)1、寫方程式12現(xiàn)態(tài)次態(tài)時鐘條件Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1CP2 CP1 CP03、求狀態(tài)轉(zhuǎn)換表 1nnnQQQ0210=+000 0 10 0 00100 1 01100 1 10011 0 00000010010011 0 11 1 01 1 1011 100101 110 111能自啟動4、畫狀態(tài)圖5、檢查能否自啟動146、畫時序圖000001010 011 100不畫無效狀態(tài)1 2 3 4 5CPQ0Q0Q1Q2155.1.2 時序電路的基本設(shè)計方法1. 設(shè)計的一般步驟時序邏輯問題邏輯抽象狀態(tài)轉(zhuǎn)換圖（表）狀

7、態(tài)化簡最簡狀態(tài)轉(zhuǎn)換圖（表）電路方程式（狀態(tài)方程）求出驅(qū)動方程邏輯電路圖檢查能否自啟動次態(tài)卡諾圖選定觸發(fā)器的類型162. 設(shè)計舉例按如下狀態(tài)圖設(shè)計時序電路。000/0/0/0/0/0001010011100101/1解已給出最簡狀態(tài)圖，則可省前幾個步驟。例 5.1.3.42、選擇觸發(fā)器選JK觸發(fā)器1、選擇時鐘若用同步方式，則3、求輸出方程4、求狀態(tài)方程用次態(tài)卡諾圖求xxxxxx000101011100010001000111100117輸出方程00 01 11 1001 Y000001狀態(tài)方程00 01 11 1001 1010100100011xxxxxx0001010111000100010

8、001111001185、驅(qū)動方程(Moore型)6、邏輯圖CP1KC1FF1&1JY1J1KC1FF01KC1FF2&1J1&197、檢查能否自啟動：能自啟動110111000/0/120例 5.1.5按如下狀態(tài)圖設(shè)計時序電路。000/00001010011100101/00/001/001/001101/001111/000/101/01P/Y1Y2解時鐘方程輸出方程0100PQ2nQ1nQ0n00 01 11 10000000000001 11 10Y10000PQ2nQ1nQ0n00 01 11 10000001000001 11 10Y2選用上升沿觸發(fā)的 D 觸發(fā)器21000/000

9、01010011100101/00/001/001/001101/001111/000/101/01狀態(tài)方程驅(qū)動方程= D0= D1= D2邏輯圖等 (略)Q1nQ0n 0 1 10 0 00 1 00 0 1PQ2n00 01 11 100 1 11 0 00 1 00 0 11 1 10 0 01 1 01 0 10001 11 10Q2n+1 Q1n+1 Q0n+1Q1nQ0n 0 1 10 0 00 1 00 0 1PQ2n00 01 11 100 1 11 0 00 1 00 0 11 1 10 0 01 1 01 0 10001 11 10Q2n+1 Q0n+1 Q0n+1Q1nQ

10、0n 0 1 10 0 00 1 00 0 1PQ2n00 01 11 100 1 11 0 00 1 00 0 11 1 10 0 01 1 01 0 10001 11 10Q2n+1 Q1n+1 Q0n+1Q1nQ0n 0 1 10 0 00 1 00 0 1PQ2n00 01 11 100 1 11 0 00 1 00 0 11 1 10 0 01 1 01 0 10001 11 10Q2n+1 Q2n+1 Q0n+1221/1例 5.1.6設(shè)計 一個串行數(shù)據(jù)檢測電路，要求輸入3 或 3 個以上數(shù)據(jù)1時輸出為 1，否則為 0。解邏輯抽象，建立原始狀態(tài)圖S0 原始狀態(tài)(0)S1 輸入1個1

11、S2 連續(xù)輸入 2 個 1S3 連續(xù)輸入 3 或 3 個以上 1S0S1S2S3X 輸入數(shù)據(jù)Y 輸出數(shù)據(jù)0/01/00/01/00/00/01/1狀態(tài)化簡S0S1S20/01/00/01/00/01/10/00/0X/Y23狀態(tài)分配、狀態(tài)編碼、狀態(tài)圖S0S1S20/01/00/01/00/01/1M = 3，取 n = 2S0 = 00S0 = 01S0 = 110001110/01/00/01/00/01/1選觸發(fā)器、寫方程式選 JK ( ) 觸發(fā)器,同步方式輸出方程Q1nQ0nX0100 01 11 10Y000001Q11Q01狀態(tài)方程Q1nQ0nxx111101xx000000X010

12、0 01 11 1024驅(qū)動方程&邏輯圖CPX1Y1J1KC1FF0Q0(Mealy 型)無效狀態(tài) 1010000/0111/1能自啟動Q11KC1FF1&1J25例5.1.7試設(shè)計一個時序電路，要求見下圖。/0/1/0/0/0000001010100011排列：/Y解：1、選擇觸發(fā)器選3個CP下降沿觸發(fā)的D觸發(fā)器2、求時鐘方程選異步方案步驟：1）畫時序圖Q0Q1Q2262）選擇時鐘脈沖選擇時鐘脈沖的原則是：在觸發(fā)器狀態(tài)要求翻轉(zhuǎn)的地方必須要有CP的有效沿在滿足翻轉(zhuǎn)要求的條件下，觸發(fā)沿越少越好。根據(jù)上述原則，可選擇的時鐘方程是：CP0CPCP1Q0Q0Q1Q2CP2 CP273、求輸出方程Q1n

13、Q0nxxx100000100 01 11 104、求狀態(tài)方程xxxxxxxxx0000111000100010001111001畫出次態(tài)卡諾圖Q1nQ0nxxx010010100 01 11 10Q1nQ0nxxx010100100 01 11 10 xxxQ1nQ0nxxx001000100 01 11 10285、求驅(qū)動方程6、畫邏輯圖1DC11DC11DC1&7、檢查自啟動295.2 計數(shù)器 (Counter)5.2.1 計數(shù)器的特點和分類一、計數(shù)器的功能及應(yīng)用能記憶輸入時鐘（CP）脈沖個數(shù)的操作，稱為 計數(shù)。1、計數(shù)的概念：2、計數(shù)器能實現(xiàn)計數(shù)操作的電子電路稱為計數(shù)器302. 應(yīng)用：

14、分頻、定時、產(chǎn)生節(jié)拍脈沖和脈沖序列、進行數(shù)字運算等。二、計數(shù)器的特點1. 輸入信號：計數(shù)脈沖 CPMoore 型2. 主要組成單元：時鐘觸發(fā)器31三、 計數(shù)器的分類按數(shù)制分：二進制計數(shù)器十進制計數(shù)器N 進制(任意進制)計數(shù)器按計數(shù)方式分：加法計數(shù)器減法計數(shù)器可逆計數(shù) (Up-Down Counter)按時鐘控制分：同步計數(shù)器 (Synchronous )異步計數(shù)器 (Asynchronous )按開關(guān)元件分：TTL 計數(shù)器CMOS 計數(shù)器325.2.2 二進制計數(shù)器計數(shù)器計數(shù)容量、長度或模的概念 計數(shù)器能夠記憶輸入脈沖的數(shù)目，即電路的有效狀態(tài)數(shù) M 。3 位二進制同步加法計數(shù)器：0000111

15、1/14 位二進制同步加法計數(shù)器：000111/1n 位二進制同步加法計數(shù)器：33一、二進制同步計數(shù)器(一) 3 位二進制同步加法計數(shù)器1、結(jié)構(gòu)示意圖與狀態(tài)圖000001010011100101110111/0/0/0/0/0/0/0/1排列：/C2、選擇觸發(fā)器，求方程式34（1）選擇觸發(fā)器選用3個下降沿觸發(fā)的JK觸發(fā)器（2）求時鐘方程采用同步計數(shù)方式（3）求輸出方程由狀態(tài)圖可直接得出(4)求狀態(tài)方程從次態(tài)卡諾圖來求35000001010011100101110111/0/0/0/0/0/0/0/1000111100100101001110010111011100000011110011001

16、10010001111001010101010001111001001011013、求驅(qū)動方程364、畫邏輯電路圖1J1KC11J1KC11J1KC11C37設(shè)計方法二：按計數(shù)規(guī)律進行級聯(lián) CPQ2Q1Q0C0123456780 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 0000000010C = Q2n Q1n Q0n Carry向高位的進位來一個CP翻轉(zhuǎn)一次J0= K0 = 1當(dāng)Q0=1，CP到來即翻轉(zhuǎn)J1= K1 = Q0當(dāng)Q1Q0=1，CP到來即翻轉(zhuǎn)J2= K2 = Q1Q0= T0= T1= T238J0= K0 =1J1= K1 = Q0J

17、2= K2 = Q1Q0CP1J1KC1FF011J1KC1FF11J1KC1FF2&CQ0Q1Q2Q0Q1Q2串行進位觸發(fā)器負(fù)載均勻CP1J1KC1FF011J1KC1FF11J1KC1FF2&CQ0Q1Q2Q0Q1Q2并行進位低位觸發(fā)器負(fù)載重39(二) 3 位二進制同步減法計數(shù)器1、結(jié)構(gòu)示意圖與狀態(tài)圖/B000001010011100101110111/0/0/0/0/0/0/0/12、選擇觸發(fā)器、求時鐘方程、輸出方程、狀態(tài)方程40（1）選擇觸發(fā)器選用3個下降沿觸發(fā)的JK觸發(fā)器（2）求時鐘方程采用同步計數(shù)方式（3）求輸出方程由狀態(tài)圖可直接得出(4)求狀態(tài)方程從次態(tài)卡諾圖來求41000111

18、1001000001010011100101110111/0/0/0/0/0/0/0/11111101011000110100010000001111001100110010001111001101010100001111001100001113、求驅(qū)動方程424、畫邏輯圖1J1KC11J1KC11J1KC11B43B = Q2n Q1n Q0nBorrow若用T 觸發(fā)器：CPQ2Q1Q0B012345670 0 01 1 11 1 01 0 11 0 00 1 10 1 00 0 110000000 向高位發(fā)出的借位信號T0 = 1T1=Q0nT2= Q1n Q0n級聯(lián)規(guī)律：CP1J1KC1

19、FF011J1KC1FF11J1KC1FF1&BQ0Q1Q2Q0Q1Q25、級間連接規(guī)律44(三) 二進制同步可逆計數(shù)器單時鐘輸入二進制同步可逆計數(shù)器加/減控制端加計數(shù)T0 = 1、T1= Q0n、 T2 = Q1nQ0n減計數(shù)T0 = 1、T1= Q0n、 T2= Q1nQ0nCPQ01J1KC1FF01Q0Q21J1KC1FF2Q2Q11J1KC1FF1Q1U / D 1&1&1&1C/B45雙時鐘輸入二進制同步可逆計數(shù)器加計數(shù)脈沖減計數(shù)脈沖CP0= CPU+ CPD CP1= CPU Q0n + CPD Q0n CP2= CPU Q1n Q0n + CPD Q1n Q0nCPU 和CPD

20、 互相排斥CPU = CP，CPD= 0CPD= CP，CPU= 0CPUQ01J1KC1FF01Q0Q21J1KC1FF21Q2Q11J1KC1FF11Q11&1&1CPD46(四) 集成二進制同步計數(shù)器1. 集成 4 位二進制同步加法計數(shù)器1 2 3 4 5 6 7 816 15 14 13 12 11 10 974161(3)VCC CO Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP 地引腳排列圖邏輯功能示意圖74161Q0 Q1 Q2 Q3CTTLDCOCPCTPCR D0 D1 D2 D30 0 0 00 0 1 1 0 0 1 1CR = 0Q3

21、Q0 = 0000同步并行置數(shù)CR=1，LD=0，CP異步清零Q3 Q0 = D3 D0 1) 74LS161 和 74LS1634774161的狀態(tài)表 輸 入 輸 出 注CR LD CTP CTT CP D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1CO 0 1 0 d3 d2 d1d0 1 1 1 1 1 1 0 1 1 0 0 0 0 0 0 d3 d2 d1 d0 計 數(shù) 保 持 保 持 0清零置數(shù)CR = 1, LD = 1, CP，CTP = CTT = 1二進制同步加法計數(shù)CTPCTT = 0CR = 1，LD = 1，保持若 CTT = 0CO = 0若

22、CTT = 174163482) CC4520VDD 2CR 2Q32Q22Q12Q02EN2CP1CP1EN1Q0 1Q1 1Q1Q31CR VSS1 2 3 4 5 6 7 816 15 14 13 12 11 10 9CC4520CC4520Q0 Q1 Q2 Q3EN CP CR使能端也可作計數(shù)脈沖輸入計數(shù)脈沖輸入也可作使能端異步清零 輸 入 輸 出CR EN CPQ3n+1 Q2n+1 Q1n+1 Q0n+1 1 0 1 0 0 0 0 0 1 0 0 0 0加 計 數(shù)加 計 數(shù) 保 持 保 持 492. 集成 4 位二進制同步可逆計數(shù)器1) 74191（單時鐘）74191Q0 Q1

23、Q2 Q3U/DLDCO/BOCPCTD0 D1 D2 D3RC加計數(shù)時CO/BO= Q3nQ2nQ1nQ0n并行異步置數(shù)減計數(shù)時CO/BO= Q3nQ2nQ1nQ0nCT = 1,CO/BO = 1時，1 2 3 4 5 6 7 816 15 14 13 12 11 10 974191D1 Q1 Q0 CT U/D Q2 Q3 地VCC D0 CP RC CO/BO LD D2 D3LD CT U/D CP D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1 0 d3 d2 d1 d0 1 0 0 1 0 1 1 1 d3 d2 d1 d0加 法 計 數(shù) 減 法 計 數(shù) 保

24、 持 501 2 3 4 5 6 7 816 15 14 13 12 11 10 974193D1 Q1 Q0 CPD CPU Q2 Q3 地VCC D0 CR BO CO LD D2 D32) 74193(雙時鐘)CO74193Q0 Q1 Q2 Q3LDCPUCRD0 D1 D2 D3BOCPDCR LD CPU CPD D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1注 1 0 0 d3 d2 d1 d0 0 1 1 0 1 1 0 1 1 1 0 0 0 0 d3 d2 d1 d0 加 法 計 數(shù) 減 法 計 數(shù) 保 持異步清零異步置數(shù)BO =CO=151二、二進制異

25、步計數(shù)器(一) 二進制異步加法計數(shù)器1、結(jié)構(gòu)示意圖與狀態(tài)圖000001010011100101110111/0/0/0/0/0/0/0/1排列：/C2、選擇觸發(fā)器，求方程式52Q2CPQ0Q1CP0 = CPCP1 = Q0CP2 = Q1(1)選擇觸發(fā)器選3個下降觸發(fā)的JK觸發(fā)器（2）求時鐘方程畫時序圖000001010011100101110111/0/0/0/0/0/0/0/1（3）求輸出方程C = Q2n Q1n Q0n（4）求狀態(tài)方程由次態(tài)卡諾圖求000111100100101001110010111011100053000111100100101001110010111011100

26、00001111001100110010001111001010101010001111001001011013、驅(qū)動方程J0K01J1K11J2K21541Q01J1KC1FF0Q0Q11J1KC1FF1Q11Q21J1KC1FF2Q21CCP&并行進位CP2=Q1CP1=Q0CP0= CP若采用上升沿觸發(fā)的 T 觸發(fā)器4、畫邏輯電路圖55D 觸發(fā)器構(gòu)成的 T 觸發(fā)器 ( D = Q )， 下降沿觸發(fā)若改用上升沿觸發(fā)的 D 觸發(fā)器？Q0Q1CPFF1FF2C11DC11DQ2FF0C11DQ1Q2&Q0CQ0Q1CPFF1FF2C11DC11DQ2FF0C11DQ1Q2&Q0C56(二) 3

27、 位二進制異步減法計數(shù)器1、結(jié)構(gòu)示意圖與狀態(tài)圖000001010011100101110111/0/0/0/0/0/0/0/12、選擇觸發(fā)器、求時鐘方程、輸出方程、狀態(tài)方程/B排列：571）選擇觸發(fā)器選3個下降沿觸發(fā)的JK觸發(fā)器2）求時鐘方程畫時序圖000001010011100101110111/0/0/0/0/0/0/0/1CP58(3)求輸出方程由狀態(tài)圖可直接得出（4）求狀態(tài)方程0001111001111110101100011010001000000111100110011001000111100110101010000111100110000111593、求驅(qū)動方程J0K01J1K1

28、1J2K214、畫邏輯圖1Q01J1KC1FF0Q0Q11J1KC1FF1Q11Q21J1KC1FF2Q21BCP&60CPQ2Q1Q00123456780 0 01 1 11 1 01 0 11 0 00 1 10 1 00 0 10 0 0用T 觸發(fā)器 (J = K = 1) 上升沿觸發(fā)CP0= CPCP1= Q0CP2= Q1B = Q2n Q1n Q0n二進制異步計數(shù)器級間連接規(guī)律計數(shù)規(guī)律T 觸發(fā)器的觸發(fā)沿上升沿下降沿加法計數(shù)CPi = Qi-1CPi = Qi-1減法計數(shù)CPi = Qi-1CPi = Qi-11Q01J1KC1FF0Q0Q11J1KC1FF1Q11Q21J1KC1F

29、F2Q21BCP&611 2 3 4 5 6 714 13 12 11 10 9 874197CT/LD Q2 D2 D0 Q0 CP1 地VCC CR Q3 D3 D1 Q1 CP074197Q0 Q1 Q2 Q3CRCP1D0 D1 D2 D3CP0CT/LD(三) 集成二進制異步計數(shù)器74197、74LS197計數(shù)/置數(shù)異步清零異步置數(shù)加法計數(shù)二 八 十六進制計數(shù)62二-八-十六進制計數(shù)器的實現(xiàn)M = 2計數(shù)輸出：M = 8計數(shù)輸出：Q1Q1Q21J1KC1FF2Q21Q31J1KC1FF3Q3111J1KC1FF1CP1CP011J1KC1FF0Q0Q0M = 16計數(shù)輸出：其它：74

30、177、74LS177、74293、74LS293 等。635.2.3 十進制計數(shù)器（8421BCD 碼）一、十進制同步計數(shù)器(一) 十進制同步加法計數(shù)器00000001/00010/00011/00100/00101/00110/0011110001001/0/0/0/12、狀態(tài)圖1、結(jié)構(gòu)示意圖/C排列：643）求輸出方程3、選擇觸發(fā)器，求時鐘方程、輸出方程、狀態(tài)方程1）選擇觸發(fā)器選擇下降沿、JK 觸發(fā)器2）求時鐘方程4)求狀態(tài)方程從次態(tài)卡諾圖求6500000001/00010/00011/00100/00101/00110/0011110001001/0/0/0/1000111100011

31、011000010010010001010110100010010000001101110001111000011110100111001000011110000111100101011000000111100001111000101110006600011110000111100000000110000111100011011000010010010001010110100010010000001101114、求驅(qū)動方程5、畫邏輯圖CP1KC1FF2&1JC1J1KC1FF01KC1FF3&1J1&Q1Q01KC1FF1&1J&Q2Q3Q367將無效狀態(tài)1010 1111代入狀態(tài)方程：101

32、010110100111011111000110010110100能自啟動6、檢查能否自啟動68(二) 十進制同步減法計數(shù)器00001001/11000/00111/00110/00101/00100/0001100100001/0/0/0/02、狀態(tài)圖1、結(jié)構(gòu)示意圖/B排列：693）求輸出方程3、選擇觸發(fā)器，求時鐘方程、輸出方程、狀態(tài)方程1）選擇觸發(fā)器選擇下降沿、JK 觸發(fā)器2）求時鐘方程4)求狀態(tài)方程從次態(tài)卡諾圖求70000111100011011000010010010001010110100010010000001101110001111000011110100111001000001

33、001/11000/00111/00110/00101/00100/0001100100001/0/0/0/00001111000011110000111100001111000101001100000100111714、求驅(qū)動方程00011110000111101000010000000111100011011000010010010001010110100010010000001101115、畫邏輯圖72(四) 集成十進制同步計數(shù)器74160、741621 2 3 4 5 6 7 816 15 14 13 12 11 10 974160(2)VCC CO Q0 Q1 Q2 Q3 CTT L

34、DCR CP D0 D1 D2 D3 CTP 地異步清零功能：(74162 同步清零)同步置數(shù)功能：同步計數(shù)功能：保持功能：進位信號保持進位輸出低電平1. 集成十進制同步加法計數(shù)器732. 集成十進制同步可逆計數(shù)器(1) 74190 (單時鐘，引腳與74191相同)異步并行置數(shù)功能：同步可逆計數(shù)功能：加法計數(shù)減法計數(shù)保持功能：1 2 3 4 5 6 7 816 15 14 13 12 11 10 974191D1 Q1 Q0 CT U/D Q2 Q3 地VCC D0 CP RC CO/BO LD D2 D374(2) 74192 (雙時鐘，引腳與74193相同)1 2 3 4 5 6 7 81

35、6 15 14 13 12 11 10 974193D1 Q1 Q0 CPD CPU Q2 Q3 地VCC D0 CR BO CO LD D2 D3異步清零功能：異步置數(shù)功能：同步可逆計數(shù)功能：加法計數(shù)減法計數(shù)保持功能751 2 3 4 5 6 714 13 12 11 10 9 874290S9A S9B Q2 Q1 地VCC R0B R0A CP1 CP0Q0 Q3二*、十進制異步計數(shù)器(三) 集成十進制異步計數(shù)器異步清零功能S9A S9BQ0 Q1 Q2 Q3R0B R0AM1=2M1 = 5CP0CP11 1 0 0 0 0異步置“9”功能 1 11 0 0 1異步計數(shù)功能M = 2M

36、 = 5M = 10CPCPCPCP761 2 3 4 5 6 714 13 12 11 10 9 874290S9A S9B Q2 Q1 地VCC R0B R0A CP1 CP0Q0 Q3二*、十進制異步計數(shù)器(三) 集成十進制異步計數(shù)器異步清零功能S9A S9BQ0 Q1 Q2 Q3R0B R0AM1=2M1 = 5CP0CP11 10 0 0 0異步置“9”功能1 11 0 0 1異步計數(shù)功能M = 2M = 5M = 10CPCPCPCP775.2.4 N 進制計數(shù)器方法用觸發(fā)器和門電路設(shè)計用集成計數(shù)器構(gòu)成清零端置數(shù)端(同步、異步)同步置數(shù)異步清零六進制計數(shù)器七進制計數(shù)器例 利用EWB

37、觀察同步和異步歸零的區(qū)別。78一、利用同步清零或置數(shù)端獲得 N 進制計數(shù)思 路：當(dāng) M 進制計數(shù)到 SN 1 后使計數(shù)回到 S0 狀態(tài)2. 求歸零邏輯表達式；1. 寫出狀態(tài) SN 1 的二進制代碼；3. 畫連線圖。步 驟：例 用4位二進制計數(shù)器 74163 構(gòu)成十二進制計數(shù)器。解：1. = 10112. 歸零表達式：3. 連線圖74163Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CR1&同步清零同步置零79二、利用異步清零或置數(shù)端獲得 N 進制計數(shù) 當(dāng)計數(shù)到 SN 時，立即產(chǎn)生清零或置數(shù)信號， 使返回 S0 狀態(tài)。（瞬間即逝）思 路：步 驟：1. 寫出狀態(tài) SN 的二

38、進制代碼；2. 求歸零邏輯表達式；3. 畫連線圖。例 用二-八-十六進制異步計數(shù)器74197構(gòu)成十二進制計數(shù)器。74197Q0 Q1 Q2 Q3CP0D0 D1 D2 D3CRCPCP1LDCT/&狀態(tài)S12的作用：產(chǎn)生歸零信號異步清零異步置零80(一) 歸零法存在的問題和解決辦法 各觸發(fā)器的動態(tài)特性和帶負(fù)載情況不盡相同，且有隨機干擾信號，造成有的觸發(fā)器已歸零，有的不能歸零。74161Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CR11&1 1 001一種提高歸零可靠性的方法&QQSR計到 S12 = 1100 前：10101計到 S12 = 1100時()：1 101

39、0001CP = 0 之后：01100有足夠的時間歸零三、提高歸零可靠性和計數(shù)容量的擴展思路：用 RS 觸發(fā)器暫存清零信號，保證有足夠的歸零時間。81(二) 計數(shù)容量的擴展1. 集成計數(shù)器的級聯(lián)74161(1) Q0 Q1 Q2 Q3CTTLDCOCP CTP D0 D1 D2 D3CRQ4 Q5 Q6 Q774161(0)Q0 Q1 Q2 Q3CTTLDCOCP CTP D0 D1 D2 D3CRQ0 Q1 Q2 Q3CP11111CO016 16 = 25674290(個位) Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1CP74290 (十位) Q0 Q1 Q2 Q3S

40、9A S9B R0B R0ACP0CP1Q0 Q1 Q2 Q3Q0 Q1 Q2 Q31 2 4 810 20 40 8010 10 = 100822. 利用級聯(lián)獲得大容量 N 進制計數(shù)器1) 級聯(lián) N1 和 N2 進制計數(shù)器，容量擴展為 N1 N2N1進制計數(shù)器N2進制計數(shù)器CP進位CCP例用 74290 構(gòu)成 六十 進制計數(shù)器74290Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1CP74290 Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1Q0 Q1 Q2 Q3Q0 Q1 Q2 Q3N1= 10N2 = 6個位十位異步清零個位芯片應(yīng)逢十進一60 = 6

41、10 = N1 N2 = N 832) 用歸零法或置數(shù)法獲得大容量的 N 進制計數(shù)器例 試分別用 74161 和 74162 接成六十進制計數(shù)器。Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ4 Q5 Q6 Q774161(0)Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ0 Q1 Q2 Q3CP111CO074161(1)用 SN 產(chǎn)生異步清零信號：用 SN1 產(chǎn)生同步置數(shù)信號：&11&先用兩片74161構(gòu)成 256 進制計數(shù)器8474162 同步清零，同步置數(shù)。再用歸零法將M = 100改為N = 60進制計數(shù)器，即用SN1產(chǎn)生同步清

42、零、置數(shù)信號。先用兩片74162構(gòu)成 1010 進制計數(shù)器，Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ4 Q5 Q6 Q774162(0)Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ0 Q1 Q2 Q3CP111CO074162(1)11&11851. 同步 清零(或置數(shù))端計數(shù)終值為 SN1 異步 清零(或置數(shù))端計數(shù)終值為 SN2. 用集成 二進制 計數(shù)器擴展容量后， 終值 SN (或 SN1 )是二進制代碼；用集成十進制計數(shù)器擴展容量后，終值 SN (或SN1 )的代碼由個位、十位、百位的十進制數(shù)對應(yīng)的 BCD 代碼構(gòu)成。注意

43、865.3 寄存器和讀/寫存儲器(Register and Random Access Memory)5.3.1 寄存器的主要特點和分類一、 概念和特點(一) 概念寄存：把二進制數(shù)據(jù)或代碼暫時存儲起來。寄存器：具有寄存功能的電路。(二) 特點 主要由觸發(fā)器構(gòu)成,一般不對存儲內(nèi)容進行處理。并行輸入并行輸出FF0 FF1 FFn1D0 D1 Dn1 Q0 Q1 Qn1 控制信號1 0 1 01 0 1 001010101串行輸入串行輸出87二、 分類(一) 按功能分基本寄存器移位寄存器(并入并出)(并入并出、并入串出、 串入并出、串入串出)(二) 按開關(guān)元件分TTL 寄存器CMOS 寄存器基本寄存

44、器移位寄存器多位 D 型觸發(fā)器鎖存器寄存器陣列單向移位寄存器雙向移位寄存器基本寄存器移位寄存器(多位 D 型觸發(fā)器)(同 TTL)885.3.2 基本寄存器 一個觸發(fā)器可以存儲 位二進制信號；寄存 n 位二進制數(shù)碼，需要 個觸發(fā)器。1 n一、4 邊沿 D 觸發(fā)器 (74175、74LS175)C11DD0Q0Q0RDC11DD1Q1Q1C11DD2Q2Q2C11DD3Q3Q3RDRDRDFF0FF1FF2FF311CPCR異步清零00000同步送數(shù)1d0d1d2d3保 持特點：并入并出，結(jié)構(gòu)簡單，抗干擾能力強。89二 、雙 4 位鎖存器 (74116)Latch(一) 引腳排列圖和邏輯功能示意

45、圖74116Q0 Q1 Q2 Q3CRLEAD0 D1 D2 D3LEB異步清零送數(shù)控制數(shù)碼并行輸入數(shù)碼并行輸出(二) 邏輯功能清零送數(shù)保持90三、 4 4 寄存器陣列 (74170、74LS170)(一) 引腳排列圖和邏輯功能示意圖74170 Q0 Q1 Q2 Q3ENRD0 D1 D2 D3ENWAW0AW1AR0AR1并行數(shù)碼輸入數(shù) 碼 輸 出AW0、AW1 寫入地址碼AR0、AR1 讀出地址碼ENW 寫入時鐘脈沖ENR 讀出時鐘脈沖91(二) 邏輯功能16個D鎖存器 構(gòu)成存儲矩陣能存放4個字: W0、W1、W2、W3Q0 Q1 Q2 Q3ENRD0 D1 D2 D3ENWAW0AW1A

46、R0AR1FF00FF01FF02FF03FF10FF11FF12FF13FF20FF21FF22FF23FF30FF31FF32FF330000 0 0 10 0 0 1010 0 1 00 0 1 0100 1 0 00 1 0 0111 0 0 01 0 0 01寫 入 禁 止000 0 0 0 101 0 0 1 010 0 1 0 011 1 0 0 01 1 1 1 1特點: 能同時進行讀寫; 集電極開路輸出每個字有4位：92 5.3.3 移位寄存器一、單向移位寄存器右移寄存器Q0Q1Q2Q3C11DFF0CPC11DFF1C11DFF2C11DFF3時鐘方程驅(qū)動方程狀態(tài)方程Di0

47、0000000101110000000011110000000101100000110110000010100000100000010000093左移寄存器Di左移輸入左移輸出驅(qū)動方程狀態(tài)方程主要特點：1. 輸入數(shù)碼在 CP 控制下，依次右移或左移； 2. 寄存 n 位二進制數(shù)碼。N 個CP完成串行輸入，并可從Q0Q3 端獲得并行輸出，再經(jīng) n 個CP又獲得串行輸出。3. 若串行數(shù)據(jù)輸入端為 0，則 n 個CP后寄存器被清零。Q3CPQ0Q1Q2C11DFF0C11DFF1C11DFF2C11DFF394二、雙向移位寄存器(自學(xué))三、集成移位寄存器(一) 8 位單向移位寄存器 74164DSA

48、 DSB Q0 Q1 Q2 Q3 地1 2 3 4 5 6 714 13 12 11 10 9 874164VCC Q7 Q6 Q5 Q4 CR CP74164Q7Q6Q5Q4Q3Q2Q1Q0CP CRDSA DSB異步清零0 0 0 0 0 0 0 0保持不變0 1（二）4 位雙向移位寄存器 74LS194(略) 1送數(shù)955.3.4 移位寄存器型計數(shù)器結(jié)構(gòu)示意圖Q0Q1Qn1C11DFF0CPC11DFF1C11DFFn1反饋邏輯電路Dn1D0D1特點：電路結(jié)構(gòu)簡單，計數(shù)順序一般為非自然態(tài)序，用途極為廣泛。96一、環(huán)形計數(shù)器(一) 電路組成Q0Q1Q2Q3C11DFF0CPC11DFF1C

49、11DFF2C11DFF3(二) 工作原理1000010000100001有效循環(huán)000011110101101011000110001110011101111001111011無效循環(huán)97(三) 能自啟動的環(huán)型計數(shù)器Q0Q1Q2Q3C11DFF0CPC11DFF1C11DFF2C11DFF3&Q0Q1Q2Q3111001110011111111011100011010000001010000100000100110100101101198二、扭環(huán)形計數(shù)器Q0Q1Q2Q3C11DFF0CPC11DFF1C11DFF2C11DFF3 0000100011001110 00010011011111

50、1101001010 1101 0110 1001 001001011011有效循環(huán)無效循環(huán)克服自啟動電路：P326 圖5.3.16三、最大長度移位寄存器型計數(shù)器 (略)995.3.5 讀/寫存儲器 RAM(Random Access Memory)存儲單元 存放一位二進制數(shù)的基本單元(即位)。存儲容量 存儲器含存儲單元的總個(位)數(shù)。存儲容量 = 字?jǐn)?shù)（word） 位數(shù)（bit） 地址 存儲器中每一個字的編號2561，2564 一共有 256 個字，需要 256 個地址10244，10248 一共有 1024 個字，需要 1024 個地址地址譯碼 用譯碼器賦予每一個字一個地址N 個地址輸入，

51、能產(chǎn)生 2N 個地址一元地址譯碼(單向譯碼、基本譯碼、字譯碼)二元地址譯碼(雙向譯碼、位譯碼) 行譯碼、列譯碼100一、RAM 的結(jié)構(gòu)存儲矩陣讀/寫控制器地址譯碼器地址碼輸入片選讀/寫控制輸入/輸出CS R / W I / O 101例 對 256 4 存儲矩陣進行地址譯碼一元地址譯碼D3D2D1D0W0W1W256譯碼器0 0 1 11 0 1 00 1 1 1A0A1A710.0W11 0 1 08線 256線缺點: n 位地址輸入的譯碼器,需要 2n 條輸出線。1 0 1 0二元地址譯碼Y0Y1 Y15A0A1A2A3X0X1X15行譯碼器A4 A5 A6 A7列譯碼器Dout4線 16

52、線1 0.01 0 0 8 位地址輸入的地址譯碼器,只有 32條輸出線。10225 (32) 根行選擇線10 根地址線 2n (1024)個地址25 (32)根列選擇線1024 個字排列成 32 32 矩陣當(dāng) X0 = 1，Y0 = 1 時，對 0-0 單元讀(寫)當(dāng)X31 = 1，Y31 = 1時，對 31-31 單元讀(寫)例 1024 1 存儲器矩陣103T1T3T2T4T5T6T7T8VDDVGGDDXiYi1. 六管 NMOS 存儲單元基本RS觸發(fā)器T1T3T2T4VDDVGG1導(dǎo)通0截止0截止1導(dǎo)通特點：斷電后數(shù)據(jù)丟失二、RAM的存儲單元(一) 靜態(tài)存儲單元1042. 六管 CMO

53、S 存儲單元T1T3T2T4T5T6T7T8VDDDDXiYiNP特點： PMOS 作 NMOS負(fù)載，功耗極小，可在交流電源斷電后,靠電池保持存儲數(shù)據(jù).105(二) 動態(tài)存儲單元1. 四管動態(tài)存儲單元T5、T6 控制對位線的預(yù)充電存儲單元VDDT1T2T3T4T5T6T7T8DDXiYi位線B位線BCBCB預(yù)充脈沖C1C21導(dǎo)通0截止T3、T4 門控管控制存儲單元與位線的連通T7、T8 門控管控制位線與數(shù)據(jù)線的連通1101若無預(yù)充電，在“讀”過程中 C1 存儲的電荷有所損失，使數(shù)據(jù) “1”被破壞，而預(yù)充電則起到給 C1 補充電荷的作用，即進行一次刷新。利用MOS管柵極電容存儲信息。存儲信息的“

54、讀”、“寫”過程106存儲單元2. 三管動態(tài)存儲單元T1T2T3T4寫位線CBVDD讀位線寫字線讀字線C讀操作:先使讀位線預(yù)充電到高電平當(dāng)讀字線為高電平時， T3 導(dǎo)通若 C 上存有電荷 (1)使 T2 導(dǎo)通, 則 CB 放電, 使讀位變?yōu)榈碗娖?(0)若 C 上沒有電荷 (0)使 T2 截止, 則 CB 不放電, 使讀位線保持高電平 (1)寫操作:當(dāng)寫字線為高電平時 T1 導(dǎo)通將輸入信號送至寫位線，則將信息存儲于 C 中107三、RAM 容量的擴展(一) 位擴展地址線、讀/寫控制線、片選線并聯(lián)輸入/ 輸出線分開使用如：用 8 片 1024 1 位 RAM 擴展為 1024 8 位 RAMI

55、/ O10241(0)A0A1 A9R/WCSI / O10241(1)A0A1A9 R/WCSI / O10241(7)A0A1A9 R/WCSA0A1.A9CSR / W00I0I1I7D0D710O0O1O7D0D7108 (二) 字?jǐn)U展四、RAM 芯片舉例1091234567891011122423222120191817161514136116A7A6A5A4A3A2A1 A0D0D1D2GNDVDDA8A9WEOEA10CS D7D6D5D4D3片 選輸出使能寫入控制輸入工作方式I / OCS OE WE A0A10D0D71 0 0 1 穩(wěn)定0 0 穩(wěn)定低功耗維持讀寫高阻態(tài)輸出輸

56、入1105.4 順序脈沖發(fā)生器、 三態(tài)邏輯和微機總線接口5.4.1 順序脈沖發(fā)生器順序脈沖分類計數(shù)型移位型111一、計數(shù)型順序脈沖發(fā)生器(一) 由四進制計數(shù)器( JK 觸發(fā)器) 和譯碼器構(gòu)成Y0CP1J1KC1FF01J1KC1FF1&11RDRD1CR&Y1Y2Y3CPQ0Q1Y0Y1Y2Y3112(二) 由 D 觸發(fā)器和譯碼器構(gòu)成C11DQ0Q0RDC11DQ1Q1FF0FF1=1CPCRRD111Y0&Y1Y2Y3結(jié)果與前同防止競爭冒險113二、移動位型順序脈沖發(fā)生器C11DQ0C11DQ1C11DQ2C11DQ3FF0FF1FF2FF3CPCRRRRR1 狀態(tài)圖同環(huán)型計數(shù)器，能自啟動，

57、只有 4 個有效狀態(tài)，但不需譯碼器。(一) 由環(huán)型計數(shù)器構(gòu)成CPQ0Q1Q2Q3(二) 由扭環(huán)型計數(shù)器構(gòu)成（略）114三、用 MSI 構(gòu)成順序脈沖發(fā)生器D0D1D2D3LDCRCTTCTPQ0Q1Q2Q3CO74LS16374LS138STASTBSTCY0Y1Y2Y3Y4Y5Y6Y71D2D3D4D5D6D7D8DCP174LS374EN1Q2Q3Q4Q5Q6Q7Q8Q3位二進制計數(shù)譯碼緩沖寄存1155.4.2 三態(tài)邏輯和微機總線接口一、總線結(jié)構(gòu)總線是多條數(shù)據(jù)線或地址線控制信號線的簡稱。(一) 總線表示方法公用導(dǎo)線設(shè)備 1設(shè)備 2總線設(shè)備 1設(shè)備 2(二) 設(shè)備性質(zhì)與總線雙向設(shè)備可讀出,可寫

58、入輸出設(shè)備只“讀出”總 線輸入設(shè)備只“寫入”116(三) 常用器件與總線的連接1. 兩個以上TTL(CMOS)器件輸出端不能與同一根總線連接;2. OC門和 OD門 可以輸出端并聯(lián)(線)后連接總線;3. 三態(tài)邏輯器件的輸出端可以連接同一根總線;二、三態(tài)器件和總線設(shè)計(一) 三態(tài)器件三態(tài): 高電平、低電平、高阻態(tài)三態(tài)緩沖器的邏輯符號曾用國標(biāo)美國原碼輸出高電平使能EN1原碼輸出低電平使能EN1反碼輸出高電平使能EN1反碼輸出低電平使能EN1117(二) 總線設(shè)計例 1 利用譯碼器實現(xiàn) 8 個數(shù)據(jù)共享一根總線74LS138STASTBSTCY0Y1Y2Y3Y4Y5Y6Y7PQRSTUVWA0A1A2

59、EN1EN1.總線000100010110001101011111100118設(shè)備 2設(shè)備 4設(shè)備 3三態(tài)鎖存譯碼ENEN輸出信號輸出信號輸入信號輸入信號三態(tài)鎖存設(shè)備選擇ENEN設(shè)備 1CP選通例 2 典型微型計算機總線電路高阻態(tài)0011119雙向總線寄存器CC4034AEA / BA / SP / SDSCP端口A端口BBUS 1BUS 2例3 兩總線間數(shù)據(jù)雙向傳送電路CC4034：帶有總線結(jié)構(gòu)的通用寄存器高阻態(tài)A組數(shù)據(jù)選通01傳輸方向控制10異步同步控制1并行串行控制串行數(shù)據(jù)輸入數(shù)據(jù)傳輸與CP無關(guān)00/1CP選通數(shù)據(jù) 同步傳輸120015.5 可編程時序邏輯電路5.5.1 可編程計數(shù)器一、

60、可編程同步加法計數(shù)器A0B0A1B1A2B2A3B3CC14585A BA0A1A2A374161Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CR11A B若 N = 1100110 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 0100 0 0 001121二、可編程同步減法計數(shù)器利用集成減法或可逆計數(shù)器的預(yù)置數(shù)功能實現(xiàn)。如二進制減法計數(shù)器 CC14526 ：CC14526Q0 Q1 Q2 Q3CPBOCPCFD0 D1 D2 D31ENC