輸入輸出端口

1、第7章 單片機(jī)的系統(tǒng)擴(kuò)展 1學(xué)習(xí)目標(biāo)掌握51單片機(jī)擴(kuò)展總線的結(jié)構(gòu)及組成掌握并行總線的邏輯與時(shí)序掌握并行總線擴(kuò)展的地址譯碼方法掌握51單片機(jī)擴(kuò)展存儲(chǔ)器的方法掌握51單片機(jī)擴(kuò)展I/O接口的方法27.1 51單片機(jī)擴(kuò)展總線基礎(chǔ) 單片機(jī)集成了CPU、I/O接口、存儲(chǔ)器、定時(shí)器和中斷系統(tǒng)等計(jì)算機(jī)的基本部件，外加電源、復(fù)位和時(shí)鐘等輔助電路即構(gòu)成一個(gè)能夠正常工作的最小系統(tǒng)。 3 然而，51單片機(jī)的片上資源終歸有限，針對某些應(yīng)用可能需要擴(kuò)展，如增加存儲(chǔ)器容量和輸入輸出端口數(shù)量，增加ADC和DAC等。 4MCS51 P2，P0 RD WR外部程序存 貯 器擴(kuò)展RAM并行I/O接口串行I/O接口A/D轉(zhuǎn)換D/A轉(zhuǎn)

2、換定時(shí)器計(jì)數(shù)器并行I/O設(shè) 備串行I/O設(shè) 備模擬量輸 入模擬量輸 出數(shù)據(jù)總線和地址總線PSENPSEN、RD 和WR等信號構(gòu)成了控制總線。5 為減少引腳數(shù)量，擴(kuò)展總線中的數(shù)據(jù)總線和地址總線低8位采用了分時(shí)復(fù)用技術(shù)，即P0口分時(shí)傳送地址總線信號的低8位（A0-A7）和數(shù)據(jù)總線信號（D0-D7）.7.1.1 單片機(jī)擴(kuò)展總線的結(jié)構(gòu)和組成6從P0口中分離出地址總線低8位地址信號 一般采用外接一個(gè)鎖存器的方法來實(shí)現(xiàn)。751系列單片機(jī)的擴(kuò)展總線信號包括： 地址總線信號 A0-A15； 數(shù)據(jù)總線信號 D0-D7； 控制總線信號 ALE、EA、PSEN、RD 和WR.891.訪問外部程序存儲(chǔ)器模式2.訪問外

3、部數(shù)據(jù)存儲(chǔ)器或數(shù)據(jù)端口模式(讀XRAM) 3.訪問外部數(shù)據(jù)存儲(chǔ)器或數(shù)據(jù)端口模式(寫XRAM)7.1.2 擴(kuò)展總線的邏輯關(guān)系和時(shí)序分析10訪問外部程序存儲(chǔ)器模式11訪問外部數(shù)據(jù)存儲(chǔ)器或數(shù)據(jù)端口模式(讀XRAM)12訪問外部數(shù)據(jù)存儲(chǔ)器或數(shù)據(jù)端口模式(寫XRAM)13所謂地址空間分配是把64KB的尋址空間通過地址譯碼的方法分成若干個(gè)頁面，不同的存儲(chǔ)器芯片占用不同的頁面，I/O端口與存儲(chǔ)器芯片一般也占用不同的頁面。7.1.3 總線擴(kuò)展的地址譯碼方法 64KB1KB1KB存儲(chǔ)器 芯片I/O端口14低位地址線用來選擇頁內(nèi)單元，稱為頁內(nèi)地址；高位地址線用于選擇頁面，稱為選頁（片）地址。0000 0111 0

4、000 00000000 0111 0111 11110000 0111 1111 11111KB (一頁).15地址譯碼時(shí)，選頁地址用于產(chǎn)生頁面選擇信號，頁內(nèi)地址用于產(chǎn)生頁內(nèi)單元選擇信號。16I/O端口擴(kuò)展時(shí)要直接產(chǎn)生端口選擇信號。17地址譯碼的方法通常有三種:全地址譯碼部分地址譯碼線選譯碼。181.全地址譯碼 所有的地址線都參與譯碼，每個(gè)存儲(chǔ)單元或端口與一個(gè)確定的地址一一對應(yīng)。 所有的選頁地址線參與選頁地址譯碼； 所有的頁內(nèi)地址線參與頁內(nèi)單元的譯碼（存儲(chǔ)器芯片自身功能）。19例：若頁面的大小為8KB，64KB的存儲(chǔ)空間分成8頁，則頁內(nèi)地址應(yīng)為13位，即A0-A12；其余地址為選頁地址，即

5、A13-A15，全地址譯碼要求所有選頁地址都參與選頁譯碼，產(chǎn)生8個(gè)頁面選擇信號。202. 部分地址譯碼 只有部分地址參與譯碼，一個(gè)存儲(chǔ)單元或端口與多個(gè)地址對應(yīng)。 部分地址譯碼法可以簡化譯碼電路的設(shè)計(jì)。 213. 線選譯碼 線選譯碼是部分地址譯碼的特殊形式，即直接用地址線來選通存儲(chǔ)器芯片或端口，一個(gè)存儲(chǔ)單元或端口與多個(gè)地址對應(yīng)。22 例如，不用譯碼電路，僅用高位地址線就可以把64KB的存儲(chǔ)空間劃分為不同的區(qū)域。 23地址空間分配 總線驅(qū)動(dòng)能力 電平的匹配 控制時(shí)序和邏輯的匹配 速度的協(xié)調(diào)狀態(tài)信號的處理 7.1.4 擴(kuò)展時(shí)應(yīng)該考慮的問題2451系列單片機(jī)采用總線擴(kuò)展方式可以實(shí)現(xiàn)：存儲(chǔ)器擴(kuò)展；輸入/

6、輸出端口擴(kuò)展；功能部件（如定時(shí)器、計(jì)數(shù)器、鍵盤、顯示器等）的擴(kuò)展；A/D和的D/A擴(kuò)展；257.2 51單片機(jī)存儲(chǔ)器的擴(kuò)展 7.2.1 存儲(chǔ)器基礎(chǔ)知識(shí) 7.2.2 程序存儲(chǔ)器的擴(kuò)展 7.2.3 數(shù)據(jù)存儲(chǔ)器的擴(kuò)展 7.2.4 存儲(chǔ)器綜合擴(kuò)展舉例261.半導(dǎo)體存儲(chǔ)器的分類 7.2.1存儲(chǔ)器基礎(chǔ)知識(shí) 272.常用EPROM介紹 EPROM的電路結(jié)構(gòu)主要包括: 地址譯碼器存儲(chǔ)矩陣和輸出緩沖器。28常用的EPROM芯片 型 號性 能2716273227642712827256容量/bit2KB84KB88KB816KB832KB8讀寫時(shí)間/ns350250250250250封裝DIP24DIP24DIP

7、28DIP28DIP2829EPROM芯片引腳圖 ( 2764 )303.常用SRAM介紹 ( 6264 )31常用的SRAM芯片型 號 性 能6116626462256容量/ bit2KB88KB832KB8讀寫時(shí)間/ns200200200工作電壓/V555典型工作電流/mA35408典型維持電流/mA5205封裝DIP24DIP28DIP2832SRAM芯片引腳圖 ( 6264 )333.EEPROM簡介 Electrically Erasable Programmable ROM 相同容量的EEPROM和EPROM的引腳是兼容的。型 號2816A28172817A2864A存儲(chǔ)容量2KB

8、82KB82KB88KB834程序存儲(chǔ)器的擴(kuò)展主要考慮以下幾個(gè)問題：地址線的連接數(shù)據(jù)線的連接控制信號的連接譯碼電路的設(shè)計(jì)7.2.2 程序存儲(chǔ)器的擴(kuò)展 35例7-1 若單片機(jī)為8031，試采用2764擴(kuò)展8KB的程序存儲(chǔ)器。擴(kuò)展存儲(chǔ)器地址范圍.doc36例7-2 若單片機(jī)為8031,試采用2764擴(kuò)展32KB的程序存儲(chǔ)器。擴(kuò)展存儲(chǔ)器地址范圍.doc37 擴(kuò)展外部數(shù)據(jù)存儲(chǔ)器與擴(kuò)展外部程序存儲(chǔ)器的設(shè)計(jì)方法基本一樣，但所用的控制信號不同，片外數(shù)據(jù)存儲(chǔ)器的讀/寫由單片機(jī)的 RD (P3.7)和 WR (P3.6)信號控制，而讀片外程序存儲(chǔ)器的信號為 PSEN.7.2.3 數(shù)據(jù)存儲(chǔ)器的擴(kuò)展 38例7-4

9、若單片機(jī)為8031，試采用SRAM芯片把外部數(shù)據(jù)存儲(chǔ)器擴(kuò)展為32KB。 分析：由于沒有指定SRAM的具體型號，外部數(shù)據(jù)存儲(chǔ)器擴(kuò)展為32KB有多種設(shè)計(jì)方案。方案一：62256 的存儲(chǔ)容量為32KB，可以采用1片62256來設(shè)計(jì)。方案二：62128的存儲(chǔ)容量為16KB，可以采用2片62128來設(shè)計(jì)。方案三：6264的存儲(chǔ)容量為8KB，可以用4片6264來設(shè)計(jì)。方案四：6116的存儲(chǔ)容量為2KB，可以用16片6116來設(shè)計(jì)方案五：可以用1片62128和2片6264來設(shè)計(jì)。方案六：可以用1片62128和8片6264來設(shè)計(jì)。 采用大容量的SRAM芯片會(huì)使使用的芯片數(shù)量減少，譯碼電路的復(fù)雜性降低，從而提高

10、電路的可靠性。因此方案一和方案二是比較合理的設(shè)計(jì)方案。 39例7-4 采用一片62256擴(kuò)展32KB外部數(shù)據(jù)存儲(chǔ)器。擴(kuò)展存儲(chǔ)器地址范圍.doc40擴(kuò)展存儲(chǔ)器地址范圍.doc例7-4 采用兩片62128擴(kuò)展32KB外部數(shù)據(jù)存儲(chǔ)器。41例7-5 若單片機(jī)為8031，請用1片2764擴(kuò)展8KB程序存儲(chǔ)器,用1片62256擴(kuò)展32KB外部數(shù)據(jù)存儲(chǔ)器。 7.2.4 存儲(chǔ)器綜合擴(kuò)展 42擴(kuò)展存儲(chǔ)器地址范圍?43擴(kuò)展EPROM地址譯碼方式?部分地址譯碼44擴(kuò)展RAM地址譯碼方式?線選譯碼457.3 51單片機(jī)并行IO端口的擴(kuò)展 7.3.1 簡單I/O端口擴(kuò)展 7.3.2 采用專用芯片擴(kuò)展I/O端口 7.3.

11、3 采用串行通訊方式擴(kuò)展I/O端口46 常用的并行I/O端口擴(kuò)展方法主要有簡單擴(kuò)展、專用接口芯片擴(kuò)展和串行擴(kuò)展三種。 簡單擴(kuò)展就是用74LS377、74LS373、74LS244、74LS245等鎖存器、三態(tài)門或雙向緩沖器構(gòu)造一個(gè)簡單的輸入/輸出端口； 專用接口芯片擴(kuò)展是采用8155、8255等專用接口芯片來擴(kuò)展輸入/輸出端口； 串行擴(kuò)展是采用串行通訊的方式擴(kuò)展并行輸入/輸出端口。47擴(kuò)展時(shí)需要注意以下幾點(diǎn)： 擴(kuò)展的并行I/O端口和外部數(shù)據(jù)存儲(chǔ)器統(tǒng)一編址，采用相同的控制信號，相同的尋址方式和相同的指令（MOVX）. 系統(tǒng)中所有并行I/O口擴(kuò)展芯片均應(yīng)按照“輸入三態(tài)、輸出鎖存”的原則與總線相連。

12、 注意P0口的負(fù)載能力。481.采用鎖存器擴(kuò)展簡單的8位輸出端口7.3.1 簡單I/O端口擴(kuò)展 49訪問外部數(shù)據(jù)存儲(chǔ)器或數(shù)據(jù)端口模式(寫XRAM)50地址譯碼方式?端口地址?51MOV DPTR, #7FFFHMOV A，#dataMOVX DPTR，A522.用三態(tài)門擴(kuò)展8位并行輸入端口53訪問外部數(shù)據(jù)存儲(chǔ)器或數(shù)據(jù)端口模式(讀XRAM)54MOV DPTR, #0BFFFHMOVX A, DPTR55MOV DPTR , #0BFFFHMOVX A , DPTR3.采用鎖存器擴(kuò)展選通輸入的8位并行口 564.簡單I/O接口擴(kuò)展應(yīng)用574.不用總線信號擴(kuò)展I/O端口端口地址多少?地址譯碼方式?

13、58CLRP3.2MOVP1, #6CHCLRP3.0SETBP3.0向U2對應(yīng)的端口輸出數(shù)據(jù)6CH的程序段:59 常用的并行擴(kuò)展芯片有8255A和8155. 8255A可以外擴(kuò)三個(gè)8位的并行輸入/輸出端口； 8155可以外擴(kuò)256Bytes靜態(tài)RAM、一個(gè)可編程的14位減法計(jì)數(shù)器、兩個(gè)8位并行I/O端口和一個(gè)6位并行I/O端口。7.3.2 使用專用芯片擴(kuò)展I/O端口 601. 8155的內(nèi)部結(jié)構(gòu) 61表7-11 8155內(nèi)部RAM和I/O端口寄存器編址 名 稱 地 址 名 稱 地 址內(nèi)部RAM 00H FFHPB口寄存器010命令字寄存器（僅寫） 000PC口寄存器011狀態(tài)字寄存器（僅讀）

14、 000定時(shí)器/計(jì)數(shù)器低字節(jié)寄存器100PA口寄存器 001定時(shí)器/計(jì)數(shù)器高字節(jié)寄存器1012. 8155的RAM和I/O端口地址編碼 62表7-12 8155操作控制邏輯 633. 8155的命令字 644. 8155的狀態(tài)字 655. 8155的定時(shí)器/計(jì)數(shù)器 666. 8155與51單片機(jī)的接口方法 8155擴(kuò)展端口地址67例：定義A口和C口為輸入口， B口為輸出口，寫出初始化程序，并向B端口輸出數(shù)據(jù)9BH.8155命令字：02HTM2 TM1 IEB IEAPC2 PC1 PB PA 0 0 0 0 0 0 1 0;初始化程序MOVDPTR，#4000HMOVA，#02HMOVXDPT

15、R，A;向B端口輸出數(shù)據(jù)9BHMOVDPTR，#4002HMOVA，#9BHMOVXDPTR，A681.用74LS165擴(kuò)展并行輸入口 7.3.3 采用串行通訊方式擴(kuò)展并行I/O端口 P3.0 (RXD): 數(shù)據(jù)引腳P3.1 (TXD): 輸出同步移位脈沖S/ L (Shift/ Load): 0并行輸出; 1移位.692.用74LS164擴(kuò)展并行輸出口 707.4 單片機(jī)串行擴(kuò)展總線接口技術(shù) 7.4.1 SPI串行總線 7.4.2 IIC總線71 SPI是Serial Peripheral interface的縮寫，顧名思義就是串行外圍設(shè)備接口。SPI是一種高速的、全雙工、同步的串行總線接口，主要應(yīng)用在 EEPROM、FLASH、實(shí)時(shí)時(shí)鐘、AD轉(zhuǎn)換器和D/A轉(zhuǎn)換器等芯