組合邏輯電路習題附答案

1、-. z.例1 指出以下圖1所示電路的輸出邏輯電平是高電平、低電平還 是高阻態(tài)。圖(a)中的門電路都是74系列的TTL門電路，圖(b)中的門電路為CC4000系列的CMOS門電路。圖1解： TTL門電路的輸入端懸空時，相當于高電平輸入，輸入端接有電阻時，其電阻阻值大于1.4K時，該端也相當于高電平，電阻值小于0.8K時，該端才是低電平。而CMOS邏輯門電路，輸入端不管是接大電阻還是接小電阻，該端都相當于低電平即地電位。所以有如下結(jié)論： (a) 為低電平狀態(tài)；是低電平狀態(tài)；是高電平狀態(tài)；輸出為高阻狀態(tài)； (b) 輸出為高電平；輸出是低電平狀態(tài)；輸出是低電平狀態(tài)；例2 圖例2所示為用三態(tài)門傳輸數(shù)據(jù)

2、的示意圖，圖中n個三態(tài)門連到總線BUS，其中D1、D2、Dn為數(shù)據(jù)輸入端，EN1、EN2、ENn為三態(tài)門使能控制端，試說明電路能傳輸數(shù)據(jù)的原理。圖例2解：由三態(tài)門電路符號可知，當使能端低電平時，三態(tài)門輸出為高阻阻態(tài)，所以，只要給各三態(tài)門的使能端依次為高電平時，則的數(shù)據(jù)就依次被傳輸?shù)娇偩€上去。例3 *功能的邏輯函數(shù)表達式為L=m(1,3,4,7,12,14,15);(1)試用最少量的與-非門實現(xiàn)該函數(shù)；(2)試用最少量的或-非門實現(xiàn)該函數(shù)；解： (1)設(shè)變量為A、B、C、D，用卡諾圖化簡，結(jié)合1方格得： (2)卡諾圖中結(jié)合0方格，求最簡的或與表達式，得：例4 試用一片八選一數(shù)據(jù)選擇器74LS15

3、1實現(xiàn)邏輯函數(shù)。(1) (2) 解：解例根本思路： 選定多路選擇器的地址輸入變量，列出卡諾圖，求出數(shù)據(jù)輸入端的函數(shù)關(guān)系式； (1) 選定四變量函數(shù)中的ABC(A2A1A0)為地址輸入，卡諾圖為 A2A1 74LS151MU* A0 D0 D1 D2 D3 D4 D5 D6 D71畫出的電路圖為：2 選定多路選擇器的地址變量為,由于地址數(shù)正好是變量數(shù)，所以數(shù)據(jù)輸入端的邏輯關(guān)系一定是常量0和1。畫卡諾言圖如下：由卡諾圖可知：其電路圖為： A2A1 74LS151MU* A0 D0 D1 D2 D3 D4 D5 D6 D71例5 用雙2線-4線譯碼器74LS139及最少量的與-非門實現(xiàn)以下邏輯函數(shù)。解： 把2/4譯碼器先連接成3/8譯碼器，然后實現(xiàn)二個邏輯函數(shù)，根據(jù)二個邏輯函數(shù)，連接出電路如下圖：例6 設(shè)*和Y分別為二位二進制數(shù)，試用最少量的半加器和與門實現(xiàn)Z= *Y運算。解： 由于、是二位的二進制數(shù)，根據(jù)直式運算