基于FPGA+DSP的信息融合系統(tǒng)的設(shè)計

1、 基于FPGA+DSP的信息融合系統(tǒng)的設(shè)計 連玉杰摘 要：隨著時代信息化的高速發(fā)展，多數(shù)據(jù)源的信息傳遞、綜合、處理等標(biāo)準(zhǔn)化流程等逐步滲透到社會各領(lǐng)域中。傳統(tǒng)單一或者簡單動作組合早已無法滿足船舶行業(yè)中復(fù)雜的機(jī)械動作流程，將多源信息融合系統(tǒng)與組合導(dǎo)航結(jié)合已成為新的研究熱點方向?；贔PGA+DSP的架構(gòu)體系綜合兩者優(yōu)勢，具有大規(guī)模、高集成、處理速度快、頻率高等特點，能夠滿足復(fù)雜時序邏輯設(shè)計，適用于高速、復(fù)雜、多接口處理環(huán)境，可以充當(dāng)一個協(xié)同處理器、高速數(shù)據(jù)傳輸接口，完成多源數(shù)據(jù)的解析、存儲以及處理。Key：信息融合;FPGA+DSP;時序邏輯設(shè)計0 引言隨著社會信息高速的多元化發(fā)展，大國之間的博弈

2、愈發(fā)激烈，譬如近些年來逐步興起的信息戰(zhàn)。多源數(shù)據(jù)的信息融合早已成為軍事戰(zhàn)場上的制勝關(guān)鍵。本文依托某國防科研項目，著重從綜合信息融合系統(tǒng)物理層進(jìn)行設(shè)計分析，闡述系統(tǒng)級數(shù)據(jù)鏈路以及控制等基本流程。該系統(tǒng)充分體現(xiàn)FPGA+DSP架構(gòu)體系的結(jié)構(gòu)靈活、多模塊化設(shè)計、可拓展等綜合優(yōu)勢。1 休眠單元分系統(tǒng)設(shè)計由于DSP和FPGA都是大功耗器件，為了降低綜合控制器的待機(jī)功耗，選取TI公司的MSP430作為休眠待機(jī)單元分系統(tǒng)MCU。MSP430單片機(jī)在工作狀態(tài)下功耗為220 A，通訊接口MAX1490A在接收狀態(tài)時的功耗為250 A，發(fā)送狀態(tài)時的功耗為200 mA。由于MAX1490A接收狀態(tài)時的功耗比較大，因

3、此，綜合控制器的休眠單元僅接收指令，不發(fā)送指令。由于綜合控制器的休眠單元內(nèi)部其他外圍電路也需要消耗功率，通過我們初步計算，單個休眠單元總消耗電流小于50 mA，休眠待機(jī)總功耗約0.2 W。DSP+FPGA結(jié)構(gòu)組成的電路單元稱為綜合控制器核心單元，休眠單元控制綜合控制器核心單元的供電電路。當(dāng)整個處于待機(jī)狀態(tài)時，綜合控制器核心單元處于斷電模式，當(dāng)單片機(jī)接到上級設(shè)備發(fā)出的啟動命令后，單片機(jī)通過控制磁保持繼電器工作，給綜合控制器核心單元供電，這樣，DSP和FPGA上電，喚醒綜合控制器核心單元，使整個綜合控制器處于工作狀態(tài)。當(dāng)整個系統(tǒng)處于待機(jī)狀態(tài)時，綜合控制器核心單元處于斷電模式，休眠待機(jī)單元一直處于工

4、作狀態(tài)。當(dāng)綜合控制器接到上級系統(tǒng)發(fā)出的啟動命令或內(nèi)部預(yù)置的定時啟動后，休眠待機(jī)單元通過控制磁保持繼電器給綜合控制器核心單元供電，綜合控制器核心單元上電后，使整個綜合控制器處于工作狀態(tài)。休眠待機(jī)單元采用冗余架構(gòu)設(shè)計，休眠待機(jī)單元主機(jī)與休眠待機(jī)單元副機(jī)互為冗余，并通過內(nèi)部單片機(jī)的串口通訊，當(dāng)其中一個休眠待機(jī)單元的單片機(jī)發(fā)生故障，設(shè)備自動切換到另一個休眠待機(jī)單元的單片機(jī)，并強(qiáng)制復(fù)位有故障的單片機(jī)（三次），若故障單片機(jī)復(fù)位正常后，該單片機(jī)作為副機(jī)，繼續(xù)工作;若故障單片機(jī)復(fù)位異常后，正常工作的單片機(jī)將故障信息記錄保存，一旦喚醒綜合控制器核心單元，立即將故障信息上報給核心單元。2 核心單元設(shè)計核心單元主要

5、由DSP及外圍電路、FPGA、1553總線控制器、RS422接口電路、CAN通訊電路、IO輸入電路、IO輸出及繼電器驅(qū)動電路等。FPGA部分與DDC公司的總線控制器B61580-S3相連，主要完成1553B通訊功能，達(dá)到某系統(tǒng)相互通訊的任務(wù)，該芯片的好處在于只需要+5V的電源輸入就能夠滿足收發(fā)器的供電需求，保證了系統(tǒng)的低功耗和可靠性。 綜合控制器電路在設(shè)計中，DSP為主機(jī)，F(xiàn)PGA為從機(jī)，DSP與FPGA通過DSP的XINTF數(shù)據(jù)總線進(jìn)行數(shù)據(jù)交互。XINTF數(shù)據(jù)總線包括16位地址線和16位數(shù)據(jù)線。核心單元設(shè)計原理框圖如圖2所示。3 FPGA部分系統(tǒng)設(shè)計FPGA與DSP之間通過XINTF總線之間進(jìn)行數(shù)據(jù)傳遞，主要進(jìn)行協(xié)議之間轉(zhuǎn)換用作一個擴(kuò)展接口的作用。FPGA與DSP部分通訊仿真圖如圖3。4 結(jié)論該系統(tǒng)架構(gòu)成功解決了DSP拓展接口不足的問題，可為多傳感器、多通道軍工與工業(yè)環(huán)境提供完整的解決方案，實驗結(jié)果證明該系統(tǒng)可滿足復(fù)雜的控制流程，在多信號、多傳感器回路中提供單CPU成熟的運行架構(gòu)，運行速率快，通道數(shù)多，為低成本、低功耗的軍工與工業(yè)環(huán)境提供有效的參考。Reference：1李金明，高德亮.基于FPGA+DSP新型架構(gòu)信號協(xié)同處理方案分析J.蘭州石