數(shù)字邏輯電路實(shí)驗(yàn)指導(dǎo)書(shū)

1、.wd.wd.wd.數(shù)字邏輯電路實(shí)驗(yàn)指導(dǎo)書(shū)2013年6月前 言數(shù)字邏輯電路是計(jì)算機(jī)科學(xué)與技術(shù)及相關(guān)專(zhuān)業(yè)的一門(mén)專(zhuān)業(yè)根基課，是一門(mén)重點(diǎn)課程。在計(jì)算機(jī)硬件的各個(gè)領(lǐng)域中均會(huì)用到數(shù)字邏輯的有關(guān)知識(shí)。本實(shí)驗(yàn)課程的主要目的是使學(xué)生通過(guò)實(shí)驗(yàn)手段掌握各種集成電路及其設(shè)計(jì)，同時(shí)訓(xùn)練學(xué)生一定的實(shí)驗(yàn)動(dòng)手能力，也使學(xué)生系統(tǒng)科學(xué)地受到分析問(wèn)題和解決問(wèn)題的訓(xùn)練。本實(shí)驗(yàn)指導(dǎo)書(shū)的內(nèi)容主要包括門(mén)電路邏輯功能及測(cè)試、組合邏輯電路的分析與設(shè)計(jì)、譯碼器、選擇器、觸發(fā)器、計(jì)數(shù)器、時(shí)序邏輯電路的分析與設(shè)計(jì)等的綜合實(shí)驗(yàn)。實(shí)驗(yàn)的重點(diǎn)是通過(guò)實(shí)驗(yàn)認(rèn)識(shí)并驗(yàn)證各種集成芯片工作原理及其相關(guān)本卷須知；實(shí)驗(yàn)的難點(diǎn)也在于用所學(xué)知識(shí)設(shè)計(jì)綜合性實(shí)驗(yàn)。數(shù)字邏輯電路

2、實(shí)驗(yàn)作為計(jì)算機(jī)各專(zhuān)業(yè)數(shù)字邏輯課程的一個(gè)重要環(huán)節(jié)。在這一環(huán)接中，數(shù)字邏輯側(cè)重討論各種集成芯片，學(xué)會(huì)設(shè)計(jì)簡(jiǎn)單的電路。因此，它的先修課程是計(jì)算機(jī)根基、離散數(shù)學(xué)、大學(xué)物理、模擬電子線路等。本實(shí)驗(yàn)指導(dǎo)書(shū)以素質(zhì)教育為目標(biāo)，力求使學(xué)生通過(guò)實(shí)驗(yàn)加深對(duì)根基知識(shí)的理解，同時(shí)強(qiáng)化實(shí)際的動(dòng)手能力，切實(shí)做到理論與實(shí)際應(yīng)用相結(jié)合。本書(shū)中所涉及的實(shí)驗(yàn)都是以啟東市東疆計(jì)算機(jī)生產(chǎn)的DJ-SD型數(shù)字邏輯實(shí)驗(yàn)箱為模板進(jìn)展講解，由于編者水平有限，書(shū)中難免存在紕漏之處，懇請(qǐng)各位同仁賜教。實(shí) 驗(yàn) 須 知數(shù)字邏輯電路實(shí)驗(yàn)課程是一門(mén)專(zhuān)業(yè)根基課，具有很強(qiáng)的實(shí)踐性，是數(shù)字邏輯電路教學(xué)中必不可少的環(huán)節(jié)。使學(xué)生通過(guò)實(shí)驗(yàn)手段掌握各種集成電路及其設(shè)計(jì)，

3、同時(shí)訓(xùn)練學(xué)生一定的實(shí)驗(yàn)動(dòng)手能力，也使學(xué)生系統(tǒng)科學(xué)地受到分析問(wèn)題和解決問(wèn)題的訓(xùn)練，為后續(xù)專(zhuān)業(yè)課的學(xué)習(xí)打下堅(jiān)實(shí)的根基。在實(shí)驗(yàn)的過(guò)程中需要注意一下兩點(diǎn)問(wèn)題：一、實(shí)驗(yàn)要求：1做好課前的預(yù)習(xí)準(zhǔn)備工作。為了能夠保證實(shí)驗(yàn)的順利進(jìn)展，且提高實(shí)驗(yàn)效率，實(shí)驗(yàn)前必須做好充分的預(yù)習(xí)，仔細(xì)閱讀將要做的實(shí)驗(yàn)內(nèi)容，復(fù)習(xí)相關(guān)理論知識(shí)，明確實(shí)驗(yàn)?zāi)康暮鸵?，熟悉?shí)驗(yàn)要用到的芯片功能及各引腳的作用，熟悉實(shí)驗(yàn)原理、實(shí)驗(yàn)步驟和實(shí)驗(yàn)本卷須知，對(duì)思考題、實(shí)驗(yàn)的結(jié)果和可能出現(xiàn)的問(wèn)題進(jìn)展分析和預(yù)估，并將相應(yīng)的預(yù)習(xí)結(jié)果記錄下來(lái)，以備使用。2按時(shí)進(jìn)入實(shí)驗(yàn)室進(jìn)展實(shí)驗(yàn)，并在實(shí)驗(yàn)開(kāi)場(chǎng)之前，認(rèn)真檢查實(shí)驗(yàn)儀器，領(lǐng)取實(shí)驗(yàn)要用的芯片，如有問(wèn)題及時(shí)向教師反響，未

4、經(jīng)許可，不得擅自更換實(shí)驗(yàn)設(shè)備。3實(shí)驗(yàn)過(guò)程中，認(rèn)真按照實(shí)驗(yàn)步驟和教師的要求完成，并記錄數(shù)據(jù)，實(shí)事求是。4接線和拆線時(shí)要輕拿輕放，不能死拉硬拽；連接芯片時(shí)要注意接地和接電源的引腳位置，防止反接時(shí)芯片過(guò)熱燒毀，接通電源之前再次檢查電路連接是否正確，盡量減少導(dǎo)線和芯片等耗材的損壞。5實(shí)驗(yàn)過(guò)程中，要保持實(shí)驗(yàn)室的干凈和整潔，不準(zhǔn)將零食帶入實(shí)驗(yàn)室，不準(zhǔn)吸煙，不可大聲喧嘩、隨意談笑。6實(shí)驗(yàn)完畢，要將所用的實(shí)驗(yàn)儀器、試驗(yàn)箱、導(dǎo)線整理好，將芯片放回原處。二、安全用電：安全用電是實(shí)驗(yàn)中始終需要注意的重要問(wèn)題，在實(shí)驗(yàn)的過(guò)程中，為了防止觸電事故的發(fā)生，確保人身和設(shè)備安全，必須做到以下幾點(diǎn)：1注意要先連線再通電，先斷電再

5、拆線，嚴(yán)禁帶電接線、改線、拆線，接通電源之前須通知同組同學(xué)，以防觸電事故。2嚴(yán)禁在實(shí)驗(yàn)過(guò)程中觸及帶電部位，一旦遇到觸電事故，應(yīng)立即切斷電源。3實(shí)驗(yàn)過(guò)程中，要隨時(shí)注意設(shè)備儀器的工作情況，如果發(fā)現(xiàn)有超流量、過(guò)熱、異味、冒煙等現(xiàn)象，應(yīng)立即切斷電源。三、實(shí)驗(yàn)報(bào)告書(shū)寫(xiě)要求：書(shū)寫(xiě)實(shí)驗(yàn)報(bào)告是實(shí)驗(yàn)課的主要環(huán)節(jié)之一，通過(guò)實(shí)驗(yàn)報(bào)告的書(shū)寫(xiě)，可以系統(tǒng)的梳理和分析實(shí)驗(yàn)課中所獲得的知識(shí)，以及實(shí)驗(yàn)中的缺乏之處，同時(shí)提高了學(xué)生的總結(jié)能力。實(shí)驗(yàn)報(bào)告主要包括以下內(nèi)容：實(shí)驗(yàn)?zāi)康模粚?shí)驗(yàn)儀器；此項(xiàng)內(nèi)容要清楚羅列出實(shí)驗(yàn)要用到的儀器和芯片型號(hào)、個(gè)數(shù)。實(shí)驗(yàn)內(nèi)容； 此項(xiàng)中概述本次實(shí)驗(yàn)中需要做的實(shí)驗(yàn)工程。實(shí)驗(yàn)步驟； 詳細(xì)介紹實(shí)驗(yàn)過(guò)程、需要用到的

6、電路圖、如何連線、數(shù)據(jù)的預(yù)估及實(shí)驗(yàn)結(jié)果、錯(cuò)誤分析等。思考題；通過(guò)實(shí)驗(yàn)，認(rèn)真思考和解答實(shí)驗(yàn)指導(dǎo)書(shū)中所列的思考題?？偨Y(jié)該項(xiàng)是學(xué)生寫(xiě)出對(duì)本次實(shí)驗(yàn)的總體感受，如學(xué)到什么、個(gè)人在實(shí)驗(yàn)中有什么不好的習(xí)慣、在連線調(diào)試時(shí)發(fā)現(xiàn)了什么錯(cuò)誤、如何處理錯(cuò)誤、在后繼的實(shí)驗(yàn)中還要注意那些缺乏等。目 錄TOC o 1-3 h z uHYPERLINK l _Toc398642531實(shí)驗(yàn)一門(mén)電路邏輯功能及測(cè)試 PAGEREF _Toc398642531 h 6HYPERLINK l _Toc398642532實(shí)驗(yàn)二組合邏輯電路的分析與設(shè)計(jì) PAGEREF _Toc398642532 h 13HYPERLINK l _Toc3

7、98642533實(shí)驗(yàn)三編碼器和譯碼器 PAGEREF _Toc398642533 h 17HYPERLINK l _Toc398642534實(shí)驗(yàn)四數(shù)據(jù)選擇器和數(shù)值比較器 PAGEREF _Toc398642534 h 21HYPERLINK l _Toc398642535實(shí)驗(yàn)五觸發(fā)器一 PAGEREF _Toc398642535 h 25HYPERLINK l _Toc398642536實(shí)驗(yàn)六觸發(fā)器二 PAGEREF _Toc398642536 h 30HYPERLINK l _Toc398642537實(shí)驗(yàn)七時(shí)序電路分析和設(shè)計(jì) PAGEREF _Toc398642537 h 33HYPERLI

8、NK l _Toc398642538實(shí)驗(yàn)八移位存放器功能測(cè)試及其應(yīng)用 PAGEREF _Toc398642538 h 36HYPERLINK l _Toc398642539實(shí)驗(yàn)九計(jì)數(shù)器 PAGEREF _Toc398642539 h 40HYPERLINK l _Toc398642540實(shí)驗(yàn)十 555定時(shí)器功能測(cè)試及其應(yīng)用 PAGEREF _Toc398642540 h 45HYPERLINK l _Toc398642541附錄 PAGEREF _Toc398642541 h 50實(shí)驗(yàn)一門(mén)電路邏輯功能及測(cè)試一、實(shí)驗(yàn)?zāi)康?熟悉數(shù)字電路箱的構(gòu)造、 基本功能和使用方法；2熟悉各種邏輯門(mén)電路的邏輯符號(hào)

9、和邏輯功能；3掌握各種常用集成門(mén)電路邏輯功能的驗(yàn)證方法；4熟悉所用集成電路的引腳位置及各引腳用途。5了解由與非門(mén)所組成的其他門(mén)電路的分析方法；6掌握由與非門(mén)組成非門(mén)的三種方法及其構(gòu)造原理。二、實(shí)驗(yàn)儀器1數(shù)字邏輯電路實(shí)驗(yàn)箱；2配套芯片：74LS00 二輸入端四與非門(mén) 2個(gè) 74LS10三輸入端三與非門(mén) 1個(gè)74LS20 四輸入端二與非門(mén) 1個(gè)74LS86二輸入端四異或門(mén)1個(gè)3導(dǎo)線假設(shè)干。三、實(shí)驗(yàn)原理集成邏輯門(mén)電路是最簡(jiǎn)單、最 基本的數(shù)字集成元件，是數(shù)字邏輯電路的 基本組成但愿，任何復(fù)雜的組合電路和時(shí)序電路都可用邏輯門(mén)通過(guò)適當(dāng)?shù)慕M合連接而成。雖然中、大規(guī)模集成電路相繼問(wèn)世，但組成某一系統(tǒng)時(shí)，仍少不

10、了各種門(mén)電路。因此,掌握邏輯門(mén)的工作原理，熟練、靈活地使用邏輯門(mén)是數(shù)字技術(shù)工作者所必備的 基本功之一。另外，門(mén)電路也是開(kāi)關(guān)電路的一種，它具有一個(gè)或多個(gè)輸入端，只有一個(gè)輸出端，當(dāng)一個(gè)或多個(gè)輸入端有信號(hào)時(shí)其輸出才有信號(hào)。門(mén)電路在滿足一定條件時(shí)，按一定規(guī)律輸出信號(hào)，起著開(kāi)關(guān)作用。 基本門(mén)電路有與門(mén)、或門(mén)、非門(mén)三種，也可將其組合而構(gòu)成與非門(mén)、或非門(mén)、異或門(mén)、同或門(mén)和與或非門(mén)五種常用的組合邏輯門(mén)。本實(shí)驗(yàn)中主要選用了TTL74LS系列與非門(mén)和異或門(mén)進(jìn)展參數(shù)的實(shí)驗(yàn)測(cè)試，以掌握門(mén)電路的主要參數(shù)的意義和測(cè)試方法。圖1-1為74LS00芯片的引腳圖，圖1-2為其中一個(gè)與非門(mén)電路原理圖，其 基本功能是：只有在輸入信

11、號(hào)A、B全為高電平時(shí)輸出才為低電平，否那么，輸出都為高電平。輸出與輸入的邏輯關(guān)系為：。74LS10和74LS20芯片的 基本原理與74LS00一致，只是輸入端的個(gè)數(shù)不同，74LS10是三個(gè)輸入端的與非門(mén)芯片，74LS20是四個(gè)輸入端的與非門(mén)芯片。 EMBD Unknown 圖1-1 74LS00芯片引腳圖圖1-2 兩輸入與非門(mén)原理圖74LS86為異或門(mén)芯片圖1-374LS86芯片引腳圖，其中有四個(gè)異或門(mén)，如圖1-4所示，每個(gè)異或門(mén)有兩個(gè)輸入端和一個(gè)輸出端，其 基本功能是：當(dāng)兩個(gè)輸入端相異(即一個(gè)為0，另一個(gè)為1)時(shí)，輸出為1；當(dāng)兩個(gè)輸入端一樣時(shí)同為0或者同為1，輸出為0。即：Y=Aeq oac

12、(,+)B=AB+AB。圖1-374LS86芯片引腳圖圖1-4 兩輸入與非門(mén)原理圖四、預(yù)習(xí)要求1復(fù)習(xí)各種門(mén)電路的工作原理及相應(yīng)的邏輯表達(dá)式；2熟悉所用集成電路的引線位置及各引線的功能、用途；3將各門(mén)電路理論值標(biāo)在真值表上，以便在實(shí)驗(yàn)中驗(yàn)證；4閱讀本節(jié)實(shí)驗(yàn)說(shuō)明，預(yù)習(xí)相關(guān)內(nèi)容。五、實(shí)驗(yàn)內(nèi)容1熟悉數(shù)字邏輯電路實(shí)驗(yàn)箱的使用方法；2檢測(cè)芯片的邏輯功能74LS00、74LS10、74LS20、74LS86；3用與非門(mén)組成其他門(mén)電路，并測(cè)試驗(yàn)證。六、實(shí)驗(yàn)步驟實(shí)驗(yàn)前先檢查數(shù)字電路實(shí)驗(yàn)箱的電源是否正常，然后選擇實(shí)驗(yàn)將要使用的集成芯片進(jìn)展實(shí)驗(yàn)。數(shù)字電路實(shí)驗(yàn)箱的介紹DJ-SD型數(shù)字邏輯實(shí)驗(yàn)儀是DJ系列產(chǎn)品之一，它適

13、用于數(shù)字邏輯電路、脈沖電路等課程的教學(xué)實(shí)驗(yàn)，同時(shí)也適用于相關(guān)電子課程設(shè)計(jì)、產(chǎn)品開(kāi)發(fā)及科研。該實(shí)驗(yàn)儀在吸取國(guó)內(nèi)外同類(lèi)產(chǎn)品優(yōu)點(diǎn)的根基上設(shè)計(jì)定型的，它具有設(shè)計(jì)精良、性能穩(wěn)定、接觸可靠、使用方便等特點(diǎn)，為開(kāi)發(fā)型實(shí)驗(yàn)創(chuàng)造了理想的實(shí)驗(yàn)環(huán)境，是廣闊高等院校實(shí)驗(yàn)室首選產(chǎn)品。DJ-SD系列數(shù)字邏輯實(shí)驗(yàn)儀主要由電源接口、通用電路單元、面包板、各式IC插座等組成。通用電路包括四位8421BCD碼LED顯示器，1位LED顯示器，時(shí)鐘電路，時(shí)序啟停電路，手動(dòng)單脈沖電路，可調(diào)連續(xù)脈沖發(fā)生器，頻率計(jì)，十六位二進(jìn)制電平顯示開(kāi)關(guān)，十六位二進(jìn)制電平輸入開(kāi)關(guān)，邏輯筆、電位器組等。DJ-SD1實(shí)驗(yàn)箱的系統(tǒng)構(gòu)造框圖如1-5所示：BCD

14、碼LED七段顯示電位器組電源及開(kāi)關(guān)可調(diào)連續(xù)脈沖手動(dòng)單脈沖時(shí)序及固定脈沖數(shù)字頻率計(jì)邏輯筆邏輯電平顯示邏輯電平輸入開(kāi)關(guān)面包板區(qū)IC插座IC插座IC插座或阻容元件區(qū)圖1-5DJ-SD1實(shí)驗(yàn)箱的系統(tǒng)構(gòu)造框圖檢測(cè)芯片的邏輯功能為了驗(yàn)證某一種門(mén)電路功能，首先選定元件型號(hào)，并正確連接好元件的工作電壓端。1選用兩輸入與非門(mén)74LS00一只，插入實(shí)驗(yàn)板上的IC插座，在斷電的情況下，按圖1-2接線，輸入端A、B分別接K1K2電平開(kāi)關(guān)輸出插口，每個(gè)端都可以獨(dú)立提供邏輯“0和“1兩種狀態(tài)，輸出端接電平顯示發(fā)光二極管L1L16中任意一個(gè)，特別注意Vcc及地線不能接錯(cuò)。表1-1真值表輸 入輸 出ABY理論值Y實(shí)驗(yàn)值1H1

15、H1H0L0L1H0L0L檢查連線無(wú)誤后，接通電源，并將輸入電平開(kāi)關(guān)按表1-1所列值進(jìn)展變化，分別測(cè)出對(duì)應(yīng)的邏輯狀態(tài)，并將結(jié)果記錄填入表1-1中。74LS00中有四個(gè)兩輸入的與非門(mén)，按照剛剛所描述的方法，依次檢測(cè)另外三個(gè)，并將結(jié)果記錄，以備后面實(shí)驗(yàn)使用。2分別選用三輸入與非門(mén)74LS10和四輸入與非門(mén)74LS20各一只，插入實(shí)驗(yàn)板上的IC插座，按照1中所述方法進(jìn)展測(cè)試，并將結(jié)果記錄。3選取二輸入四異或門(mén)電路74LS86，按圖1-4接線，輸入端A、B接輸入電平開(kāi)關(guān)，再把Y接發(fā)光二極管，仍按照表1-1中所示改變輸入值，并記錄對(duì)應(yīng)結(jié)果。3用與非門(mén)組成其他門(mén)電路1組成非門(mén)如圖1-6所示，將一個(gè)兩輸入與

16、非門(mén)的A、B輸入端連接在一起，將多個(gè)輸入端變成一個(gè)輸入端，即可實(shí)現(xiàn)非門(mén)功能，理論推導(dǎo)如下：Y=AB 且 A=B 所以 Y=AB =AA =A 即： Y=A圖1-6 由與非門(mén)構(gòu)成非門(mén)電路根據(jù)圖1-6進(jìn)展連線，按照表1-2中所列輸入的變化而改變電路輸入的值，并將理論推導(dǎo)結(jié)果和實(shí)驗(yàn)結(jié)果分別填入表1-2：表1-2 用與非門(mén)構(gòu)造非門(mén)所得理論和實(shí)驗(yàn)結(jié)果輸 入輸 出AY理論值Y實(shí)驗(yàn)值1H0L除了用與非門(mén)構(gòu)造非門(mén)功能以外，還可以使用74LS04非門(mén)芯片芯片的引腳圖見(jiàn)附錄。2組成與門(mén)如圖1-7所示，4、5、6三個(gè)引腳所構(gòu)造的就是1中所述的非門(mén)，在此根基上再加一個(gè)非門(mén)1、2、3引腳，即可構(gòu)造與門(mén)，理論推導(dǎo)如下：Y

17、=(AB)=AB 即：Y=AB圖1-7 由與非門(mén)構(gòu)成與門(mén)電路根據(jù)圖1-7進(jìn)展連線，按照表1-3中所列輸入的變化而改變電路輸入的值，并將理論推導(dǎo)結(jié)果和實(shí)驗(yàn)結(jié)果分別填入表1-3：表1-3 用與非門(mén)構(gòu)造與門(mén)所得理論和實(shí)驗(yàn)結(jié)果輸 入輸 出ABY理論值Y實(shí)驗(yàn)值1H1H1H0L0L1H0L0L3組成或門(mén)電路構(gòu)造如圖1-8所示，由與非門(mén)所構(gòu)造的或門(mén)，理論推導(dǎo)如下：Y=(AB)根據(jù)反演率可得： Y=A+B=A+B圖1-8 由與非門(mén)構(gòu)成或門(mén)電路根據(jù)圖1-8進(jìn)展連線，按照表1-4中所列輸入的變化而改變電路輸入的值，并將理論推導(dǎo)結(jié)果和實(shí)驗(yàn)結(jié)果分別填入表1-4：表1-4 用與非門(mén)構(gòu)造或門(mén)所得理論和實(shí)驗(yàn)結(jié)果輸 入輸 出

18、ABY理論值Y實(shí)驗(yàn)值1H1H1H0L0L1H0L0L4組成異或門(mén)電路構(gòu)造如圖1-8所示，由與非門(mén)所構(gòu)造的異或門(mén)，理論推導(dǎo)如下：Y=(AB)A) (AB)B)=(AB)A+(AB)B=(A+B)A+(A+B)B=AB+AB圖1-9 由與非門(mén)構(gòu)成異或門(mén)電路根據(jù)圖1-9進(jìn)展連線，按照表1-5中所列輸入的變化而改變電路輸入的值，并將理論推導(dǎo)結(jié)果和實(shí)驗(yàn)結(jié)果分別填入表1-5：表1-5 用與非門(mén)構(gòu)造異或門(mén)所得理論和實(shí)驗(yàn)結(jié)果輸 入輸 出ABY理論值Y實(shí)驗(yàn)值1H1H1H0L0L1H0L0L七、數(shù)據(jù)記錄與處理實(shí)驗(yàn)前預(yù)習(xí)，把對(duì)電路進(jìn)展理論推導(dǎo)的結(jié)果記錄填入表中；在實(shí)驗(yàn)過(guò)程中，再將實(shí)驗(yàn)結(jié)果記錄填入表中；并將理論值和實(shí)

19、驗(yàn)值比較，得出相應(yīng)結(jié)論，如：“實(shí)驗(yàn)值與理論值一致，實(shí)驗(yàn)成功，與非門(mén)功能正常、“實(shí)驗(yàn)值與理論值不一致，與非門(mén)功能不正常、“實(shí)驗(yàn)值與理論值一致，異或門(mén)功能實(shí)現(xiàn)、“實(shí)驗(yàn)值與理論值一致，異或門(mén)功能沒(méi)實(shí)現(xiàn)等。八、實(shí)驗(yàn)本卷須知1上實(shí)驗(yàn)課前，必須預(yù)習(xí)。2TTL與非門(mén)對(duì)電源電壓的穩(wěn)定性要求較嚴(yán)，只允許在+5V上有10%的波動(dòng)，如果高于+5.5V會(huì)使芯片損壞，低于+4.5V又易導(dǎo)致器件的邏輯功能不能正常；如果集成塊的接地端接到-5V會(huì)燒壞芯片；另，每個(gè)芯片在使用的時(shí)候注意電源和地的連接，如果接反也會(huì)燒壞芯片。3制止帶電接線：對(duì)線路進(jìn)展重新接線時(shí)，應(yīng)關(guān)掉實(shí)驗(yàn)箱的電源，以防損壞元件和實(shí)驗(yàn)箱。4插、拔連線時(shí)，抓住插頭

20、，不可以拉線，以免損壞導(dǎo)線，開(kāi)場(chǎng)連線前，需要先測(cè)量導(dǎo)線內(nèi)部是否導(dǎo)通。5閑置輸入端的處理：理論上，閑置的輸入端可以懸空，但實(shí)際連線時(shí)盡量不要懸空，否那么會(huì)產(chǎn)生干擾，影響實(shí)驗(yàn)結(jié)果，如與非門(mén)不用的輸入端最好接高電平，不能接低電平。6做完實(shí)驗(yàn)，需經(jīng)教師檢查實(shí)驗(yàn)結(jié)果，最后關(guān)閉電源，將實(shí)驗(yàn)箱整理好，才可離開(kāi)。九、思考題1怎樣判斷門(mén)電路邏輯功能是否正常2與非門(mén)一個(gè)輸入端接入連續(xù)脈沖，其余端什么狀態(tài)是允許脈沖通過(guò)的什么狀態(tài)不允許脈沖通過(guò)3與非門(mén)又稱(chēng)可控方向門(mén)，為什么實(shí)驗(yàn)二 組合邏輯電路的分析與設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?掌握組合邏輯電路的分析方法，并驗(yàn)證其邏輯功能；2掌握組合邏輯電路的設(shè)計(jì)方法，并能用最少的邏輯門(mén)實(shí)現(xiàn)；

21、二、實(shí)驗(yàn)儀器1數(shù)字邏輯電路實(shí)驗(yàn)箱；2配套芯片： 74LS00 二輸入端四與非門(mén) 2個(gè) 74LS10三輸入端三與非門(mén) 1個(gè)74LS20 四輸入端二與非門(mén) 1個(gè)74LS86二輸入端四異或門(mén)1個(gè)3導(dǎo)線假設(shè)干。三、實(shí)驗(yàn)原理集成邏輯門(mén)電路是最簡(jiǎn)單、最 基本的數(shù)字集成元件，是數(shù)字邏輯電路的 基本組成單元，任何復(fù)雜的數(shù)字邏輯電路都是由門(mén)電路所構(gòu)成。數(shù)字邏輯電路又分為組合邏輯電路和時(shí)序邏輯電路兩大類(lèi)，其中組合邏輯電路的最大特點(diǎn)是任意時(shí)刻電路的輸出信號(hào)僅僅取決于該時(shí)刻的輸入信號(hào)，而與此信號(hào)輸入前電路所處的狀態(tài)無(wú)關(guān)。組合邏輯電路的分析的任務(wù)是：對(duì)給定的電路求其邏輯功能，即求出該電路的輸出與輸入之間的關(guān)系。一般是從

22、邏輯圖的輸入級(jí)開(kāi)場(chǎng)，逐級(jí)寫(xiě)出邏輯表達(dá)式，然后利用公式法化簡(jiǎn)或卡諾圖法化簡(jiǎn)，得到最簡(jiǎn)的輸出邏輯函數(shù)表達(dá)式，畫(huà)出真值表，并對(duì)真值表進(jìn)展分析，確定邏輯功能。組合邏輯電路的設(shè)計(jì)流程如圖2-1所示，其中“最簡(jiǎn)邏輯表達(dá)式是指電路所用的門(mén)電路個(gè)數(shù)和種類(lèi)都最少，且門(mén)電路之間的連線也最少。邏輯抽象所需邏輯功能真值表卡諾圖法或公式法化簡(jiǎn)最簡(jiǎn)邏輯表達(dá)式邏輯電路圖圖2-1組合邏輯電路設(shè)計(jì)流程四、預(yù)習(xí)要求1閱讀本節(jié)實(shí)驗(yàn)說(shuō)明，復(fù)習(xí)組合邏輯電路的分析與設(shè)計(jì)步驟，以及半加器、全加器的工作原理和特點(diǎn)；2寫(xiě)出本實(shí)驗(yàn)中給出的組合邏輯設(shè)計(jì)相關(guān)題目的設(shè)計(jì)過(guò)程，并畫(huà)出電路圖，以便實(shí)驗(yàn)驗(yàn)證；3了解本實(shí)驗(yàn)中所用集成電路的邏輯功能和使用方法。

23、五、實(shí)驗(yàn)內(nèi)容1組合邏輯電路的分析；2組合邏輯電路的設(shè)計(jì)。六、實(shí)驗(yàn)步驟1組合邏輯電路功能測(cè)試：用一片74LS00和一片74LS10組成圖2-2所示的邏輯電路，為了便于接線和檢查，圖中已注明芯片編號(hào)及各引腳對(duì)應(yīng)的編號(hào)。其中輸入端A、B、C接電平開(kāi)關(guān)K1、K2、K3，F(xiàn)是輸出端，接發(fā)光二極管L管，通過(guò)發(fā)光二極管是否發(fā)光，判斷輸出的值。圖2-2按照表2-1的要求改變輸入端A、B、C的狀態(tài)，將輸出端的狀態(tài)填表并寫(xiě)出F的邏輯表達(dá)式，將實(shí)驗(yàn)結(jié)果與理論值比較，最后判斷該組合邏輯電路的邏輯功能。表2-1輸 入輸 出ABCY理論值Y實(shí)驗(yàn)值0000010100111001011101112測(cè)試用異或門(mén)和與非門(mén)組成的

24、半加器的邏輯功能：圖2-3是一個(gè)多輸出的組合邏輯電路，由一片74LS00和一片74LS86組成，該電路實(shí)現(xiàn)的是半加器功能，A、B是加數(shù)和被加數(shù)，Y是本位和輸出端，Z是進(jìn)位輸出端。在實(shí)驗(yàn)箱上分別用異或門(mén)和與非門(mén)連接構(gòu)造該電路，A、B接電平開(kāi)關(guān)K，Y、Z接輸出L。圖2-3按照表2-2改變A、B的狀態(tài)，并將輸出端的狀態(tài)填表，寫(xiě)出F的邏輯表達(dá)式，最后比較實(shí)驗(yàn)結(jié)果與理論值，總結(jié)實(shí)驗(yàn)是否成功。表2-2輸 入輸 出ABY理論值Y實(shí)驗(yàn)值Z理論值Z實(shí)驗(yàn)值000001013組合邏輯電路設(shè)計(jì)：1設(shè)計(jì)一個(gè)三人表決電路，有A、B、C三個(gè)裁判，其中A為主裁判，其余兩人是副裁判，只有兩個(gè)或兩個(gè)以上的裁判同時(shí)同意時(shí)其中一個(gè)必

25、須為主裁判，表決才可以通過(guò)，試用門(mén)電路實(shí)現(xiàn)此功能。2設(shè)計(jì)一位全加器：假設(shè)Ai、Bi為被加數(shù)和加數(shù)，Ci-1為低位進(jìn)位輸入端，Ci為向高位進(jìn)位輸出端，Si為本位和輸出端，試用門(mén)電路設(shè)計(jì)實(shí)現(xiàn)全加器的邏輯功能并連線進(jìn)展測(cè)試，并將測(cè)試結(jié)果記入表2-3中，與理論值進(jìn)展比較看邏輯功能是否一致。表2-3輸 入輸 出AiBiCi-1Si理論值Si實(shí)驗(yàn)值Ci理論值Ci實(shí)驗(yàn)值000001010011100101110111七、數(shù)據(jù)記錄與處理實(shí)驗(yàn)前按照預(yù)習(xí)要求做好充分準(zhǔn)備，詳細(xì)書(shū)寫(xiě)組合邏輯電路的分析和設(shè)計(jì)的理論推導(dǎo)過(guò)程，并記錄理論結(jié)果，以備實(shí)驗(yàn)時(shí)使用；獨(dú)立進(jìn)展實(shí)驗(yàn)，完成芯片的檢測(cè)和連線，并將實(shí)驗(yàn)結(jié)果記錄填入表中；最

26、后將理論值和實(shí)驗(yàn)值比較，得出相應(yīng)結(jié)論，如果實(shí)驗(yàn)沒(méi)有成功，查找失敗原因并記錄。八、實(shí)驗(yàn)本卷須知1實(shí)驗(yàn)課前，必須預(yù)習(xí)；2如果實(shí)驗(yàn)值和理論值不一致，且理論推導(dǎo)正確，那么說(shuō)明實(shí)驗(yàn)失敗，需查找失敗原因并記錄；3做完實(shí)驗(yàn)，需經(jīng)教師檢查實(shí)驗(yàn)結(jié)果，最后關(guān)閉電源，將實(shí)驗(yàn)箱整理好，才可離開(kāi)。九、思考題1最簡(jiǎn)的組合電路是否就是最正確的組合電路2列出全減器的真值表。實(shí)驗(yàn)三 編碼器和譯碼器一、實(shí)驗(yàn)?zāi)康?了解編碼器的邏輯功能；2熟悉集成譯碼器的邏輯及其應(yīng)用電路；二、實(shí)驗(yàn)儀器1數(shù)字邏輯電路實(shí)驗(yàn)箱；2配套芯片： 74LS00 二輸入端四與非門(mén) 1個(gè) 74LS1488-3線譯碼器優(yōu)先編碼器 1個(gè)74LS1383-8線譯碼器 1

27、個(gè)74LS139雙2-4線譯碼器 1個(gè)3導(dǎo)線假設(shè)干。三、實(shí)驗(yàn)原理編碼器的功能是從m個(gè)輸入中選擇一個(gè)，編成一組由n位二進(jìn)制所組成的代碼并行輸出。它是一種多輸入、多輸出的組合邏輯電路，雖然有多個(gè)輸入端，但在任一時(shí)刻只會(huì)有一個(gè)輸入端有效。優(yōu)先編碼器那么是指能夠識(shí)別信號(hào)的優(yōu)先級(jí)并進(jìn)展編碼的邏輯部件。優(yōu)先編碼器74LS148圖3-1的作用是將輸入I0I7八個(gè)輸入狀態(tài)分別編成二進(jìn)制碼輸出，它有八個(gè)輸入端，三個(gè)二進(jìn)制碼輸出端，輸入使能端EI，輸出使能端EO和優(yōu)先編碼工作狀態(tài)標(biāo)志位GS，優(yōu)先級(jí)分別從I7至I0遞減，如果某一時(shí)刻同時(shí)有多個(gè)輸入端輸入有效電平，那么只會(huì)對(duì)優(yōu)先級(jí)高的那個(gè)輸入端進(jìn)展編碼。譯碼是編碼的逆

28、過(guò)程，譯碼器就是將輸入端給定的代碼譯成相應(yīng)狀態(tài)輸出的電路，雙2-4線譯碼器74LS139中每個(gè)2-4線譯碼器都包含有兩個(gè)二進(jìn)制碼輸入端A、B、四個(gè)輸出端Y0、Y1、Y2、Y3和一個(gè)使能端G，當(dāng)G=0時(shí)，譯碼器能夠正常工作，當(dāng)G=1時(shí)，譯碼器不能工作，此時(shí)，四個(gè)輸出端全部輸出高電平“1。3-8線譯碼器74LS138包含三個(gè)二進(jìn)制碼輸入端A2、A1、A0、八個(gè)輸出端Y0 Y7和三個(gè)使能端S1、S2、S3，只有當(dāng)S1S2S3=1時(shí)，譯碼器可以正常工作，否那么，不能正常工作，全“1”輸出。四、預(yù)習(xí)要求1熟悉74LS148的功能、各引線位置及其作用；2熟悉74LS138、74LS139的功能、各引線位置

29、及其作用； 3理解譯碼器擴(kuò)展電路的連接構(gòu)造，如：用兩個(gè)74LS138如何構(gòu)造成4-16線譯碼器。五、實(shí)驗(yàn)內(nèi)容18-3線優(yōu)先編碼器74LS148邏輯功能的測(cè)試；2譯碼器74LS138、74LS139邏輯功能的測(cè)試；3譯碼器的擴(kuò)展。六、實(shí)驗(yàn)步驟18-3線優(yōu)先編碼器74LS148邏輯功能的測(cè)試：按照?qǐng)D3-1所示的74LS148的引腳連線圖連接芯片，I0I7八個(gè)輸入端和使能輸入端EI連接試驗(yàn)箱上的輸入電平開(kāi)關(guān)，EI是用來(lái)控制芯片是否能夠正常編碼，A0A2三個(gè)輸出端和使能輸出端EO、GS連接試驗(yàn)箱中電平輸出端，EO是用來(lái)判斷芯片是否正常工作，該使能端主要用于74LS148之間的級(jí)聯(lián)；GS是用來(lái)判斷74L

30、S148輸入端是否有輸入，如果有輸入，GS輸出低電平，否那么，輸出高電平，優(yōu)先級(jí)分別從I7至I0遞減，如果某一時(shí)刻同時(shí)有多個(gè)輸入端輸入有效電平，那么只會(huì)對(duì)優(yōu)先級(jí)高的那個(gè)輸入端進(jìn)展編碼。將測(cè)試結(jié)果填入表3-1中。圖3-1 74LS148引腳連線示意圖圖3-1 74LS148功能表輸 入輸 出EII0I1I2I3I4I5I6I7A2A1A0EOGS1011111111000010011001110011110011111001111110011111112譯碼器邏輯功能的測(cè)試：174LS138測(cè)試將3-8線譯碼器74LS138按照?qǐng)D3-2接線，按表3-2改變輸入電平，并各輸入值所對(duì)應(yīng)的輸出狀態(tài)填入

31、表中。圖3-2譯碼器74LS138圖3-2 74LS138功能表使能輸入輸 入輸 出S1S1S1A2A1A0Y0Y1Y2Y3Y4Y5Y6Y701111100000100001100010100011100100100101100110100111274LS139測(cè)試將雙2-4線譯碼器74LS139按照?qǐng)D3-3接線，按表3-3改變輸入電平，并各輸入值所對(duì)應(yīng)的輸出狀態(tài)填入表中，并分別判斷輸入端、輸出端和使能端是高電平有效還是低電平有效。表3-3 74LS139功能表圖3-3 雙2-4線譯碼器74LS1393設(shè)計(jì)：譯碼器的轉(zhuǎn)換將雙2-4線譯碼器轉(zhuǎn)換為3-8線譯碼器：a.設(shè)計(jì)并畫(huà)出轉(zhuǎn)換電路圖；b.在實(shí)

32、驗(yàn)箱上將芯片接線并驗(yàn)證設(shè)計(jì)是否正確；c.設(shè)計(jì)并填寫(xiě)該3-8線譯碼器功能表。七、數(shù)據(jù)記錄與處理實(shí)驗(yàn)前熟悉編碼器和譯碼器的功能，及本實(shí)驗(yàn)所用芯片的各引腳作用、連接方法，以便實(shí)驗(yàn)驗(yàn)證；對(duì)于譯碼器轉(zhuǎn)換局部，實(shí)驗(yàn)前須有相應(yīng)的設(shè)計(jì)圖及功能分析表，實(shí)驗(yàn)后要有相關(guān)的實(shí)驗(yàn)數(shù)據(jù)，并分析實(shí)驗(yàn)中出現(xiàn)的問(wèn)題，總結(jié)編碼器和譯碼器的使用體會(huì)。八、實(shí)驗(yàn)本卷須知1假設(shè)優(yōu)先編碼器74LS148的輸出始終為“111”，那么可能是74LS148的輸入使能端沒(méi)有設(shè)置為有效電平低電平。2如果需要兩個(gè)或兩個(gè)以上芯片配合使用，應(yīng)注意所有的集成電路芯片都必須接電源和地，否那么不工作。3所畫(huà)的設(shè)計(jì)圖時(shí)需標(biāo)出相應(yīng)的集成塊引腳號(hào)，以便實(shí)驗(yàn)時(shí)連線。九

33、、思考題174LS148、74LS138和74LS139的輸入使能端各有什么功能2總結(jié)用集成電路進(jìn)展各種擴(kuò)展電路的方法；3比較用門(mén)電路組成組合邏輯電路和應(yīng)用專(zhuān)門(mén)集成電路各有什么優(yōu)缺點(diǎn)。實(shí)驗(yàn)四數(shù)據(jù)選擇器和數(shù)值比較器一、實(shí)驗(yàn)?zāi)康?熟悉數(shù)據(jù)選擇器的邏輯功能及測(cè)試方法；2熟悉雙蹤示波器的使用方法；3了解用數(shù)據(jù)選擇器的擴(kuò)展方法。4熟悉四位數(shù)值比較器74LS85的邏輯功能及其應(yīng)用電路；5了解數(shù)值比較器的擴(kuò)展。二、實(shí)驗(yàn)儀器1數(shù)字邏輯電路實(shí)驗(yàn)箱；2雙蹤示波器；3配套芯片： 74LS00 二輸入端四與非門(mén) 1個(gè)74LS153雙4選1選擇器 1個(gè)74LS85 四位數(shù)值比較器 2個(gè)4導(dǎo)線假設(shè)干。三、實(shí)驗(yàn)原理數(shù)據(jù)選擇

34、是指經(jīng)過(guò)選擇，把多個(gè)通道的數(shù)據(jù)傳送到唯一的公共數(shù)據(jù)通道上去。實(shí)現(xiàn)數(shù)據(jù)選擇功能的邏輯電路稱(chēng)為數(shù)據(jù)選擇器，其功能類(lèi)似一個(gè)單刀多擲開(kāi)關(guān)即多路開(kāi)關(guān)，有多個(gè)數(shù)據(jù)輸入端，一個(gè)輸出端，還有假設(shè)干選擇控制端又稱(chēng)為地址碼；，圖4-1中有四路數(shù)據(jù)D0D3的輸入端，通過(guò)選擇控制端A1、A0的控制，從四路并行數(shù)據(jù)中選擇一路送輸出端Q。圖4-1 4選1數(shù)據(jù)選擇器功能示意圖數(shù)值比較器是對(duì)輸入的兩個(gè)二進(jìn)制數(shù)進(jìn)展比較，判斷大小關(guān)系的邏輯電路，比較的結(jié)果有大于、小于和等于三種結(jié)果。四、預(yù)習(xí)要求1熟悉74LS153的引線位置及各引線的功能、用途；2熟悉74LS85的引線位置及各引線的功能；3畫(huà)出有關(guān)74LS85的應(yīng)用的設(shè)計(jì)電路，

35、以備實(shí)驗(yàn)時(shí)驗(yàn)證。五、實(shí)驗(yàn)內(nèi)容1雙4選1數(shù)據(jù)選擇器74LS153的測(cè)試；2四位數(shù)值選擇器74LS85的測(cè)試；374LS85的應(yīng)用。六、實(shí)驗(yàn)步驟1數(shù)據(jù)選擇器74LS153的測(cè)試：如圖4-2，將雙4選1數(shù)據(jù)選擇器74LS153的使能端11G和選擇段2B、14A接邏輯電平開(kāi)關(guān)，將四個(gè)數(shù)據(jù)輸入端3(1C3)6(1C0)分別連接試驗(yàn)箱上固定連續(xù)脈沖信號(hào)源中四個(gè)不同頻率的信號(hào)：3250KHz、4100KHz、510KHz、61KHz，輸出端71Y接示波器，分別調(diào)整選擇端，可通過(guò)示波器觀察到四種不同頻率的脈沖信號(hào)。表4-1 74LS153功能測(cè)試結(jié)果圖4-2 74LS153引腳圖2數(shù)值比較器74LS85的測(cè)試

36、：圖4-3為四位數(shù)值比較器74LS85芯片引腳圖，它可以實(shí)現(xiàn)輸入端A、B兩個(gè)數(shù)值大小的比較，其中數(shù)值A(chǔ)的四位二進(jìn)制用A3A0表示，數(shù)值B的四位二進(jìn)制用B3B0表示；引腳5、6、7分別對(duì)應(yīng)的是比較輸出端FAB、FA=B、FAB，連接試驗(yàn)箱的電平輸出端，用于顯示輸出的值；引腳2、3、4分別對(duì)應(yīng)的是低位地位比較輸入端IAB，主要用于多個(gè)芯片級(jí)聯(lián)使用。圖4-2 74LS85引腳圖按照表4-2改變輸入數(shù)值A(chǔ)、B及低位比較輸入端的值，并將測(cè)試結(jié)果填入表中：表4-2 74LS85功能測(cè)試結(jié)果輸 入輸 出A3 B3A2 B2A1 B1A0 B0IABIA=BIABFA=BFAB3A3 B2A3 =B3A2B1

37、A3 =B3A2 =B2A1B0A3 =B3A2 =B2A1=B1A0 M=16，所以要使用兩片74LS161，每片均接成16進(jìn)制計(jì)數(shù)器，片與片之間的連接方式有并行進(jìn)位低位片的進(jìn)位信號(hào)做為高位片的使能信號(hào)和串行進(jìn)位低位片的進(jìn)位信號(hào)做為高位片的時(shí)鐘脈沖，即異步計(jì)數(shù)方式兩種。圖9-9 并行進(jìn)位方式構(gòu)造256進(jìn)制計(jì)數(shù)器圖9-9是以并行進(jìn)位方式連接的256進(jìn)制計(jì)數(shù)器，兩片74LS161的CLK端均與計(jì)數(shù)脈沖CLK連接，因此是同步計(jì)數(shù)。低位片片1的使能端CTT=CTP=1，總是處于計(jì)數(shù)狀態(tài)，高位片片2的使能端接到低位片的進(jìn)位輸出端CO，故只有當(dāng)?shù)臀黄?jì)數(shù)至1111時(shí)，CO=1，高位片才能處于計(jì)數(shù)狀態(tài)，在

38、下一個(gè)計(jì)數(shù)脈沖作用后，片2計(jì)入一個(gè)脈沖，片1由1111狀態(tài)變成0000狀態(tài)，其進(jìn)位輸出端同時(shí)也輸出0，使得片2停頓計(jì)數(shù)。圖9-10 串行進(jìn)位方式構(gòu)造256進(jìn)制計(jì)數(shù)器圖9-10是以串行進(jìn)位方式連接的256進(jìn)制計(jì)數(shù)器，片1的進(jìn)位輸出信號(hào)CO經(jīng)反相器作為片2的計(jì)數(shù)脈沖CLK2。顯然，這是一個(gè)異步計(jì)數(shù)器，雖然兩芯片的使能控制信號(hào)都為1，但只有當(dāng)片1由1111變成0000狀態(tài)，即CO由1變?yōu)?時(shí)，CLK2才會(huì)由0變?yōu)?，片2計(jì)入一個(gè)脈沖。其他情況下，片2都將保持原有狀態(tài)不變。七、數(shù)據(jù)記錄與處理觀察用直接清零法、反響置數(shù)法和進(jìn)位輸出端置最小數(shù)法構(gòu)造十進(jìn)制加法計(jì)數(shù)器的輸出狀態(tài)變化情況，并畫(huà)出相應(yīng)的狀態(tài)轉(zhuǎn)換圖

39、。對(duì)于兩個(gè)74LS161的級(jí)聯(lián)，不需要畫(huà)出狀態(tài)轉(zhuǎn)換圖，只需注意兩芯片之間的控制關(guān)系即可。八、實(shí)驗(yàn)本卷須知174LS161輸出的四位二進(jìn)制代碼不是按照Q0 Q1 Q2Q3順序，而是按照逆序輸出的，如50101，那么Q3=0，Q2=1，Q1=0，Q0=1。2CO是進(jìn)位輸出端，也是進(jìn)位標(biāo)志，即當(dāng)Q3=Q2=Q1=Q0=1時(shí)輸出一個(gè)進(jìn)位信號(hào)1，否那么輸出0。3在74LS161的功能檢測(cè)和應(yīng)用電路中所加的時(shí)鐘脈沖可以是手動(dòng)脈沖也可以是連續(xù)脈沖，但所選擇的連續(xù)脈沖頻率不能太高，否那么輸出狀態(tài)無(wú)變化。4直接清零法中反響輸入端是異步清零端CR，CR端不受時(shí)鐘端CLK的控制，可以瞬間清零，故需要多加一個(gè)過(guò)渡狀態(tài)

40、。九、思考題1用74LS161構(gòu)造N進(jìn)制計(jì)數(shù)器時(shí)，為何直接清零法中是把輸出Q1和Q3接到與非門(mén)的輸入，而預(yù)置數(shù)法中是把輸出Q0和Q3接到與非門(mén)的輸入2比較74LS161構(gòu)造N進(jìn)制計(jì)數(shù)器三種方法連線的不同之處。374LS161級(jí)聯(lián)時(shí)各個(gè)控制端的作用。實(shí)驗(yàn)十555定時(shí)器功能測(cè)試及其應(yīng)用一、實(shí)驗(yàn)?zāi)康?熟悉555定時(shí)器的邏輯功能、工作原理及其各引腳作用；2掌握555定時(shí)器的應(yīng)用電路：施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器；3熟悉555定時(shí)器各應(yīng)用電路的輸出波形。4熟悉用示波器測(cè)量555定時(shí)器及其應(yīng)用電路的脈沖幅度、周期和脈寬的方法。二、實(shí)驗(yàn)儀器1數(shù)字邏輯電路實(shí)驗(yàn)箱；2雙蹤示波器；3數(shù)字萬(wàn)用表；4信號(hào)發(fā)

41、生器；5配套芯片： 74LS00 二輸入端四與非門(mén) 2個(gè)555 555定時(shí)器 1個(gè)6電阻、電容、二極管、導(dǎo)線假設(shè)干。三、實(shí)驗(yàn)原理圖10-1是555定時(shí)器的引腳圖，555定時(shí)器是一種數(shù)字與模擬混合型的中規(guī)模集成電路，應(yīng)用廣泛。其內(nèi)部構(gòu)造圖如圖10-2所示，它含有兩個(gè)電壓比較器，一個(gè) 基本RS觸發(fā)器，一個(gè)放電開(kāi)關(guān)T，比較器的參考電壓由三個(gè)5K的電阻器構(gòu)成分壓，它們是高電平比較器C1同相比較端和低電平比較器C2的反相輸入端，參考電平分別為2/3VCC和1/3VCC，vi1時(shí)比較器C1的輸入端，也稱(chēng)閾值端，用TH標(biāo)注，vi2時(shí)比較器C2的輸入端，也稱(chēng)觸發(fā)端，用TR標(biāo)注。C1和C2的輸出端控制 基本RS

42、觸發(fā)器狀態(tài)和放電管開(kāi)關(guān)狀態(tài)。圖10-1 555引腳圖圖10-2 555定時(shí)器構(gòu)造圖4管腳是復(fù)位端，當(dāng)4腳接入低電平“0”時(shí)，輸出uO=0，正常工作時(shí)，4腳應(yīng)接為高電平。5管腳為控制端，如果5腳不外接其他輸入電壓，C1的參考電平為2/3VCC，當(dāng)5腳外接一個(gè)輸入電壓，即改變了C1的參考電平，從而實(shí)現(xiàn)了對(duì)輸出的另一種控制。如果不外加輸入電壓，5腳通常接0.01F電容到地，起濾波作用，用來(lái)消除外來(lái)的干擾，以確保參考電平的穩(wěn)定。表10-1是555定時(shí)器的功能表，當(dāng)放電管T導(dǎo)通時(shí)，將給接于腳7的電容器提供低陽(yáng)放電電路。表10-1 555定時(shí)器功能表輸 入輸 出Rd4Vi1(6 TH)Vi2(2 TL)V

43、O3T狀態(tài)0L導(dǎo)通12VCC/3VCC/3L導(dǎo)通1VCC/3不變不變12VCC/32VCC/3VCC/3H截止(注：表中括號(hào)里的數(shù)字表示對(duì)應(yīng)輸入端或輸出端的芯片引腳編號(hào))四、預(yù)習(xí)要求1熟悉555定時(shí)器各管腳及其功能； 2閱讀并熟悉本實(shí)驗(yàn)的實(shí)驗(yàn)原理以及教材中有關(guān)施密特觸發(fā)器、多諧振蕩器和單穩(wěn)態(tài)觸發(fā)器的內(nèi)容；3比較施密特觸發(fā)器、多諧振蕩器和單穩(wěn)態(tài)觸發(fā)器的輸入輸出波形。五、實(shí)驗(yàn)內(nèi)容1555定時(shí)器邏輯功能的測(cè)試；2555定時(shí)器構(gòu)造施密特觸發(fā)器、多諧振蕩器和單穩(wěn)態(tài)觸發(fā)器。六、實(shí)驗(yàn)步驟 圖10-3 靜態(tài)測(cè)試連接構(gòu)造1555定時(shí)器功能的測(cè)試：靜態(tài)測(cè)試：先利用5V的電源電壓和電位器制作一個(gè)05V的可變電壓做為

44、輸入，在漸變過(guò)程中記錄輸出端的電壓變化，電路圖如圖10-3，當(dāng)輸入電壓從05V上調(diào)時(shí)，測(cè)得輸出的值并記錄，總結(jié)實(shí)驗(yàn)結(jié)果。動(dòng)態(tài)測(cè)試：用1K電阻和0.1F做出一個(gè)積分電路，該積分電路做為輸入接在2管腳上，輸出引腳3接在示波器的兩個(gè)通道上，其他不變，觀察并比較輸入輸出波形的變化，記錄實(shí)驗(yàn)結(jié)果。2555定時(shí)器構(gòu)成的施密特觸發(fā)器：由555定時(shí)器構(gòu)成的施密特觸發(fā)器電路連線如圖10-4所示，只要將管腳2、6連在一起作為信號(hào)的輸入端即可。圖10-4 555定時(shí)器接成的施密特觸發(fā)器 圖10-5 施密特觸發(fā)器的工作波形圖10-5是施密特觸發(fā)器輸入輸出波形。當(dāng)vi=0時(shí)，由于vi1=vi2=vi=0，C1輸出高電平

45、，C2輸出低電平， 基本RS觸發(fā)器被置為“1態(tài)，輸出uo=1；當(dāng)vi繼續(xù)上升，在未到達(dá)2VCC/3之前，輸出不會(huì)變，uo仍為1；當(dāng)vi升高到2VCC/3時(shí)，C1輸出低電平，C2輸出高電平， 基本RS觸發(fā)器被置為“0態(tài)，輸出uo=0；此后，vi繼續(xù)上升到VCC，然后再降低，在未到達(dá)VCC/3之前，輸出仍不會(huì)變；當(dāng)vi下降到VCC/3時(shí)，C1輸出高電平，C2輸出低電平， 基本RS觸發(fā)器再次被置為“1態(tài)，uo=1；vi繼續(xù)下降到0，然后再上升，但在未到達(dá)2VCC/3之前，uo=1的狀態(tài)不會(huì)改變。3555定時(shí)器構(gòu)成的多諧振蕩器：由555定時(shí)器構(gòu)成的多諧振蕩器連線如圖10-6所示，其中R1、R2和電容C為外接元件，其工作波形如圖10-7所示。圖10-6 555定時(shí)器接成的多諧振蕩器圖10-7多諧振蕩器的工作波形電容電壓的初始值為uc=0，t=0時(shí)接通電源，由于電容電壓不能突變，所以u(píng)i1=ui2=0VCC/3，比較器C1輸出為高電平，C2輸出為低電平， 基本RS觸