利用與非門或異或門構(gòu)成全加器

1、- -利用與非門設(shè)計(jì)全加器以及異或門1.利用與非門設(shè)計(jì)半加器2.利用與非門設(shè)計(jì)全加器- -3.利用與非門設(shè)計(jì)異或門試分析圖19-1-2所示電路的邏輯功能。我們先不管半加器是一個(gè)什么樣的電路，按組合數(shù)字電路的分析方法和步驟進(jìn)行。寫出輸出邏輯表達(dá)式該電路有兩個(gè)輸出端，屬于多輸出組合數(shù)字電路，電路的邏輯表達(dá)式如下列出真值表半加器的真值表見表19-2。表中兩個(gè)輸入是加數(shù)A0和B0,輸出有一個(gè)是和S0,另一個(gè)是進(jìn)位C0。- #- -給出邏輯說明半加器是實(shí)現(xiàn)兩個(gè)一位二進(jìn)制碼相加的電路，因此只能用于兩個(gè)二進(jìn)制碼最低位的相加。因?yàn)楦呶欢M(jìn)制碼相加時(shí),有可能出現(xiàn)低位的進(jìn)位,因此兩個(gè)加數(shù)相加時(shí)還要計(jì)算低位的進(jìn)位,

2、需要比半加器多進(jìn)行一次相加運(yùn)算。能計(jì)算低位進(jìn)位的兩個(gè)一位二進(jìn)制碼的相加電路,即為全加器。具體見圖19-1-3。1+1VZX+00+10+01011+0111A0B101100CCSSSS10010S0000000(a)半加運(yùn)算(b)全加運(yùn)算圖19-1-3半加和全加的運(yùn)算規(guī)則半加器和全加器的邏輯符號(hào)圖見圖19-1-4。有兩個(gè)輸入端的是半加器,有三個(gè)輸入端的是全加器，工代表相加。A一0B一0一C0一S0ABCi一i-iCiS,i(a)半加器(b)全加器圖19-1-4半加器和全加器的邏輯符號(hào)4.異或門的構(gòu)成異或門是一種十分有用的邏輯門,它實(shí)際上就是半加器的求和電路。前面已經(jīng)提到異或邏輯關(guān)系式為Y=AB+AB=AB對(duì)于圖19-l-5(a),輸出邏輯表達(dá)式是=AAB-BAB實(shí)際上它可以變換為=AAB-BAB=AAB+BAB=A(A+B)+B(A+B)=AB+AB=AB(a)異或門邏輯圖(b)異或門符號(hào)圖19-1-5異或門邏輯圖及符號(hào)異或門的邏輯符號(hào)見圖19-1-5(b),異或門的真值表十分簡單，當(dāng)A=B時(shí)，艮卩A=B=0時(shí)，或A=B=1時(shí)，Y=0；當(dāng)AHB時(shí)，艮卩A=0、B=1時(shí)，或A=1、B=0時(shí)，Y=1。異或門邏輯符號(hào)中的=1，表明輸入變量中有一個(gè)“1”時(shí)，輸出為“1”。而或門中的特征符號(hào)是$1，表示輸入變量中有一個(gè)“1”或一個(gè)以上“1”時(shí)，輸出即為“1”。請(qǐng)注意，每一個(gè)異或