利用與非門或異或門構(gòu)成全加器_第1頁
利用與非門或異或門構(gòu)成全加器_第2頁
利用與非門或異或門構(gòu)成全加器_第3頁
利用與非門或異或門構(gòu)成全加器_第4頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、- -利用與非門設(shè)計全加器以及異或門1.利用與非門設(shè)計半加器2.利用與非門設(shè)計全加器- -3.利用與非門設(shè)計異或門試分析圖19-1-2所示電路的邏輯功能。我們先不管半加器是一個什么樣的電路，按組合數(shù)字電路的分析方法和步驟進(jìn)行。寫出輸出邏輯表達(dá)式該電路有兩個輸出端，屬于多輸出組合數(shù)字電路，電路的邏輯表達(dá)式如下列出真值表半加器的真值表見表19-2。表中兩個輸入是加數(shù)A0和B0,輸出有一個是和S0,另一個是進(jìn)位C0。- #- -給出邏輯說明半加器是實(shí)現(xiàn)兩個一位二進(jìn)制碼相加的電路，因此只能用于兩個二進(jìn)制碼最低位的相加。因?yàn)楦呶欢M(jìn)制碼相加時,有可能出現(xiàn)低位的進(jìn)位,因此兩個加數(shù)相加時還要計算低位的進(jìn)位,

2、需要比半加器多進(jìn)行一次相加運(yùn)算。能計算低位進(jìn)位的兩個一位二進(jìn)制碼的相加電路,即為全加器。具體見圖19-1-3。1+1VZX+00+10+01011+0111A0B101100CCSSSS10010S0000000(a)半加運(yùn)算(b)全加運(yùn)算圖19-1-3半加和全加的運(yùn)算規(guī)則半加器和全加器的邏輯符號圖見圖19-1-4。有兩個輸入端的是半加器,有三個輸入端的是全加器，工代表相加。A一0B一0一C0一S0ABCi一i-iCiS,i(a)半加器(b)全加器圖19-1-4半加器和全加器的邏輯符號4.異或門的構(gòu)成異或門是一種十分有用的邏輯門,它實(shí)際上就是半加器的求和電路。前面已經(jīng)提到異或邏輯關(guān)系式為Y=AB+AB=AB對于圖19-l-5(a),輸出邏輯表達(dá)式是=AAB-BAB實(shí)際上它可以變換為=AAB-BAB=AAB+BAB=A(A+B)+B(A+B)=AB+AB=AB(a)異或門邏輯圖(b)異或門符號圖19-1-5異或門邏輯圖及符號異或門的邏輯符號見圖19-1-5(b),異或門的真值表十分簡單，當(dāng)A=B時，艮卩A=B=0時，或A=B=1時，Y=0；當(dāng)AHB時，艮卩A=0、B=1時，或A=1、B=0時，Y=1。異或門邏輯符號中的=1，表明輸入變量中有一個“1”時，輸出為“1”。而或門中的特征符號是$1，表示輸入變量中有一個“1”或一個以上“1”時，輸出即為“1”。請注意，每一個異或

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論