項(xiàng)目方案-燕山大學(xué)教務(wù)在線

1、燕山大學(xué)大學(xué)生創(chuàng)新性實(shí)驗(yàn)計(jì)劃項(xiàng)目項(xiàng)目方案項(xiàng)目名稱(chēng)稱(chēng)：基于動(dòng)態(tài)態(tài)心電圖圖特征提提取的心臟疾病病預(yù)測(cè)技技術(shù)項(xiàng) 目 來(lái) 源源：（ ）國(guó)家家級(jí) （ ）校級(jí)級(jí)項(xiàng) 目 編 號(hào)號(hào)： 220099102216114 負(fù)責(zé)人： 趙趙永科 聯(lián)系電話(huà)話(huà)： 115933335567110 所在院系系：信息科學(xué)學(xué)與工程程學(xué)院電電子與通通信工程程系專(zhuān)業(yè)年級(jí)級(jí)：07級(jí)電電子信息息工程指導(dǎo)教師師： 李李英偉 課題性質(zhì)質(zhì)、來(lái)源：獨(dú)立課課題 導(dǎo)師的的子課題題其他 項(xiàng)目起止止時(shí)間：20099-100到20010-1020100年3月1日一、概述述本項(xiàng)目以以FPGGA為核核心，設(shè)設(shè)計(jì)了前前級(jí)導(dǎo)聯(lián)聯(lián)模擬放放大電路路、ADD轉(zhuǎn)換與與信號(hào)

2、采采集電路路、TFFT彩屏屏顯示電電路等一一套具有有體積小小、功耗耗低、運(yùn)運(yùn)算速度度快等特特點(diǎn)的硬硬件平臺(tái)臺(tái)。二、原理理框圖8路ECG放大器Vi8路A/D轉(zhuǎn)換模塊采樣離散化FPGA系統(tǒng)DSP算法核心模塊雙口RAM單片機(jī)控制系統(tǒng)人機(jī)交互無(wú)線模塊Flash存儲(chǔ)三、模塊塊詳述1.前級(jí)級(jí)導(dǎo)聯(lián)由于心臟臟電興奮奮傳導(dǎo)系系統(tǒng)所產(chǎn)產(chǎn)生的電電壓時(shí)幅幅值及空空間方向向都隨時(shí)時(shí)間變化化的向量量，所以以從體表表電極檢檢測(cè)出的的心電圖圖將隨電電極位置置不同而而各異。為了完完整記錄錄心臟的的電活動(dòng)動(dòng)狀況，常用水水平和垂垂直方向向的十二二種不同同導(dǎo)聯(lián)做做記錄，稱(chēng)為標(biāo)標(biāo)準(zhǔn)十二二導(dǎo)聯(lián)，即I、II、IIII、aVVR、aaVL、

3、aVFF、V11、V22、V33、V44、V55、V66導(dǎo)聯(lián)。為記錄錄十二導(dǎo)導(dǎo)聯(lián)心電電圖，在在測(cè)量時(shí)時(shí)須在人人體上安安放100個(gè)電極極，分別別為：右右手電極極RA；左手電電極LAA；右腿腿電極RRL；左左腿電極極LL；胸部66個(gè)電極極C1C6 。根據(jù)據(jù)國(guó)家標(biāo)標(biāo)準(zhǔn)，由由這些電電極可以以合成標(biāo)標(biāo)準(zhǔn)122導(dǎo)聯(lián)心心電圖：（式中中，VRR、VLL、VFF和Vii(i=166)表示示右臂、左臂、左腿和和胸壁的的電位。）標(biāo)準(zhǔn)肢體體導(dǎo)聯(lián)：導(dǎo)聯(lián)I=VL-VR；導(dǎo)聯(lián)III=VFF-VRR；導(dǎo)聯(lián)IIII=VVF-VVL；加壓?jiǎn)螛O極肢體導(dǎo)導(dǎo)聯(lián)：aVR=VR-(VLL+VFF)/22;aVL=VL-(VRR+VFF)/

4、22;aVF=VF-(VRR+VLL)/22;胸導(dǎo)聯(lián)：Vi=VVi-(VR+VL+VF)/3;（i=116，為6個(gè)個(gè)胸導(dǎo)聯(lián)聯(lián)）為了能無(wú)無(wú)延遲地地進(jìn)行同同步采集集，我們們準(zhǔn)備將將每一導(dǎo)導(dǎo)聯(lián)都經(jīng)經(jīng)過(guò)一路路放大然然后送入入AD通通道進(jìn)行行采集。標(biāo)準(zhǔn)112導(dǎo)聯(lián)聯(lián)需要同同時(shí)檢測(cè)測(cè)12路路模擬信信號(hào)，也也就是需需要122路放大大和122個(gè)ADD通道。但經(jīng)我我們調(diào)查查了解，通常不不必將112路全全部測(cè)出出，為了了算法容容易實(shí)現(xiàn)現(xiàn)，也為為了節(jié)約約硬件成成本，我我們只采采集其中中8路，就可以以重構(gòu)整整個(gè)ECCG信號(hào)號(hào)。所以以在我們們的系統(tǒng)統(tǒng)中，只只采集以以下幾路路信號(hào)：導(dǎo)聯(lián)II，導(dǎo)聯(lián)聯(lián)II，V1V6。其余44導(dǎo)

5、聯(lián)均均可以從從以上88導(dǎo)聯(lián)經(jīng)經(jīng)過(guò)簡(jiǎn)單單加減運(yùn)運(yùn)算得到到，這樣樣已經(jīng)能能滿(mǎn)足我我們的實(shí)實(shí)際需求求。2.前級(jí)級(jí)放大電電路前級(jí)放大大采用AADI公公司的儀儀表放大大器ADD6233，其技技術(shù)指標(biāo)標(biāo)如下：電源電壓壓：+55V，-5V，可以單單電源工工作輸入失調(diào)調(diào)電壓：Vossi=2252200uuV輸出失調(diào)調(diào)電壓：Vosso=220010000uVV輸入偏置置電流：IIBB=177255nA輸入失調(diào)調(diào)電流：IIOO=0.252nAA最大輸出出電壓：+4.5V，-4.8V差模輸入入阻抗：RIDD/CCID=2Goohm/2ppF差模增益益：110000倍 GGainn=10000時(shí)時(shí)，帶寬寬為2KKHz

6、共模抑制制比：KKcmrr=10051110ddBGGainn=10000對(duì)應(yīng)前級(jí)級(jí)放大電電路圖圖圖一圖二二所示： 圖一、AD6623組組成前端端模擬-數(shù)字電電路 圖二、AD6623與與前級(jí)輸輸出匹配配 圖三三 右右腿驅(qū)動(dòng)動(dòng)電路通過(guò)外接接精密電電阻Rgg，放大大器增益益設(shè)置為為10002000倍，預(yù)計(jì)得得到信號(hào)號(hào)幅值在在60mmV8800mmV之間間，滿(mǎn)足足AD采采樣和量量化以及及后面算算法實(shí)現(xiàn)現(xiàn)的需求求。由于于信號(hào)較較微弱，容易受受噪聲干干擾，導(dǎo)導(dǎo)聯(lián)線與與AD6623的的輸入阻阻抗匹配配也很重重要，這這要通過(guò)過(guò)實(shí)驗(yàn)的的辦法降降低噪聲聲失真，增強(qiáng)抗抗干擾能能力。3.右腿腿驅(qū)動(dòng)電電路設(shè)計(jì)計(jì)右腿驅(qū)

7、動(dòng)動(dòng)電路是是心電檢檢測(cè)電路路中必不不可少的的一個(gè)環(huán)環(huán)節(jié)，良良好的右右腿驅(qū)動(dòng)動(dòng)電路可可以提高高電路的的抗工頻頻干擾能能力，并并與人體體和放大大電路共共同形成成閉合回回路，保保證心電電放大電電路的正正常工作作。在共共模驅(qū)動(dòng)動(dòng)電路的的基礎(chǔ)上上可以實(shí)實(shí)現(xiàn)右腿腿驅(qū)動(dòng)電電路，如如圖所示示。其中中COMM端為前前級(jí)共模模輸出信信號(hào)，DDA0為為輸出信信號(hào)，采采用DAA控制右右腿驅(qū)動(dòng)動(dòng)電路可可用來(lái)調(diào)調(diào)節(jié)人體體的相對(duì)對(duì)電平，保證放放大器的的輸入信信號(hào)符合合電路的的工作范范圍。4.ADD模塊電電路AD采用用ADII公司的的AD778888，其技技術(shù)指標(biāo)標(biāo)如下：電源電壓壓2.77V55.255V；速度達(dá)1125kk

8、SPSS；片內(nèi)2.5V參參考電壓壓源；低功耗正正常模式式2mWW；12位AADC；共8個(gè)單單端輸入入通道AAIN11AIIN8；串行接口口SPII，QSSPI，MICCROWWIREE，DSSP兼容容接口；適用于儀儀表放大大和控制制系統(tǒng) 圖四四 AAD78888原原理框圖圖 AD78888的的12位位精度和和1255kSPPS速度度可以滿(mǎn)滿(mǎn)足我們們項(xiàng)目的的需求。其接口口為SPPI，與與FPGGA通信信需要有有相關(guān)模模塊的支支持。使使用FPPGA控控制ADD78888，在速度上上有很大大優(yōu)勢(shì)，盡最大大可能保保證信號(hào)號(hào)的實(shí)時(shí)時(shí)性。低低性能的的單片機(jī)機(jī)如511系列單單片機(jī)，由于不不具有硬硬件SPPI

9、接口口，在同同AD778888通信過(guò)過(guò)程中可可能會(huì)造造成數(shù)據(jù)據(jù)丟失，而FPPGA的的高速和和并發(fā)特特性可以以使8個(gè)個(gè)AD778888同時(shí)采采集，并并將數(shù)據(jù)據(jù)轉(zhuǎn)入內(nèi)內(nèi)部FIIFO，數(shù)據(jù)處處理模塊塊接著完完成后續(xù)續(xù)工作，如數(shù)字字濾波、波形特特征提取取和模式式匹配等等。圖五 AD778888應(yīng)用電電路5.數(shù)據(jù)據(jù)處理核核心FPGAA選用EEP3CC5，對(duì)對(duì)8路信信號(hào)同步步采集并并存儲(chǔ)到到雙口RRAM，交給單單片機(jī)實(shí)實(shí)時(shí)顯示示曲線。同時(shí)，F(xiàn)PGGA內(nèi)部部集成DDSP的的核心處處理單元元，可以以對(duì)采集集的數(shù)據(jù)據(jù)進(jìn)行濾濾波、特特征提取取、模式式匹配以以及壓縮縮存儲(chǔ)，由于FFPGAA的并發(fā)發(fā)控制和和高速處處理

10、，我我們可以以在不影影響實(shí)時(shí)時(shí)顯示的的前提下下完成心心電信號(hào)號(hào)的識(shí)別別算法，并對(duì)異異常信號(hào)號(hào)發(fā)出警警報(bào)，通通過(guò)無(wú)線線模塊可可以通知知病人家家屬和醫(yī)醫(yī)護(hù)人員員，避免免意外的的發(fā)生。EP3CC5的資資源如下下：51366個(gè)Lees，446個(gè)MM9K 塊，總總共RAAM比特特?cái)?shù)42239336，118x118乘法法器233個(gè)，22個(gè)PLLL，全全局時(shí)鐘鐘網(wǎng)絡(luò)110個(gè)，1822個(gè)用戶(hù)戶(hù)IO口口。分述如下下：LES(Loggic Eleemennts) annd LLAB(Loggic Arrray Bloockss):每每個(gè)邏輯輯陣列塊塊LABB包括116邏輯輯單元LLE，在在Cycclonne II

11、II中中LE是是最小的的邏輯單單元。M9K：Cycclonne IIII系系列的每每個(gè)M99K存儲(chǔ)儲(chǔ)塊提供供9Kbbit片片上存儲(chǔ)儲(chǔ)器，可可以支持持3155MHzz操作速速度，用用戶(hù)可以以配置為為RAMM，F(xiàn)IIFO緩緩沖器或或者ROOM。支支持單口口、簡(jiǎn)單單雙口和和真雙口口操作模模式。其其中單口口、簡(jiǎn)單單雙口可可以配置置為1，2，44，8，9，116，118，332和336位寬寬度。真真雙口模模式支持持1，22，4，8，99，166和188位寬。嵌入式硬硬件乘法法器和DDSP支支持Cycllonee IIII系列列產(chǎn)品支支持最大大2888個(gè)硬件件乘法器器塊，每每個(gè)塊支支持一個(gè)個(gè)獨(dú)立的的18X

12、X18位位乘法器器和2個(gè)個(gè)獨(dú)立的的9X99位乘法法器。這這些特性性使得CCycllonee IIII器件件適合代代替現(xiàn)有有DSPP系統(tǒng)，并擁有有高速，低成本本，低功功耗等特特征?？煽梢?xún)H用用CycclonneIIII器件件或者作作為DSSP的協(xié)協(xié)處理器器，大大大提高性性?xún)r(jià)比。DSP IP corres：通用DDSP運(yùn)運(yùn)算功能能如有限限沖擊響響應(yīng)（FFIR），快速速傅里葉葉變換（FFTT）和數(shù)數(shù)控振蕩蕩器（NNCO）等。通通用視頻頻和圖像像處理功功能。DDSP Buiildeer接口口工具方方便地連連接Quuarttus II軟軟件和MMATLLAB。6.單片片機(jī)控制制部分這部分較較簡(jiǎn)單，主要是是從雙口口RAMM中讀取取FPGGA采集集到