電工電子實驗技術(shù)(下冊)

1、電工電子實驗技術(shù)（下冊）存儲器、可編程器件、數(shù)字系統(tǒng)實驗 的講課課件實驗二教學計劃與要求一、教學目的1、加深對相應理論課程的理解2、掌握常用儀表的使用技術(shù)3、學會一定的測量系統(tǒng)設(shè)計技術(shù)4、學會一定的計算機仿真分析技術(shù)5、學會一定的測量結(jié)果分析技術(shù)6、能夠利用實驗方法完成具體任務7、培養(yǎng)獨立解決問題的能力8、培養(yǎng)實事求是的科學態(tài)度和踏實細致的工作作風實驗二教學計劃與要求二、教學要求1、必須作好各次實驗的預習2、必須自己動手實驗，完成各次必做實驗3、必須掌握常用儀表的用法，學會分析和解決問題的方法，能夠進行簡單電路的設(shè)計與調(diào)測。4、必須認真總結(jié)實驗數(shù)據(jù)，寫好實驗報告。按時交實驗報告。三、教學計劃（

2、三大內(nèi)容）1、EDA與可編程器件、數(shù)字系統(tǒng)設(shè)計2、模擬電路的設(shè)計與調(diào)測3、綜合性實驗教學計劃大致如下表：（詳細計劃請參見電工電子實驗二授課計劃表）實驗二教學計劃與要求實驗二教學計劃與要求四、實驗方法1、每次實驗電路需進行仿真，再硬件實現(xiàn)。（仿真在預習或?qū)嶒炇议_放時進行）2、實驗中學會分析問題，排除故障。3、實驗前點名，實驗后簽字。4、未完成的實驗可在開放時完成。5、本學期安排一次測驗，小測內(nèi)容：P183（J2）。實驗二教學計劃與要求五、期末考試目的：檢查教學效果評定學生成績促進學生學習方法：開卷、以實現(xiàn)為主試卷：實現(xiàn)50分、設(shè)計20分、問答題30分。操作卷與問答試卷分開，分時進行。60分為及格

3、線。本門課程的成績評定方法： 總分100，由平時50分、期末考試50分合成，再折算成優(yōu)秀、良好、中等、及格、不及格五檔。 平時50分由預習10分、操作25分（平時操作10分、小測15分）、實驗報告15分累加而成。該項成績由任課教師根據(jù)記錄（在記分冊上必須有記錄）的學生平時情況，實事求是地給出。教材使用方法1、根據(jù)實驗教學進度，系統(tǒng)自學前幾章理論或知識。2、接受實驗任務后設(shè)計電路時看設(shè)計提示和實驗提示。3、在各個實驗的提示中大都指明與該實驗相關(guān)的設(shè)計和測量方法的例子，也可從書后設(shè)計索引和測量方法索引中查找。4、教材中所舉的例子均選自實用電路，不但有設(shè)計方法同時具有新穎的設(shè)計構(gòu)思，供同學學習前人是

4、如何靈活運用現(xiàn)有條件創(chuàng)造性地解決電路設(shè)計問題的。教材使用方法使用教材應避免的問題1、部分同學未按要求自學教材中前幾章的理論部分，只看實驗內(nèi)容，導致實驗知識殘缺，未達到教學要求。開卷考試時書上給出的答案都找不到。2、未認真體會教材中設(shè)計舉例所體現(xiàn)的構(gòu)思方法和技巧，不了解電子電路設(shè)計的工程和技術(shù)性特點。這樣做的結(jié)果是僅僅做出實驗，而沒有做好實驗。每做一次設(shè)計和實驗水平都提高一步才能認為是做好了實驗。3、實驗手冊中較全面地涉及了儀表使用的基本知識點和要求，正確地回答儀表練習中的所有問題是對電類工科學生的最低要求。 通知電工電子實驗二授課計劃表，電工電子實驗二上課安排表（各次大課時間、地點、內(nèi)容）請看

5、電工電子實驗中心二樓櫥窗告示。主要授課內(nèi)容：二、可編程邏輯器件的應用三、數(shù)字系統(tǒng)設(shè)計一、存儲器的應用一、存儲器的應用存儲器的學習要點：半導體存儲器概念： 存儲器是電子計算機及某些數(shù)字系統(tǒng)中不可缺少的部分，用來存放二進制代碼表示的數(shù)據(jù)系統(tǒng)指令資料及運算程序等。存儲器的主要指標： 存儲容量 和 工作速度存儲容量： 存儲容量是衡量工作能力大小的指標,容量越大,存儲的信息越多,工作能力越強。存儲容量用存儲單元的總數(shù)表示。習慣上常用若干個“K”單元表示。例如： 210=1024 稱 1K單元 ， 212=4096 稱 4K單元。存儲容量為： n字（字位） m位（位）存取速度(工作速度)存取速度用存取周期

6、表示。 從存儲器開始存取第一個字到能夠存取第二個字為止。所需的時間稱為存取時間或存取周期。它是衡量存儲器存取速度的重要指標。存取周期越短，說明存取速度越高。存儲器按功能分類：ROM固定ROM:內(nèi)容由廠家制作。ROM可編程ROM：可一次性編程。PROM可擦除可編程ROM：可多次改寫EPROMRAM雙極型 RAM單極型 （MOS）SRAM（靜態(tài)）DRAM（動態(tài)）SAMMOS移位寄存器電荷耦合器件CCD移位寄存器Cache 高速緩存E2PROMUVEPROM實驗中所用器件型號為：28C64B型E2PROM(電可改寫的ROM)結(jié)構(gòu)：采用浮柵隧道氧化層MOS管。它有兩個柵極：控制柵GC 和 浮置柵Gf。

7、特點：浮置柵與漏區(qū)之間有一個氧化層極薄的隧道區(qū)，其厚度僅為1015um , 可產(chǎn)生隧道效應。寫入、擦除：利用隧道效應。GCGf隧道區(qū)存儲容量為：8K8位=213 8位；總共有13根地址線：A0A12。實驗內(nèi)容：新教材P214 T1實驗提示：F1= 1 1 0 0 1 1 0 0F2= 1 1 1 1 0 0 0 0F3= 1 1 0 1 1 0 1 1F4= 1 0 1 1 1 0 0 1實驗中所用器件型號為：28C64B型E2PROM(電可改寫的ROM)F1= 1 1 0 0 1 1 0 0 D0F2= 1 1 1 1 0 0 0 0 D1F3= 1 1 0 1 1 0 1 1 D2F4=

8、1 0 1 1 1 0 0 1 D3數(shù)據(jù)D7D0：0F 07 0A 0E 0D 01 04 0C使用8個存儲單元，4根數(shù)據(jù)線。0F070A0C8192個存儲單元選做實驗提示：P214 Y1 用1個57（橫向5點縱向7點）點陣LED組成一個簡易移動字幕。要求字幕上顯示從右向左移動的5個字符“HELLO”，字符不停地移動，每2秒顯示一屏。為使顯示的字符便于辯認，應在兩個詞之間留出一個字寬的空格。提示1：點陣57的介紹 （參看實驗手冊P103）提示2：類似動態(tài)掃描的設(shè)計原理輸出相當于位選信號字符與字符之間的間隔時間高位地址低位地址顯示結(jié)果:提示3：數(shù)據(jù)可放到存儲器的任意5個空間飛字: CPLD小系統(tǒng)

9、板接“+5V”接“GND”時鐘實驗箱插座號95108管腳號并口線必須在關(guān)閉電源的情況下插拔！二、可編程邏輯器件的應用1、按器件規(guī)模劃分中小規(guī)模GAL、PAL（幾百門上千門）大規(guī)模CPLD FPGA （幾千門幾百萬門）2、按可編程次數(shù)劃分一次性可編程器件（反熔絲型PLD)優(yōu)點：可靠性高，價錢便宜，在成熟產(chǎn)品中應用較多缺點：開發(fā)成本高。不能更改邏輯可多次編程器件（GAL CPLD FPGA等 優(yōu)點：開發(fā)成本低，可以多次編程更改邏輯，可在線編程陣列結(jié)構(gòu)單元（GAL CPLD ）管腳對管腳的延時時間可預測，有利于設(shè)計觸發(fā)器等時序單元少乘積項多，常用來設(shè)計控制器，并可以加密。單元結(jié)構(gòu)（FPGA )觸發(fā)器

10、多，有利于數(shù)據(jù)處理，不可以加密。管腳對管腳的延時時間不可預測，在設(shè)計中需要反復優(yōu)化才能得到最優(yōu)的延時特性3、按內(nèi)部結(jié)構(gòu)特性劃分可編程器件種類:中小規(guī)模可編程器件可編程器件外形圖可編程器件開發(fā)軟件:1、邏輯描述方式電路圖描述硬件描述語言描述狀態(tài)機流程圖描述2、硬件描述語言分類國際標準硬件描述語言 VHDL(軍方）、 Verilog（商業(yè)）各公司專用硬件描述語言（ABEL 、 CUPL 等）可編程器件的開發(fā)流程:輸入Design Entry編程定時分析FittingTiming Analysis適配功能仿真SimulationSynthesis綜合可編程器件的下載方式1、下載（編程、配置）定義：下

11、載是指將開發(fā)軟件生成的反映邏輯關(guān)系的數(shù)據(jù)，通過一定的方法輸入到可編程器件中，并使其具有用戶要求的邏輯的操作過程，也稱編程或數(shù)據(jù)配置。2、下載方式分類1）用通用（或?qū)Ｓ茫┚幊唐飨螺d例如：GAL 、 FPGA主并模式時的EEPROM等可用通用編程器編程。反熔絲型可編程器件必須用器件廠配套的編程器通用編程器和下載電纜通用編程器可編程器件的下載方式接計算機并口用下載電纜下載示意圖2、用專用下載電纜下載（JTAG標準口）可編程器件的選用：考慮內(nèi)部電路規(guī)模大小（以門為計量單位）考慮速度（最高使用頻率）考慮下載方式需要考慮器件延時的確定特性（CPLD 與FPGA的區(qū)別）開發(fā)軟件的性能（仿真的準確度、對描述方

12、式的支持、對后續(xù)服務的支持）器件生命周期器件提供廠商的發(fā)展（市場份額）“可編程器件 GAL的應用” 提示1、實驗四十三 任務更改說明P215將“7比特延遲”改為“6比特延遲”。將“7比特延遲”作為選做內(nèi)容?！皩嶒炈氖?GAL的應用” 提示2、下載時注意事項1）必須看清器件的型號，正確選擇編程軟件界面中的廠家和型號。 實驗器材中有多個廠家的GAL器件，各個廠家的器件邏輯上是兼容的，但是，編程電壓和編程方式不同，有的廠家編程電壓是25V,有的是12V。 同一廠家如果型號不同，編程要求也不同，同一廠家的GAL16V8A與GAL16V8B編程條件就不一樣2）編程時器件的位置必須擺放正確注意缺口方向注

13、意器件與編程器插座的連接要求通用陣列邏輯 GAL一、GAL16V8總體結(jié)構(gòu)20個引腳的器件；8個專用輸入端；8個I/O端；1個時鐘輸入端CLK；1個使能OE。 輸出邏輯宏單元（OLMC）GAL具有五種工作模式：(a)專用輸入模式1EN1CLKNCNCOENCNC來自鄰級輸出(m)至另一個鄰級CLKOE(b)專用組合輸出模式1EN1CLKNCOENC=11VccXOR(n)NCNCNCCLKOE（c）反饋組合輸出模式1EN1CLKNCOENC=11XOR(n)NCCLKNCOE來自鄰級輸出（m）OLMC(n)I/O(n)NC來自與陣列反饋（d）時序電路中的組合輸出模式1EN1CLKOE=11XO

14、R（n）CLKOE來自鄰級輸出(m)I/O(n)NC來自與陣列反饋(e)寄存器輸出模式1EN1CLKOE=11XOR(n)CLKOE來自鄰級輸出（m）I/O(n)NC來自與陣列反饋OLMC(n)QDQ舉例：設(shè)計一個3BIT延時電路1、建立電路模型 采用移位寄存器 + 數(shù)據(jù)選擇器；2、管腳定義3、編寫程序NAME M01 ；（文件名） PARTNO ；（部件編號）REV V1.0 ；（用戶設(shè)計文件的版本號）DATE 01/03/04 ；（設(shè)計日期）DESIGNER LUQINGLI ；（設(shè)計者姓名）COMPANY ； （設(shè)計者所在公司名稱）ASSEMBLY ； （裝配標記）LOCATION ；

15、（器件位置編號）/* input pin */PIN 1 , 2 , 3 , 4 = CLK , DX , K1 , K2 ;PIN 9 , 11 = CLR , OE /* output pin */PIN 19 , 18 , 17 , 16 = Q1 , Q2 , Q3 , DY ;/* REG */Q1.D = CLR & DX ;Q2.D = CLR & Q1 ;Q3.D = CLR & Q2 ;/* MUX4 */DY = !K2 &!K1 & DX # !K2 & K1 & Q1 # K2 & !K1 & Q2 # K2 & K1 & Q3 ;/* END */注意：清零信號的編寫

16、三、數(shù)字系統(tǒng)設(shè)計小型數(shù)字系統(tǒng)學習要點： 1、透徹理解數(shù)字系統(tǒng)的含義 按一定方式聯(lián)系起來的一群事物所構(gòu)成的總體，稱為系統(tǒng)。能夠?qū)?shù)字信息進行傳遞，加工，處理的電子設(shè)備，稱為數(shù)字系統(tǒng)。系統(tǒng)與部件的區(qū)別： 凡是包含控制器又能按程序進行操作的系統(tǒng)，不論其規(guī)模大小，均稱為數(shù)字系統(tǒng)。 沒有控制器，且又不能按程序進行操作的電路，不管其規(guī)模大?。ㄈ纾捍笕萘看鎯ζ鳎?，均不能稱為系統(tǒng)，只能算一個部件。 數(shù)字系統(tǒng)由數(shù)據(jù)處理器和控制器構(gòu)成： 數(shù)據(jù)處理器的主要任務： 傳送數(shù)據(jù)，并對數(shù)據(jù)進行運算和判斷。 控制器的主要任務： 保證數(shù)據(jù)處理器有條不紊地按正確的時序進行數(shù)據(jù)處理和加工。 控制器有統(tǒng)一的模型，設(shè)計方法規(guī)范。 數(shù)據(jù)

17、處理器因處理數(shù)據(jù)形式繁多，沒有統(tǒng)一模型，通常采用列明細表的方式來進行設(shè)計。 同步時序電路2、透徹理解數(shù)字系統(tǒng)的一般模型數(shù)字系統(tǒng)的一般模型 1) 輸入接口：完成信號轉(zhuǎn)換、同步化處理等; 2) 輸出接口：輸出整個系統(tǒng)的各類信號; 3) 數(shù)據(jù)處理器； 4) 控制器（1）數(shù)據(jù)處理器的構(gòu)成：組合網(wǎng)絡、寄存器組和控制網(wǎng)絡數(shù)據(jù)處理器模型（2）明細表（操作表和狀態(tài)變量表） 數(shù)據(jù)處理器的描述采用明細表來描述它的具體操作過程，也就是把一個時鐘期間能同時實現(xiàn)的操作歸并在一起，作為一個操作步驟，再用助記符號表示控制信號。（3）控制器的構(gòu)成。 1）它的模型分為：moore型和mealy型兩種。2）它以狀態(tài)轉(zhuǎn)移表為設(shè)計依

18、據(jù)。常用的設(shè)計方法有：用每態(tài)一位觸發(fā)器的方法；用數(shù)據(jù)選擇器、時序寄存器、譯碼器的方法。3、數(shù)字系統(tǒng)的描述工具1）方框圖；2）算法流程圖 ； 3）算法狀態(tài)機（ASM）圖；4、算法流程圖與ASM圖的區(qū)別算法流程圖：一般用來表示算法，它只是按照算法的先后順序排列計算步驟，與電路的時序無對應關(guān)系，不能作為設(shè)計的依據(jù)。ASM圖：則與時序有關(guān)，是設(shè)計控制器和處理器的依據(jù)。5、 ASM圖符號 狀態(tài)框、判斷框 、條件框 6、ASM塊1）必定包含一個狀態(tài)框；2）表示一個時鐘周期內(nèi)系統(tǒng)的狀態(tài)；3） ASM圖類似于狀態(tài)圖。 7、各種邏輯框之間的時間關(guān)系 是指狀態(tài)之間的轉(zhuǎn)換時間關(guān)系必須在一個周期內(nèi)完成。AA+1T1T

19、20100 1001ER0FT4100T30110 1CPT1(現(xiàn)態(tài)) （次態(tài)）T2或T3或T4當?shù)诙€CP到來時，T1第一個CP使控制器轉(zhuǎn)到T1，在T1狀態(tài)下完成:1)AA+1;2)檢驗輸入變量E和F,產(chǎn)生控制輸出。T2T3T48、ASM圖的建立原則1：在算法的起始點安排一個狀態(tài)；原則2：必須用狀態(tài)來分開不能同時實現(xiàn)的寄存器傳輸操作； 原則3：判斷如果受寄存器操作的影響，應在它們之間安排一個狀態(tài)。 從算法流程圖 ASM圖解釋：（1）原則2圖12.3.15 算法流程圖和ASM圖的對應關(guān)系(a)算法流程圖(b)ASM圖（2）原則3 由算法流程圖轉(zhuǎn)換為ASM圖時，判斷 A+1之后的值，需要插入一個方框。圖12.3.16 算法流程圖和ASM圖的對應關(guān)系實驗四十五 小型數(shù)字系統(tǒng)（二） 實驗四十五 任務更改說明P219 T1左右燈改為各一個，不循環(huán)。（為必做）左右燈各為三個時，按100，110，111，000，循環(huán)（為選做）。題目：某型號汽車尾燈控制電路設(shè)計要求 ： （必做）（1）空閑情況下尾燈均滅。（2）按左轉(zhuǎn)鍵時，L=1，Z左車燈亮。 L=0后,左尾燈全部熄滅。（3）按右轉(zhuǎn)鍵時，R=1，Y右車燈亮。 R=0后,右尾燈全部熄滅。（4）按警告鍵后，JG=1，左車燈和右車燈全部均變?yōu)樘鵁簦矗洪W爍。JG=0停止閃爍。同時警告信號優(yōu)先權(quán)最高。說明：汽車的手動鍵有三檔即：左轉(zhuǎn)、右轉(zhuǎn)和空閑。