定點補碼陣列乘法器(6x6)

1、PAGE 沈陽航空航天大學(xué)課 程 設(shè) 計 報 告課程設(shè)計名稱：計算機組成原理課程設(shè)計課程設(shè)計題目：定點補碼陣列乘法器的設(shè)計院（系）：計算機學(xué)院專 業(yè)：班 級：學(xué) 號：姓 名：指導(dǎo)教師：完成日期：沈陽航空航天大學(xué)課程設(shè)計報告 - PAGE 15 -目 錄 TOC o 1-3 h z HYPERLINK l _Toc282774371 第1章 總體設(shè)計方案 第1章 總體設(shè)計方案第1章 總體設(shè)計方案1.1 設(shè)計原理補碼陣列乘法器可以直接求出兩個補碼的相乘積，由于符號位也參加運算，運算速度比起原碼陣列乘法器快得多。六位陣列乘法器的原理框圖如圖1.1所示，A=A5A4A3A2A1A0 B=B5B4B3B

2、2B1B0且A為被乘數(shù)的輸入端，B為乘數(shù)的輸入端，P=(P11)P10P9P8P7P6P5P4P3P2P1P0為乘積的輸出端， P10為符號位。六位陣列乘法器的整體設(shè)計包含25個加法器模塊。與原碼陣列乘法器不同的是，直接補碼陣列乘法器除了采用0類全加器之外，還采用了1類和2類全加器，以對應(yīng)于輸入補碼符號位的負的位權(quán)值。表1.1 四類全加器功能表頂層的六位陣列乘法器采用原理圖設(shè)計輸入方式，在以25個加法器為基礎(chǔ)而構(gòu)成的六位陣列乘法器，其主要以六個被乘數(shù)輸入端、六個乘數(shù)輸入端以及十一個乘積輸出端為主。設(shè)被乘數(shù)和乘數(shù)(均為補碼)分別為A(a5) a4 a3a2a1a0，B(b5)b4b3b2b1b0

3、，其中a4和b4是符號位，用括號括起來是表示這一位具有負的位權(quán)值。根據(jù)補碼和真值的轉(zhuǎn)換可以知道，補碼A的真值a a5(25)a424a323a222a121a020；補碼B的真值b b5(25) + b424b323b222b121b020；即在將補碼直接轉(zhuǎn)換成真值時，符號位取負權(quán)值，其余位取正權(quán)值。該方案稱為三段陣列乘法器,其中右上角三角形中用0 類全加器,左上角三角形中用1 類全加器,最后兩行平行四邊形用2 類全加器。此陣列乘法器只假設(shè)兩乘數(shù)A 、B 只有5 位,即字長為5 (符號位1 位,數(shù)值4 位) 。所有全加器的輸入輸出端凡帶小圓圈,表示帶負權(quán)。0 類全加器的輸入端為:正上和右平兩個

4、輸入端為本位兩個加數(shù)X 、Y ,右斜輸入端為低位進位Z ;輸出端為:正下為本位和S ,左斜為向高位進位C。1 類全加器的低位進位Z 和本位和S 帶負權(quán),故有輸入端為:正上輸入端為低位進位Z (帶負權(quán)) ,而右平和右斜兩個輸入端為本位兩個加數(shù)X 、Y;輸出端為:正下為本位和S (帶負權(quán)) , 左斜為向高位進位C。2 類全加器的非最后行的輸入端為:正上和右平兩個輸入端為本位兩個加數(shù)X 、Y(帶負權(quán)) ,右斜輸入端為低位進位Z ;輸出端為:正下為本位和S ,左斜為向高位進位C(帶負權(quán)) 。最后行的輸入端為:右上斜和右下斜兩個輸入端為本位兩個加數(shù)X 、Y(帶負權(quán)) ,正上輸入端為低位進位Z ;輸出端為

5、:正下為本位和S ,左斜為向高位進位C(帶負權(quán)) 。 圖1.1定點補碼陣列乘法器原理框圖1.2 設(shè)計環(huán)境硬件環(huán)境：偉福COP2000型計算機組成原理實驗儀、XCV200實驗板、微機；EDA環(huán)境：Xilinx ISE EDA設(shè)計軟件、ModulSim EDA仿真軟件。沈陽航空工業(yè)學(xué)院課程設(shè)計報告 KEYWORDS * MERGEFORMAT 第2章 詳細設(shè)計方案第2章 詳細設(shè)計方案2.1 頂層方案圖的設(shè)計與實現(xiàn)頂層方案圖實現(xiàn)六位陣列乘法器的邏輯功能，采用原理圖設(shè)計輸入方式完成，電路實現(xiàn)基于XCV200可編程邏輯芯片。在完成原理圖的功能設(shè)計后，把輸入/輸出信號安排到XCV200指定的引腳上去，實現(xiàn)

6、芯片的引腳鎖定。2.1.1創(chuàng)建頂層圖形設(shè)計文件頂層圖形文件主要由六位被乘數(shù)輸入端、六位乘數(shù)輸入端和十一位乘積輸出模塊組裝而成的一個完整的設(shè)計實體?？衫肵ilinx Foundation 3.1模塊實現(xiàn)頂層圖形文件的設(shè)計，頂層圖形文件結(jié)構(gòu)如圖2.1所示。圖2.1 定點補碼陣列乘法器頂層圖形文件結(jié)構(gòu)2.1.2器件的選擇與引腳鎖定（1）器件的選擇由于硬件設(shè)計環(huán)境是基于偉福COP2000型計算機組成原理實驗儀和XCV200實驗板，故采用的目標(biāo)芯片為Xlinx XCV200可編程邏輯芯片。（2）引腳鎖定把頂層圖形文件中的輸入/輸出信號安排到Xlinx XCV200芯片指定的引腳上去，實現(xiàn)芯片的引腳鎖定

7、，各信號及Xlinx XCV200芯片引腳對應(yīng)關(guān)系如表2.1所示。表2.1 信號和芯片引腳對應(yīng)關(guān)系陣列乘法器內(nèi)部 信號 圖形文件中的輸入/輸出 信號XCV200芯片引腳A5 A5P94 A4 A4P95 A3 A3P96 A2 A2P97 A1 A1P100 A0 A0P101 B5 B5P79 B4 B4P80 B3 B3P81 B2 B2P82B1B1P84B0B0P85P11P11P78P10P10P93P9P9P99P8P8P107P7P7P108P6P6P109P5P5P124P4P4P125P3P3P147P2P2P152P1P1P178P0P0P1842.2 功能模塊的設(shè)計與實現(xiàn)

8、六位補碼陣列乘法器是以25個加法器模塊為基礎(chǔ)而實現(xiàn)的，加法器模塊中還包括2個兩端輸入的與門和1個全加器，設(shè)計時這兩個模塊用原理圖設(shè)計輸入方式實現(xiàn)。2.2.1補碼陣列乘法模塊的設(shè)計與實現(xiàn)六位陣列乘法模塊由25個基本加法器模塊構(gòu)成，共有6個被乘數(shù)輸入端6個乘數(shù)輸入端和12個乘積的輸出端。其設(shè)計過程如下：原理圖設(shè)計輸入方式A=A5A4A3A2A1A0 B=B5B4B3B2B1B0 P=(P11)P10P9P8P7P6P5P4P3P2P1P0 （2）創(chuàng)建元件圖形符號為了能在圖形編輯器（原理圖設(shè)計輸入方式）中調(diào)用基本加法器模塊，需要為這25個加法器模塊創(chuàng)建3個元件圖形符號，可用Xilinx Founda

9、tion 3.1編譯器的Create Symbol模塊實現(xiàn)。（3）功能仿真對創(chuàng)建的三類基本加法器模塊進行功能仿真，驗證其功能的正確性，可用Xilinx Foundation 3.1編譯器的Simulator模塊實現(xiàn)。 2.2.2細胞模塊的設(shè)計與實現(xiàn)細胞模塊即三類全加器。三類全加器形成的原理圖設(shè)計分別如圖2.3、圖2.4、圖2.5表示，其設(shè)計過程如下：原理圖設(shè)計輸入方式 圖2.3 0類全加器原理圖圖2.4 1類全加器原理圖圖2.5 2類全加器原理圖（2）創(chuàng)建元件圖形符號為了能在圖形編輯器（原理圖設(shè)計輸入方式）中調(diào)用此加法器，需要為加法器創(chuàng)建一個元件圖形符號，可用Xilinx Foundation

10、 3.1編譯器的Create Symbol模塊實現(xiàn)。（3）功能仿真對創(chuàng)建的加法器元件進行功能仿真，驗證其功能的正確性，可用Xilinx Foundation 3.1編譯器的Simulator模塊實現(xiàn)。加法器的功能仿真波形如圖2.4所示。圖2.6 0類全加器功能仿真波形圖2.7 1類全加器功能仿真波形圖2.8 2類全加器功能仿真波形表2.2 四類全加器真值表2.3 仿真調(diào)試仿真調(diào)試主要驗證設(shè)計電路邏輯功能、時序的正確性，本設(shè)計中主要采用功能仿真方法對設(shè)計的電路進行仿真。（1）建立仿真波形文件及仿真信號選擇功能仿真時，首先建立仿真波形文件，選擇仿真信號，對選定的輸入信號設(shè)置參數(shù)，選定的仿真信號和設(shè)

11、置的參數(shù)如表2.3所示。 表2.3 仿真信號選擇和參數(shù)設(shè)置（舉例）輸 入 信 號輸 出 信 號A5A4A3A2A1A0 B5B4B3B2B1B0(P11)P10P9P8P7P6P5P4P3P2P1P0000001000001000000000001000001111111111111111111111111000001111111111111111111111111000000000001（2）功能仿真結(jié)果與分析功能仿真波形結(jié)果如圖2.5所示，仿真數(shù)據(jù)結(jié)果如表2.4所示。對表2.3與表2.4的內(nèi)容進行對比，可看出功能仿真結(jié)果是正確的，進而說明電路設(shè)計的正確性。圖2.5 功能仿真波形結(jié)果表2.4

12、 仿真數(shù)據(jù)結(jié)果(舉例)輸 入 信 號輸 出 信 號A5A4A3A2A1A0 B5B4B3B2B1B0(P11)P10P9P8P7P6P5P4P3P2P1P0000001000001000000000001000001111111111111111111111111000001111111111111111111111111000000000001沈陽航空工業(yè)學(xué)院課程設(shè)計報告 KEYWORDS * MERGEFORMAT 第3章 編程下載與硬件測試第3章 編程下載與硬件測試3.1 編程下載利用COP2000實驗箱、XCV200實驗板的編程下載功能，將得到的1037*.bit文件下載到XCV200

13、實驗板的XCV200可編程邏輯芯片中，此時該元件可實現(xiàn)四位陣列乘法器的功能。3.2 硬件測試及結(jié)果分析利用XCV200實驗板進行硬件功能測試。一位全加器的輸入數(shù)據(jù)通過XCV200實驗板的輸入開關(guān)實現(xiàn)，輸出數(shù)據(jù)通過XCV200實驗板的液晶顯示管實現(xiàn)，其對應(yīng)關(guān)系如表3.1所示。表3.1 XCV200實驗板信號對應(yīng)關(guān)系XCV200芯片引腳信號XCV200實驗板A5 K0(7)A4K0(6)A3K0(5)A2 K0(4)A1K0(3)A0K0(2)B5K1(7)B4K1(6)B3K1(5)B2K1(4)B1K4(3)B0K4(2)P11B7P10B6P9B5P8B4P7B3P6B2P5B1P4B0P3

14、A7P2A6P1A5P0A4利用表2.4中的輸入?yún)?shù)作為輸入數(shù)據(jù)，逐個測試輸出結(jié)果，即用XCV200實驗板的開關(guān)K0K1輸入數(shù)據(jù)，同時觀察發(fā)光二極管的輸出。取A補=001000 B補=111011理論計算結(jié)果為：A*B補=11111011000乘積結(jié)果則在XCV200實驗板上顯示為如圖3.1所示：圖3.1 XCV200實驗板顯示如圖3.1所示： K0(7)K0(6)K0(5)K0(4)K0(3)K0(2)=001000 ，K1(7)K1(6)K1(5)K1(4)K1(3)K1 (2) =111011，（B7）B6B5B4B3B2B1B0A7A6A5A4=（1）11111011000測試結(jié)果正確

15、，所以補碼陣列乘法器電路設(shè)計正確。沈陽航空工業(yè)學(xué)院課程設(shè)計報告 KEYWORDS * MERGEFORMAT 參考文獻參考文獻1 曹昕燕. EDA技術(shù)實驗與課程設(shè)計M.北京：清華大學(xué)出版社，20062 范延濱.微型計算機系統(tǒng)原理、接口與EDA設(shè)計技術(shù)M.北京：北京郵電大學(xué)出版社，20063 王愛英.計算機組成與結(jié)構(gòu)(第4版)M.北京：清華大學(xué)出版社，20064 百中英.計算機組成原理題解、題庫與實驗(第3版)M.北京：科學(xué)出版社，20015 王爾乾. 數(shù)字邏輯及數(shù)字集成電路.北京：清華大學(xué)出版社，19966 楊天行. 計算機技術(shù).北京：國防工業(yè)出版社，19997 李勇、裘式綱等. 計算機原理與設(shè)計.長沙：國防大學(xué)出版社，1989附 錄（ 陣列乘法器模塊電路原理圖）沈陽航空工業(yè)學(xué)院課程設(shè)計報告課程設(shè)計總結(jié)：設(shè)計采用了自上而下的設(shè)計方法，基本實現(xiàn)了定點補碼陣列乘法器的功能，能夠正確求得乘積的補碼。在此次課程設(shè)計中，我遇到了很多問題。雖然通過各類參考資料大致理解了設(shè)計思想，了解了設(shè)計方案，但是在具體實現(xiàn)的時候還是頻頻出錯。比