存儲(chǔ)器是信息存放的載體

1、存儲(chǔ)器是信息存放的載體第1頁(yè)，共43頁(yè)，2022年，5月20日，16點(diǎn)5分，星期二7.1 半導(dǎo)體存儲(chǔ)器的分類(lèi)半導(dǎo)體存儲(chǔ)器從使用功能上來(lái)分，可分為：讀寫(xiě)存儲(chǔ)器RAM（Random Access Memory）又稱(chēng)為隨機(jī)存取存儲(chǔ)器；只讀存儲(chǔ)器ROM（Read Only Memory）兩類(lèi)。RAM主要用來(lái)存放各種現(xiàn)場(chǎng)的輸入、輸出數(shù)據(jù)，中間計(jì)算結(jié)果，與外存交換的信息和作堆棧用。它的存儲(chǔ)單元的內(nèi)容按需要既可以讀出，也可以寫(xiě)入或改寫(xiě)。而ROM的信息在使用時(shí)是不能改變的，也即只能讀出，不能寫(xiě)入故一般用來(lái)存放固定的程序，如微型機(jī)的管理、監(jiān)控程序，匯編程序等，以及存放各種常數(shù)、函數(shù)表等。第2頁(yè)，共43頁(yè)，202

2、2年，5月20日，16點(diǎn)5分，星期二7.1.1 RAM的種類(lèi)在RAM中，又可以分為雙極型（Bipolar）和MOS RAM兩大類(lèi)。1雙極型RAM的特點(diǎn)（1）存取速度高。（2）以晶體管的觸發(fā)器（F-FFlip-Flop）作為基本存儲(chǔ)電路，故管子較多。（3）集成度較低（與MOS相比）。（4）功耗大。（5）成本高。所以，雙極型RAM主要用在速度要求較高的微型機(jī)中或作為cache。第3頁(yè)，共43頁(yè)，2022年，5月20日，16點(diǎn)5分，星期二2MOS RAM用MOS器件構(gòu)成的RAM，又可分為靜態(tài)（Static）RAM（有時(shí)用SRAM表示）和動(dòng)態(tài)（Dynamic）RAM（有時(shí)用DRAM表示）兩種。（1）靜

3、態(tài)RAM的特點(diǎn) 6管構(gòu)成的觸發(fā)器作為基本存儲(chǔ)電路。 集成度高于雙極型，但低于動(dòng)態(tài)RAM。 不需要刷新，故可省去刷新電路。第4頁(yè)，共43頁(yè)，2022年，5月20日，16點(diǎn)5分，星期二 功耗比雙極型的低，但比動(dòng)態(tài)RAM高。 易于用電池作為后備電源（RAM的一個(gè)重大問(wèn)題是當(dāng)電源去掉后，RAM中的信息就會(huì)丟失。為了解決這個(gè)問(wèn)題，就要求當(dāng)交流電源掉電時(shí)，能自動(dòng)地轉(zhuǎn)換到一個(gè)用電池供電的低壓后備電源，以保持RAM中的信息）。 存取速度較動(dòng)態(tài)RAM快。第5頁(yè)，共43頁(yè)，2022年，5月20日，16點(diǎn)5分，星期二（2）動(dòng)態(tài)RAM的特點(diǎn) 基本存儲(chǔ)電路用單管線(xiàn)路組成（靠電容存儲(chǔ)電荷）。 集成度高。 比靜態(tài)RAM的功

4、耗更低。 價(jià)格比靜態(tài)便宜。 因動(dòng)態(tài)存儲(chǔ)器靠電容來(lái)存儲(chǔ)信息，由于總是存在著泄漏電流，故需要定時(shí)刷新。典型的是要求每隔1ms刷新一遍。第6頁(yè)，共43頁(yè)，2022年，5月20日，16點(diǎn)5分，星期二7.1.2 ROM的種類(lèi)1掩模ROM早期的ROM由半導(dǎo)體廠按照某種固定線(xiàn)路制造的，制造好以后就只能讀不能改變。2可編程序的只讀存儲(chǔ)器PROM（Programmable ROM）為了便于用戶(hù)根據(jù)自己的需要來(lái)寫(xiě)ROM，就發(fā)展了一種PROM，可由用戶(hù)對(duì)它進(jìn)行編程，但這種ROM用戶(hù)只能寫(xiě)一次。第7頁(yè)，共43頁(yè)，2022年，5月20日，16點(diǎn)5分，星期二3可擦去的可編程只讀存儲(chǔ)器EPROM（Erasable PROM

5、）為了適應(yīng)科研工作的需要，希望ROM能根據(jù)需要寫(xiě)，也希望能把已寫(xiě)上去的內(nèi)容擦去，然后再寫(xiě)，能改寫(xiě)多次。EPROM就是這樣的一種存儲(chǔ)器。EPROM的寫(xiě)入速度較慢，而且需要一些額外條件，故使用時(shí)仍作為只讀存儲(chǔ)器來(lái)用。只讀存儲(chǔ)器電路比RAM簡(jiǎn)單，故而集成度更高，成本更低。而且有一重大優(yōu)點(diǎn)，就是當(dāng)電源去掉以后，它的信息是不丟失的。隨著應(yīng)用的發(fā)展，ROM也在不斷發(fā)展，目前常用的還有電可擦除的可編程ROM及新一代可擦除ROM（閃爍存儲(chǔ)器）等。第8頁(yè)，共43頁(yè)，2022年，5月20日，16點(diǎn)5分，星期二7.2 讀寫(xiě)存儲(chǔ)器RAM7.2.1 基本存儲(chǔ)電路基本存儲(chǔ)電路是組成存儲(chǔ)器的基礎(chǔ)和核心，它用以存儲(chǔ)一位二進(jìn)制

6、信息：“0”或“1”。在 MOS存儲(chǔ)器中，基本存儲(chǔ)電路分為靜態(tài)和動(dòng)態(tài)兩大類(lèi)。第9頁(yè)，共43頁(yè)，2022年，5月20日，16點(diǎn)5分，星期二7.2.2 RAM的結(jié)構(gòu)1存儲(chǔ)體2外圍電路3地址譯碼的方式地址譯碼有兩種方式：一種是單譯碼方式或稱(chēng)字結(jié)構(gòu)，適用于小容量存儲(chǔ)器中；另一種是雙譯碼，或稱(chēng)復(fù)合譯碼結(jié)構(gòu)。采用雙譯碼結(jié)構(gòu)，可以減少選擇線(xiàn)的數(shù)目。在雙譯碼結(jié)構(gòu)中，地址譯碼器分成兩個(gè)。若每一個(gè)有n/2個(gè)輸入端，它可以有2n/2個(gè)輸出狀態(tài)，兩個(gè)地址譯碼器就共有2n/22n/2=2n個(gè)輸出狀態(tài)。而譯碼輸出線(xiàn)卻只有2n/2+2n/2=22n/2根。第10頁(yè)，共43頁(yè)，2022年，5月20日，16點(diǎn)5分，星期二7.2

7、.3 RAM與CPU的連接在微型計(jì)算機(jī)中，CPU對(duì)存儲(chǔ)器進(jìn)行讀寫(xiě)操作，首先要由地址總線(xiàn)給出地址信號(hào)，然后要發(fā)出相應(yīng)的是讀還是寫(xiě)的控制信號(hào)，最后才能在數(shù)據(jù)總線(xiàn)上進(jìn)行信息交流。所以，RAM與CPU的連接，主要有以下三個(gè)部分： 地址線(xiàn)的連接； 數(shù)據(jù)線(xiàn)的連接； 控制線(xiàn)的連接。第11頁(yè)，共43頁(yè)，2022年，5月20日，16點(diǎn)5分，星期二在連接中要考慮的問(wèn)題有以下幾個(gè)方面。（1）CPU總線(xiàn)的負(fù)載能力。（2）CPU的時(shí)序和存儲(chǔ)器的存取速度之間的配合問(wèn)題。（3）存儲(chǔ)器的地址分配和選片問(wèn)題。（4）控制信號(hào)的連接。如果組成1K8位，可以采用圖7-9的10241位的片子，也可采用圖7-10的2564的片子。第12

8、頁(yè)，共43頁(yè)，2022年，5月20日，16點(diǎn)5分，星期二第13頁(yè)，共43頁(yè)，2022年，5月20日，16點(diǎn)5分，星期二第14頁(yè)，共43頁(yè)，2022年，5月20日，16點(diǎn)5分，星期二在圖7-9中，每一片是10241，故其地址線(xiàn)為10條，滿(mǎn)足整個(gè)存儲(chǔ)體容量的要求。每一片相應(yīng)于一位（只有一條數(shù)據(jù)線(xiàn)），故只要把它們分別接到數(shù)據(jù)總線(xiàn)上的相應(yīng)位即可。對(duì)片子沒(méi)有選片要求，如片子有 選片輸入端（CS或CE），可把它們直接接至IO/M。第15頁(yè)，共43頁(yè)，2022年，5月20日，16點(diǎn)5分，星期二在圖7-10的電路中，每一片為2564，故片上的地址為256（8條地址線(xiàn)）。因此，總的存儲(chǔ)體容量1K就要分成四部分（

9、或稱(chēng)為頁(yè)），所以，用地址總線(xiàn)上的A0A7直接與各個(gè)片的地址輸入端相連，可尋址256，即實(shí)現(xiàn)頁(yè)內(nèi)尋址；由A8、A9經(jīng)過(guò)譯碼輸出四條線(xiàn)，代表1K的不同的四個(gè)部分（四個(gè)頁(yè)），即0256為第一頁(yè)；256511為第二頁(yè)；512767為第三頁(yè)；7681023為第四頁(yè)，實(shí)現(xiàn)頁(yè)的尋址。因?yàn)槊恳黄系臄?shù)據(jù)為4位（4條數(shù)據(jù)線(xiàn)），用2片可組成一頁(yè)，故有四條頁(yè)尋址線(xiàn)，每一條同時(shí)接兩片。一頁(yè)內(nèi)兩片的數(shù)據(jù)線(xiàn)，一個(gè)接到數(shù)據(jù)總線(xiàn)的D0D3，另一個(gè)接到D4D7。而各頁(yè)的數(shù)據(jù)線(xiàn)就得并聯(lián)。第16頁(yè)，共43頁(yè)，2022年，5月20日，16點(diǎn)5分，星期二 若用Intel 2114 1K4位的片子，構(gòu)成一個(gè)2K RAM系統(tǒng)，其連接如圖7

10、-11所示。第17頁(yè)，共43頁(yè)，2022年，5月20日，16點(diǎn)5分，星期二第18頁(yè)，共43頁(yè)，2022年，5月20日，16點(diǎn)5分，星期二這種選片控制的譯碼方式稱(chēng)為全譯碼，譯碼電路較復(fù)雜，但是每一組的地址是確定的、唯一的。在系統(tǒng)的RAM為2K的情況下，為了區(qū)分不同的兩組，可以不用全譯碼方式，而用A10A15中的任一位來(lái)控制選片端，例如用A10來(lái)控制，如圖7-12所示。第19頁(yè)，共43頁(yè)，2022年，5月20日，16點(diǎn)5分，星期二第20頁(yè)，共43頁(yè)，2022年，5月20日，16點(diǎn)5分，星期二粗看起來(lái)，這兩組的地址分配與全譯碼時(shí)相同，但是當(dāng)用A10這一個(gè)信號(hào)作為選片控制時(shí)，只要A10=0，A11A1

11、5可為任意值，都選中第一組；而只要A10=1，A11A15可為任意值，都選中第二組。所以，它們的地址有很大的重疊區(qū)（每一組占有32K地址），但在實(shí)際使用時(shí)，只要我們了解這一點(diǎn)是不妨礙使用的。這種選片控制方式稱(chēng)為線(xiàn)選。采用線(xiàn)選控制方式時(shí)，不光有地址重疊問(wèn)題，而且用不同的地址線(xiàn)作為選片控制，則它們的地址分配也是不同的。第21頁(yè)，共43頁(yè)，2022年，5月20日，16點(diǎn)5分，星期二在用A11作為選片控制信號(hào)時(shí)，則這兩組的基本地址為：第一組： 000003FFH第二組： 08000BFFH但是，實(shí)際上只要A11=0，A15A12、A10可為任意值，都選中第一組；而只要A11=1，A10、A12A15可

12、為任意值都選中第二組，它們同樣有32K的地址重疊區(qū)。第22頁(yè)，共43頁(yè)，2022年，5月20日，16點(diǎn)5分，星期二當(dāng)系統(tǒng)RAM的容量大于2K，如4K（或更多）時(shí)，若還用Intel 2114組成，則必須分成4組（或更多）。此時(shí)，顯然就不能只用A10A15中的一條地址線(xiàn)作為組控制線(xiàn)，而必須經(jīng)過(guò)譯碼，可采用全譯碼方式，也可采用部分譯碼方式，如圖7-14所示。第23頁(yè)，共43頁(yè)，2022年，5月20日，16點(diǎn)5分，星期二第24頁(yè)，共43頁(yè)，2022年，5月20日，16點(diǎn)5分，星期二通常的微型機(jī)系統(tǒng)的內(nèi)存儲(chǔ)器中，總有相當(dāng)容量的ROM，它們的地址必須與RAM一起考慮，分別給它們一定的地址分配。3存儲(chǔ)器的讀

13、周期要實(shí)現(xiàn)存儲(chǔ)器讀必須要為 低（有效）， 為高（表示讀）。存儲(chǔ)器讀，只有在地址有效以后；而且是從選片有效以后，數(shù)據(jù)才穩(wěn)定輸出。讀周期與讀取時(shí)間是兩個(gè)不同的概念。讀周期是表示該芯片進(jìn)行兩次連續(xù)的讀操作必須間隔的時(shí)間。故它總是大于或等于讀取時(shí)間。第25頁(yè)，共43頁(yè)，2022年，5月20日，16點(diǎn)5分，星期二4存儲(chǔ)器的寫(xiě)周期要實(shí)現(xiàn)寫(xiě)操作必須要 和都 為低。但在地址改變期間， 必須為高，否則在地址變化期間可能會(huì)有誤寫(xiě)入，破壞內(nèi)存的狀態(tài)。所以， 必須在地址有效以后過(guò)一段時(shí)間有效，使地址信號(hào)能夠穩(wěn)定；同樣，也必須在 已變?yōu)楦唠娖胶?，地址信?hào)才允許改變。第26頁(yè)，共43頁(yè)，2022年，5月20日，16點(diǎn)5分

14、，星期二7.2.4 64K位動(dòng)態(tài)RAM存儲(chǔ)器1Intel 2164A的結(jié)構(gòu)每一片的容量為64K1位，即片內(nèi)共有64K（65536）個(gè)地址單元，每個(gè)地址單元一位數(shù)據(jù)。用8片Intel 2164A就可以構(gòu)成64K字節(jié)的存儲(chǔ)器。片內(nèi)要尋址64K，則需要16條地址線(xiàn)，為了減少封裝引線(xiàn)，地址線(xiàn)分為兩部分：行地址與列地址。芯片的地址引線(xiàn)只要8條，內(nèi)部設(shè)有地址鎖存器，利用多路開(kāi)關(guān)，由行地址選通信號(hào)（Row Address Strobe），把先出現(xiàn)的8位地址，送至行地址鎖存器；由隨后出現(xiàn)的列地址選通信號(hào)（Column Address Strobe） 把后出現(xiàn)的8位地址送至列地址鎖存器。這8條地址線(xiàn)也用于刷新（

15、刷新時(shí)地址計(jì)數(shù)，實(shí)現(xiàn)一行一行刷新）。第27頁(yè)，共43頁(yè)，2022年，5月20日，16點(diǎn)5分，星期二64K存儲(chǔ)體由4個(gè)128128的存儲(chǔ)矩陣構(gòu)成。每個(gè)128128的存儲(chǔ)矩陣，有7條行地址和7條列地址線(xiàn)進(jìn)行選擇。7條行地址經(jīng)過(guò)譯碼產(chǎn)生128條選擇線(xiàn)，分別選擇128行；7條列地址線(xiàn)經(jīng)過(guò)譯碼也產(chǎn)生128條選擇線(xiàn)，分別選擇128列。 鎖存在行地址鎖存器中的7位行地址RA6RA0同時(shí)加到4個(gè)存儲(chǔ)矩陣上，在每個(gè)矩陣中都選中一行，則共有512個(gè)存儲(chǔ)電路被選中，它們存放的信息被選通至512個(gè)讀出放大器，經(jīng)過(guò)鑒別、鎖存和重寫(xiě)。第28頁(yè)，共43頁(yè)，2022年，5月20日，16點(diǎn)5分，星期二鎖存在列地址鎖存器中的7位

16、列地址CA6CA0（地址總線(xiàn)上的A14A8），在每個(gè)存儲(chǔ)矩陣中選中一列，則共有4個(gè)存儲(chǔ)單元被選中。最后經(jīng)過(guò)1：4 I/O門(mén)電路（由RA7與CA7控制）選中一個(gè)單元，可以對(duì)這個(gè)單元進(jìn)行讀寫(xiě)。數(shù)據(jù)的輸入和輸出是分開(kāi)的，由 信號(hào)控制讀寫(xiě)。當(dāng) 為高時(shí)，實(shí)現(xiàn)讀出，選中單元的內(nèi)容經(jīng)過(guò)輸出緩沖器（三態(tài)緩沖器）在DOUT引腳上讀出。當(dāng) 有效（低電平）時(shí)，實(shí)現(xiàn)寫(xiě)入，DIN引腳上的信號(hào)經(jīng)過(guò)輸入緩沖器（三態(tài)緩沖器）對(duì)選中單元進(jìn)行寫(xiě)入。第29頁(yè)，共43頁(yè)，2022年，5月20日，16點(diǎn)5分，星期二2讀周期讀周期是由行地址選通信號(hào)變低（有效）開(kāi)始的。為了能使行地址可靠鎖存，通常希望行地址能先于 信號(hào)有效。同樣，為了保證

17、列地址的可靠鎖存，列地址領(lǐng)先于 信號(hào)。要從指定單元讀出信息，必須在 有效后， 也有效。信息的讀寫(xiě)，取決于控制信號(hào)。為實(shí)現(xiàn)讀出，則信號(hào)必須在有效前tRCS時(shí)間變?yōu)楦唠娖?。?0頁(yè)，共43頁(yè)，2022年，5月20日，16點(diǎn)5分，星期二3寫(xiě)周期要選定寫(xiě)入的單元， 和 必須都有效，而且行地址必須領(lǐng)先 有效。列地址必須領(lǐng)先有效。由有效實(shí)現(xiàn)寫(xiě)入，信號(hào)必須領(lǐng)先有效。要寫(xiě)入的信息，必須在有效前已經(jīng)送至數(shù)據(jù)輸入線(xiàn)DIN，且在有效后必須保持時(shí)間。第31頁(yè)，共43頁(yè)，2022年，5月20日，16點(diǎn)5分，星期二4讀-修改-寫(xiě)周期在指令中，常要對(duì)某一單元的內(nèi)容讀出進(jìn)行修改，然后再寫(xiě)回這一單元。為了提高操作速度，在存儲(chǔ)器

18、中設(shè)計(jì)了讀-修改-寫(xiě)周期。這一周期的性質(zhì)，類(lèi)似于讀出周期和寫(xiě)周期的組合，但它并不是由兩個(gè)單獨(dú)的讀周期和寫(xiě)周期結(jié)合起來(lái)的，而是在 和 同時(shí)有效的情況下由信號(hào)先實(shí)現(xiàn)讀出，在作修改后又實(shí)現(xiàn)寫(xiě)入。第32頁(yè)，共43頁(yè)，2022年，5月20日，16點(diǎn)5分，星期二5刷新周期在Intel 2164A中有512個(gè)讀出放大器，所以刷新時(shí)，最高位行地址RA7是不起作用的，由RA6RA0在四個(gè)存儲(chǔ)矩陣中都選中一行（每次同時(shí)刷新512個(gè)單元），所以經(jīng)過(guò)128個(gè)刷新周期，就可以完成整個(gè)存儲(chǔ)體的刷新。雖然讀操作、寫(xiě)操作、讀+修改+寫(xiě)操作都可以實(shí)現(xiàn)刷新，但推薦使用唯 有效的刷新方式，它比別的周期功耗可降低20%。由 有效把刷

19、新地址鎖存入行地址鎖存器，則選中的512個(gè)單元都讀出和重寫(xiě)。由于 在刷新過(guò)程中始終無(wú)效，故數(shù)據(jù)不會(huì)讀出至DOUT線(xiàn)上。第33頁(yè)，共43頁(yè)，2022年，5月20日，16點(diǎn)5分，星期二7.3 現(xiàn)代RAM擴(kuò)展數(shù)據(jù)輸出動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器EDO DRAMEDO DRAM與上述傳統(tǒng)的快速頁(yè)面模式的動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器（如Intel 2164）FPM DRAM并沒(méi)有本質(zhì)上的區(qū)別，其內(nèi)部結(jié)構(gòu)和各種功能操作也與FPM DRAM基本相同。主要的區(qū)別是：當(dāng)選擇隨機(jī)的列地址時(shí)，如果保持相同的行地址，那么，用于行地址的建立和保持時(shí)間以及行列地址的復(fù)合時(shí)間就可以不再需要，能夠被訪問(wèn)的最大列數(shù)則取決于最長(zhǎng)時(shí)間。第34頁(yè)，共4

20、3頁(yè)，2022年，5月20日，16點(diǎn)5分，星期二同步動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器SDRAM處理器訪問(wèn)SDRAM時(shí)，SDRAM的所有輸入或輸出信號(hào)均在系統(tǒng)時(shí)鐘CLK的上升沿被存儲(chǔ)器內(nèi)部電路鎖定或輸出，也就是說(shuō)SDRAM的地址信號(hào)、數(shù)據(jù)信號(hào)以及控制信號(hào)都是CLK的上升沿采樣或驅(qū)動(dòng)的。這樣做的目的是為了使SDRAM的操作在系統(tǒng)時(shí)鐘CLK的控制下，與系統(tǒng)的高速操作嚴(yán)格同步進(jìn)行，從而避免因讀寫(xiě)存儲(chǔ)器產(chǎn)生的“盲目”等待狀態(tài)，以此來(lái)提高存儲(chǔ)器的訪問(wèn)速度。突發(fā)存取的高速動(dòng)態(tài)隨機(jī)存儲(chǔ)器Rambus DRAMRDRAM在內(nèi)部結(jié)構(gòu)上進(jìn)行了重新設(shè)計(jì)，并采用了新的信號(hào)接口技術(shù)。第35頁(yè)，共43頁(yè)，2022年，5月20日，16點(diǎn)5

21、分，星期二7.4 只讀存儲(chǔ)器（ROM）掩模只讀存儲(chǔ)器它由制造廠做成，用戶(hù)不能加以修改。第36頁(yè)，共43頁(yè)，2022年，5月20日，16點(diǎn)5分，星期二可擦除的可編程序的只讀存儲(chǔ)器EPROM電可擦除的可編程序的ROM（E2PROMElectrically Erasable Programmable ROM）編程與擦除所用的電流是極小的E2PROM的另一個(gè)優(yōu)點(diǎn)是擦除可以按字節(jié)分別進(jìn)行（不像EPROM擦除時(shí)把整個(gè)芯片的內(nèi)容全變?yōu)椤?”）。第37頁(yè)，共43頁(yè)，2022年，5月20日，16點(diǎn)5分，星期二新一代可編程只讀存儲(chǔ)器FLASH存儲(chǔ)器FLASH具有很高的集成度，這與DRAM類(lèi)似。在訪問(wèn)速度上FLAS

22、H也已經(jīng)接近EDO類(lèi)型的DRAM。供電撤消之后，保存在FLASH中的信息不丟失，F(xiàn)LASH具有只讀存儲(chǔ)器的特點(diǎn)。第38頁(yè)，共43頁(yè)，2022年，5月20日，16點(diǎn)5分，星期二7.5 虛擬存儲(chǔ)器管理與IA-32微處理器的MMU單元7.5.1 虛擬存儲(chǔ)器概念虛擬存儲(chǔ)管理技術(shù)，使一個(gè)進(jìn)程的邏輯地址空間遠(yuǎn)大于實(shí)際的主存空間時(shí)，仍能正常地運(yùn)行進(jìn)程。要正確地了解虛擬存儲(chǔ)器的概念，首先要分清進(jìn)程運(yùn)行時(shí)訪問(wèn)的地址空間和主存的實(shí)際地址空間。目標(biāo)程序中指令和數(shù)據(jù)放置的位置，稱(chēng)為相對(duì)地址或邏輯地址，它不同于CPU能直接訪問(wèn)的主存的物理地址空間。前者是邏輯上的而非物理上的存儲(chǔ)空間，而后者是程序在執(zhí)行時(shí)實(shí)際存放其指令和數(shù)據(jù)的物理空間。第39頁(yè)，共43頁(yè)，2022年，5月20日，16點(diǎn)5分，星期二在虛存管理中，把一個(gè)進(jìn)程訪問(wèn)的地址稱(chēng)為“虛擬地址（邏輯地址）”，而處理機(jī)可直接訪問(wèn)的主存地址稱(chēng)為“實(shí)地址（物理地址）”。把一個(gè)進(jìn)程可訪問(wèn)的虛擬地址的集合稱(chēng)為