非計(jì)算機(jī)實(shí)驗(yàn)

1、非計(jì)算機(jī)實(shí)驗(yàn)第1頁(yè)，共28頁(yè)，2022年，5月20日，3點(diǎn)52分，星期四計(jì)算機(jī)組成原理實(shí)驗(yàn)何輝第2頁(yè)，共28頁(yè)，2022年，5月20日，3點(diǎn)52分，星期四目 錄實(shí)驗(yàn)設(shè)備簡(jiǎn)介1存儲(chǔ)器實(shí)驗(yàn)2總線和基本輸入輸出接口實(shí)驗(yàn)3運(yùn)算器實(shí)驗(yàn)4第3頁(yè)，共28頁(yè)，2022年，5月20日，3點(diǎn)52分，星期四TD-CMA布局圖1算術(shù)邏輯運(yùn)算及寄存器（運(yùn)算器實(shí)驗(yàn)）算術(shù)運(yùn)算、邏輯運(yùn)算和桶形移位運(yùn)算6116芯片（存儲(chǔ)器實(shí)驗(yàn)）系統(tǒng)總線（總線、接口實(shí)驗(yàn)）輸入單元（數(shù)據(jù)輸入）控制單元（地址信號(hào)和控制信號(hào)等）時(shí)序單元（實(shí)驗(yàn)設(shè)備工作時(shí)鐘）輸出單元（顯示 數(shù)據(jù)）SYS單元（系統(tǒng)監(jiān)視、報(bào)警）控存單元（微程序存儲(chǔ)器，微命令寄存器，微地址寄

2、存器，微命令譯碼器）指令寄存器及指令譯碼單元PC&ARCPU總線邏輯測(cè)量FPGA單元（設(shè)計(jì)運(yùn)算器、 設(shè)計(jì)cache控制器）第4頁(yè)，共28頁(yè)，2022年，5月20日，3點(diǎn)52分，星期四 時(shí)鐘源 工作模式連續(xù)時(shí)鐘3Hz，30Hz和300Hz單脈沖按鈕時(shí)序單元1連續(xù)模式單步模式單拍模式第5頁(yè)，共28頁(yè)，2022年，5月20日，3點(diǎn)52分，星期四程序計(jì)數(shù)器與地址寄存器11第6頁(yè)，共28頁(yè)，2022年，5月20日，3點(diǎn)52分，星期四ALU®1IN7:0LDR0T4R0_BOUT7:0D7:0ALU_BCNS3:0LDAT4LDBT4第7頁(yè)，共28頁(yè)，2022年，5月20日，3點(diǎn)52分，星期四輸入單

3、元（IN）1第8頁(yè)，共28頁(yè)，2022年，5月20日，3點(diǎn)52分，星期四輸出單元1第9頁(yè)，共28頁(yè)，2022年，5月20日，3點(diǎn)52分，星期四注意事項(xiàng)接線時(shí)實(shí)驗(yàn)箱務(wù)必?cái)嚯?，接線確認(rèn)無(wú)誤再上電。 嚴(yán)禁帶電插拔。導(dǎo)線連接時(shí)相同信號(hào)對(duì)應(yīng)導(dǎo)線顏色相同。使用前后均應(yīng)仔細(xì)檢查主機(jī)板，防止導(dǎo)線、元件等物品落入裝置內(nèi)導(dǎo)致導(dǎo)線短路、元件損壞。實(shí)驗(yàn)后電源線應(yīng)放置在機(jī)內(nèi)專用線盒內(nèi)。關(guān)閉實(shí)驗(yàn)箱電源后，不要馬上開啟電源，關(guān)閉至重新開啟之間必須間隔30s以上。1D7D0D7D0第10頁(yè)，共28頁(yè)，2022年，5月20日，3點(diǎn)52分，星期四 實(shí)驗(yàn)?zāi)康?掌握靜態(tài)隨機(jī)存儲(chǔ)器RAM工作特性及數(shù)據(jù)的讀寫方法。 實(shí)驗(yàn)設(shè)備 PC機(jī)一臺(tái)

4、，TD-CMA實(shí)驗(yàn)系統(tǒng)一套。 實(shí)驗(yàn)原理 靜態(tài)存儲(chǔ)器：一片6116（2K8bit）6116有三個(gè)控制線：CS（片選線）、OE（讀線）、WE（寫線）本實(shí)驗(yàn)將CS常接地。靜態(tài)隨機(jī)存儲(chǔ)器實(shí)驗(yàn)2第11頁(yè)，共28頁(yè)，2022年，5月20日，3點(diǎn)52分，星期四靜態(tài)隨機(jī)存儲(chǔ)器實(shí)驗(yàn) 6116功能表 讀寫邏輯圖2第12頁(yè)，共28頁(yè)，2022年，5月20日，3點(diǎn)52分，星期四實(shí)驗(yàn)原理圖2第13頁(yè)，共28頁(yè)，2022年，5月20日，3點(diǎn)52分，星期四實(shí)驗(yàn)接線圖2第14頁(yè)，共28頁(yè)，2022年，5月20日，3點(diǎn)52分，星期四靜態(tài)隨機(jī)存儲(chǔ)器實(shí)驗(yàn)實(shí)驗(yàn)內(nèi)容向存儲(chǔ)器的00H、01H、02H、03H、04H地址單元中分別寫入數(shù)據(jù)

5、11H、12H、13H、14H、15H。注意KK1，KK3 “運(yùn)行”KK2 “單步”2第15頁(yè)，共28頁(yè)，2022年，5月20日，3點(diǎn)52分，星期四總線和基本輸入輸出接口實(shí)驗(yàn) 實(shí)驗(yàn)?zāi)康?理解總線的概念及其特性。2掌握控制總線的功能和應(yīng)用。 實(shí)驗(yàn)設(shè)備PC 機(jī)一臺(tái)，TD-CMA 實(shí)驗(yàn)系統(tǒng)一套。 實(shí)驗(yàn)原理總線分為數(shù)據(jù)總線、地址總線、和控制總線。外部總線和CPU 內(nèi)總線之間通過(guò)三態(tài)門連接，同時(shí)實(shí)現(xiàn)了內(nèi)外總線的分離和對(duì)于數(shù)據(jù)流向的控制3第16頁(yè)，共28頁(yè)，2022年，5月20日，3點(diǎn)52分，星期四I/O地址譯碼及讀寫邏輯3第17頁(yè)，共28頁(yè)，2022年，5月20日，3點(diǎn)52分，星期四實(shí)驗(yàn)框圖3第18頁(yè)，

6、共28頁(yè)，2022年，5月20日，3點(diǎn)52分，星期四實(shí)驗(yàn)框圖3第19頁(yè)，共28頁(yè)，2022年，5月20日，3點(diǎn)52分，星期四實(shí)驗(yàn)內(nèi)容 輸入設(shè)備將一個(gè)數(shù)打入R0 寄存器。 輸入設(shè)備將另一個(gè)數(shù)打入地址寄存器。 將R0 寄存器中的數(shù)寫入到當(dāng)前地址的存儲(chǔ)器中。 將當(dāng)前地址的存儲(chǔ)器中的數(shù)用LED 數(shù)碼管顯示。注：KK1、KK3 置為運(yùn)行檔，KK2 置為單拍檔3第20頁(yè)，共28頁(yè)，2022年，5月20日，3點(diǎn)52分，星期四基本運(yùn)算器實(shí)驗(yàn) 實(shí)驗(yàn)?zāi)康?1) 了解運(yùn)算器的組成結(jié)構(gòu)。(2) 掌握運(yùn)算器的工作原理。 實(shí)驗(yàn)設(shè)備PC 機(jī)一臺(tái)，TD-CMA 實(shí)驗(yàn)系統(tǒng)一套。 實(shí)驗(yàn)原理4第21頁(yè)，共28頁(yè)，2022年，5月2

7、0日，3點(diǎn)52分，星期四實(shí)驗(yàn)原理圖4ALU邏輯運(yùn)算移位運(yùn)算暫存器A暫存器B進(jìn)位電路判零電路提示2：T4,CLR已經(jīng)連接提示1：實(shí)驗(yàn)箱上凡絲印標(biāo)注有馬蹄形標(biāo)記 ，表示這兩根排針之間是連通的。第22頁(yè)，共28頁(yè)，2022年，5月20日，3點(diǎn)52分，星期四交叉開關(guān)桶形移位原理40110右移1位輸入輸出00110001右移2位第23頁(yè)，共28頁(yè)，2022年，5月20日，3點(diǎn)52分，星期四ALU 和外圍電路連接4第24頁(yè)，共28頁(yè)，2022年，5月20日，3點(diǎn)52分，星期四運(yùn)算功能表4第25頁(yè)，共28頁(yè)，2022年，5月20日，3點(diǎn)52分，星期四實(shí)驗(yàn)接線圖4第26頁(yè)，共28頁(yè)，2022年，5月20日，3點(diǎn)52分，星期四實(shí)驗(yàn)要求4