ch時序邏輯電路的分析與設計_第1頁
ch時序邏輯電路的分析與設計_第2頁
ch時序邏輯電路的分析與設計_第3頁
ch時序邏輯電路的分析與設計_第4頁
免費預覽已結束，剩余7頁可下載查看

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、6 . 時序邏輯電路的分析與設計6.1 時序邏輯電路的基本概念6.2 同步 時序邏輯電路的分析6.3 同步 時序邏輯電路的設計6.4 異步 時序邏輯電路的分析6.5 若干典型的時序邏輯集成電路*6.6 用Verilog描述時序邏輯電路6.7 時序邏輯可編程邏輯器件教學基本要求2、熟練掌握時序邏輯電路的分析方法1、熟練掌握時序邏輯電路的描述方式及其相互轉換。3、熟練掌握時序邏輯電路的設計方法4、熟練掌握典型時序邏輯電路計數器、寄存器、移位寄存器的邏輯功能及其應用。5、正確理解時序可編程器件的原理及其應用。6、學會用Virelog HDL設計時序電路及時序可編程邏輯器件的方法。6.1 時序邏輯電路

2、的基本概念6.1.1 時序邏輯電路的模型與分類6.1.2 時序電路邏輯的表達6.1 時序邏輯電路的基本概念6.1.1 時序邏輯電路的模型與分類1. 時序電路的一般化模型*電路由組合電路和存儲電路組成。 *電路存在反饋。 結構特征: 輸出方程: Of1(I，S) 激勵方程: Ef2(I，S) 狀態(tài)方程 : Sn+1f3(E，Sn) 表達輸出信號與輸入信號、狀態(tài)變量的關系式表達了激勵信號與輸入信號、狀態(tài)變量的關系式表達存儲電路從現態(tài)到次態(tài)的轉換關系式2、異步時序電路與同步時序電路時序電路同步：存儲電路里所有觸發(fā)器有一個統(tǒng)一的時鐘源，它們的狀態(tài)在同一時刻更新。 異步：沒有統(tǒng)一的時鐘脈沖或沒有時鐘脈沖

3、，電路的狀態(tài)更新不是同時發(fā)生的。 輸出方程激勵方程組 狀態(tài)方程組1. 邏輯方程組6.1.2 時序電路功能的表達方法狀態(tài)轉換真值表100010001100000000YA010100011100010111011101001110輸出方程狀態(tài)方程組1. 根據方程組列出狀態(tài)轉換真值表將狀態(tài)轉換真值表轉換為狀態(tài)表0 1 / 00 0/ 11 11 1 / 00 0 / 11 01 0 / 00 0 / 00 00 1 / 00 0/ 10 1狀態(tài)表A=1A=0狀態(tài)轉換真值表010100011100010111011101001110100010001100000000YA狀態(tài)表0 1 / 00 0/ 11 11 1 / 00 0 / 11 01 0 / 00 0 / 00 00 1 / 00 0/ 10 1A=1A=00/01/00/11/00/11/00/11/02.根據狀態(tài)表畫出狀態(tài)圖4. 時序圖 時序邏輯電路的四種描述方式是可以相互轉換的狀態(tài)表0 1 / 00 0/ 11 11 1 / 00 0

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論